
CATATAN PERANCANGAN / BLOK 03

Dari Keputusan Regeneratif Menjadi Keadaan Digital yang Tersimpan

Perancangan, Karakterisasi, dan Integrasi StrongARM Comparator 11 Transistor dengan SR Latch NAND 8 Transistor

SKY130 1,8 V / Xschem + ngspice / Clock 4 MHz



Kesimpulan berbasis bukti. Verifikasi fungsional tingkat skematik berhasil: StrongARM 90/90 PVT, NAND2 45/45, SR latch 45/45, integrasi 45/45, dan audit akhir 5/5 kondisi kritis. Namun, pengujian keandalan fisik pada tegangan tinggi, mismatch setelah integrasi, parasitik, dan pascalayout belum disahkan.

Daftar Isi

Abstrak **3**

1 Dari satu bit keputusan menuju blok kuantisasi yang dapat dipakai **3**

2 Topologi transistor dan pilihan dimensi **3**

2.1 StrongARM 11 transistor: jalur diferensial, regenerasi, dan reset 3

2.2 Mengapa ukuran ini merupakan keputusan desain, bukan hasil rumus tunggal 4

2.3 Dua NAND2 membentuk delapan transistor SR latch 4

3 Model teoritis StrongARM: dari arus diferensial ke regenerasi **4**

3.1 Fase reset dan fase evaluasi 4

3.2 Pertumbuhan eksponensial dan delay keputusan 5

3.3 Mengapa offset dan mismatch harus diperhitungkan 5

4 NAND2 dan SR latch: penurunan fungsi penyimpanan **5**

4.1 Keseimbangan kasar jaringan pull-up dan pull-down 5

4.2 Persamaan logika dan keadaan HOLD 6

5 Metode pengujian dan keterulangan **6**

6 Hasil comparator mandiri: ketika teori regenerasi diuji **6**

6.1 PVT dan batas waktu 7

6.2 Mengukur kecenderungan logaritmik secara kuantitatif 7

6.3 Audit perubahan slew clock 7

7 Dari NAND2 menuju SR latch: hasil pengukuran mandiri **7**

7.1 NAND2: tabel kebenaran benar, delay tidak simetris 8

7.2 SR latch: SET, RESET, HOLD sebagai konsekuensi silang NAND 8

8 Integrasi: empat keputusan dan penyimpanan sepanjang fase reset **9**

9 Pemeriksaan energi, daya, dan margin waktu pada 4 MHz **10**

9.1 Identitas energi per siklus 10

9.2 Margin waktu dan makna penutupan 10

9.3 Audit HOLD pada seluruh jendela, bukan hanya snapshot 11

10 Batas tegangan: keberhasilan fungsional bukan signoff reliabilitas **11**

11 Apakah dasar teori sama dengan hasil simulasi? **11**

12 Penutupan Block 3 dan pekerjaan yang tersisa **12**

12.1 Catatan keterulangan dan batas sumber 12

A Rekap rinci data PVT yang diuji **13**

B Asal data dan batas pengujian **14**

Abstrak

Laporan ini mendokumentasikan pembangunan sistem pengambilan keputusan berkecepatan tinggi dari sebuah StrongARM comparator dinamis 11 transistor menuju keluaran digital yang dapat dipertahankan oleh SR latch berbasis dua NAND2 CMOS. Rangkaian dirancang menggunakan model perangkat SKY130 1,8 V dan diuji melalui Xschem/ngspice. Penulisan menempatkan teori, perhitungan yang dapat dilakukan dari spesifikasi, metodologi simulasi, hasil pengukuran, dan batas inferensi pada bagian yang terpisah.

Pada clock 4 MHz dengan transisi 5 ns, StrongARM mandiri lulus 90/90 kombinasi PVT; masing-masing NAND2 dan SR latch lulus 45/45; integrasi lulus 45/45; dan audit akhir lulus lima kondisi kritis. Delay keputusan sistem terintegrasi terburuk adalah 3.189 13 ns, dengan energi rata-rata terbesar 1.230 635 pJ per siklus stabil. Hubungan teori–simulasi terbukti untuk tabel kebenaran, penyimpanan keadaan saat reset, tren logaritmik waktu regenerasi, dan identitas energi–daya. Sebaliknya, nilai *absolut* delay belum dapat diprediksi independen tanpa parameter g_m dan kapasitansi internal, sementara kondisi 1,90 V masih menimbulkan pengecualian rentang model perangkat. Dengan demikian, keberhasilan yang diklaim adalah *verifikasi fungsional pralay-out*, bukan persetujuan reliabilitas silikon.

1 Dari satu bit keputusan menuju blok kuantisasi yang dapat dipakai

Block 3 merupakan antarmuka antara rangkaian analog dan logika digital pada rancangan modulator delta-sigma *switched-capacitor* orde dua. Sebuah comparator dinamis dapat memutuskan tanda beda tegangan, tetapi output internalnya kembali ke keadaan *precharge* ketika clock memasuki fase reset. Karena itu, comparator mandiri belum memberikan satu bit keadaan yang dapat digunakan secara kontinu oleh rangkaian berikutnya. SR latch NAND melengkapi fungsi tersebut: keputusan baru diambil ketika evaluasi, sedangkan nilai sebelumnya dipertahankan selama reset.

Spesifikasi sistem awal adalah $f_s = 4\,\text{MHz}$, $OSR = 80$, dan suplai nominal $V_{\text{DD}} = 1.8\,\text{V}$. Dengan asumsi modulasi low-pass dan konvensi Nyquist,

$$T_s = \frac{1}{f_s} = \frac{1}{4 \times 10^6} = 250\,\text{ns}, \qquad BW = \frac{f_s}{2\,OSR} = \frac{4 \times 10^6}{2(80)} = 25\,\text{kHz}. \tag{1}$$

Periode 250 ns digunakan sebagai dasar seluruh konversi daya rata-rata menjadi energi per keputusan. Clock menggunakan *rise* dan *fall* 5 ns dengan lebar pulsa sumber 125 ns. Durasi ini adalah spesifikasi masukan uji; jendela waktu valid output praktis harus dipastikan dari simulasi.

Alur kerja dibagi menjadi verifikasi StrongARM 11T (Tahap 1–8), gerbang NAND2 (9A), SR latch mandiri (9B–9C), integrasi (9D), dan audit akhir stabilitas HOLD serta energi tiap siklus (9E). Setiap tahapan memakai hasil ekstraksi netlist Xschem, bukan hanya rangkaian logika ideal.

2 Topologi transistor dan pilihan dimensi

2.1 StrongARM 11 transistor: jalur diferensial, regenerasi, dan reset

StrongARM terdiri dari lima NMOS dan enam PMOS. Pasangan input M1/M2 membentuk transkonduktor diferensial, M7 menyediakan lintasan *tail current* yang diaktifkan clock, sedangkan M3/M4 dan M5/M6 membangun umpan balik silang regeneratif. Empat PMOS S1–S4 melakukan inisialisasi/precharge pada node internal dan output. Semua perangkat

menggunakan model `sky130_fd_pr` 1,8 V; body PMOS terhubung ke suplai dan body NMOS ke ground.

2.2 Mengapa ukuran ini merupakan keputusan desain, bukan hasil rumus tunggal

Nilai W/L menentukan kemampuan pengaliran arus dan kapasitansi, tetapi tidak ada satu persamaan yang dapat memilih seluruh sebelas W dan L secara unik tanpa target noise, mismatch, capacitance budget, dan ekstraksi titik kerja. Ukuran berikut adalah *pilihan rancangan yang diuji secara numerik*, bukan hasil optimasi matematis yang dibuktikan global. Parameter $n_f = 1$ dan `mult=1` pada model yang digunakan.

Rasio geometris perangkat input $W/L = 10/0.5 = 20$ lebih besar daripada transistor regeneratif NMOS ($2/0.3 \approx 6.67$), sebagai pilihan awal untuk memperkuat respons pasangan input. Menaikkan lebar input juga menaikkan kapasitansi gate dan potensi kickback; karena itu tidak boleh disimpulkan bahwa semakin besar W selalu lebih baik.

2.3 Dua NAND2 membentuk delapan transistor SR latch

Setiap NAND2 terdiri dari dua PMOS paralel dan dua NMOS seri dengan $W = 2\,\mu$m dan $L = 0.15\,\mu$m. Dua NAND identik membentuk SR latch delapan transistor. Total hierarki adalah $11 + 2(4) = 19$ MOSFET. Nilai $W/L = 13.33$ untuk setiap transistor NAND ditetapkan sebagai ukuran awal seimbang, lalu disahkan secara fungsional oleh 45 kasus PVT. Tidak ada retuning W/L setelah hasil tersebut.

Devices	Type	N	W (μm)	L (μm)	W/L	Peran
S1–S4	PMOS	4	1.50	0.15	10.00	precharge
M5, M6	PMOS	2	5.00	0.30	16.67	regenerasi
M1, M2	NMOS	2	10.00	0.50	20.00	pasangan input
M3, M4	NMOS	2	2.00	0.30	6.67	regenerasi
M7	NMOS	1	1.00	0.30	3.33	saklar tail

Tabel 1: Dimensi 11T yang diuji.

Blok	PMOS	NMOS	Total
StrongARM	6	5	11
NAND2	2	2	4
SR Latch (2 NAND2)	4	4	8
Integrasi	10	9	19

Tabel 2: Jumlah MOSFET dalam hierarki teruji.

3 Model teoritis StrongARM: dari arus diferensial ke regenerasi

3.1 Fase reset dan fase evaluasi

Ketika CLK rendah, tail NMOS dimatikan dan jalur PMOS *precharge* mengembalikan output comparator ke HIGH. Kedua input SR latch aktif-rendah kemudian bernilai HIGH, yaitu keadaan HOLD. Saat CLK meningkat, transistor tail menyala dan pasangan input menghasilkan beda arus kira-kira

$$\Delta I_D \equiv I_{D1} - I_{D2} \simeq g_{m,\text{in}}\,\Delta V_{\text{in}}, \qquad \Delta V_{\text{in}} = V_{in1} - V_{in2}. \tag{2}$$

Hubungan ini merupakan pendekatan sinyal kecil di sekitar titik kerja yang sama, bukan ekspresi besar-sinyal MOSFET yang tepat pada seluruh fase transien.

Selama interval pembangunan beda tegangan t_b, beda tegangan awal pada simpul regeneratif dapat diperkirakan dari hubungan muatan

$$\Delta V_0 \simeq \frac{1}{C_{\text{eff}}} \int_0^{t_b} \Delta I_D(t)\, dt \approx \frac{g_{m,\text{in}}\, \Delta V_{\text{in}}\, t_b}{C_{\text{eff}}}. \tag{3}$$

Parameter C_{eff} di sini mencakup kapasitansi simpul yang berpartisipasi dan *tidak* diasumsikan sama dengan kapasitor beban output eksternal 20 fF.

3.2 Pertumbuhan eksponensial dan delay keputusan

Di sekitar titik metastabil yang simetris, model diferensial berorde satu memberi [1]

$$C_{\text{eq}} \frac{d(\Delta V)}{dt} = g_{m,\text{reg}}\, \Delta V, \qquad \Delta V(t) = \Delta V_0 e^{t/\tau}, \qquad \tau = \frac{C_{\text{eq}}}{g_{m,\text{reg}}}. \tag{4}$$

Apabila batas keputusan efektif adalah V_L, waktu keputusan ideal berstruktur

$$t_{\text{dec}} \approx t_b + \tau \ln\!\left(\frac{V_L}{|\Delta V_0|}\right) \quad \Rightarrow \quad t_{\text{dec}} \text{ cenderung naik ketika } |\Delta V_{\text{in}}| \text{ turun.} \tag{5}$$

Kondisi sebenarnya memiliki g_m dan kapasitansi yang berubah terhadap waktu. Dengan demikian, τ pada persamaan ini adalah pendekatan efektif, bukan konstanta perangkat yang langsung diperoleh dari tabel W/L.

3.3 Mengapa offset dan mismatch harus diperhitungkan

Model masukan efektif adalah $(\Delta V_{\text{in}})_{\text{eff}} = \Delta V_{\text{in}} - V_{\text{OS}}$. Dalam pendekatan Pelgrom [4],[1]

$$\sigma_{\Delta V_T} \propto \frac{A_{V_T}}{\sqrt{WL}}, \qquad \sigma^2_{V_{\text{OS}}} \approx \sigma^2_{\Delta V_T,\text{eq}} + \sigma^2_{\text{other}}. \tag{6}$$

Karena itu, keberhasilan deterministik input ± 1 mV tidak menjamin hasil benar pada setiap realisasi mismatch. Uji Monte Carlo lokal 200 seed yang pernah dilaporkan dalam pekerjaan sebelumnya menunjukkan rerata sekitar $+0.443$ mV dan simpangan baku 2.471 mV; berkas per-seed *tidak* termasuk arsip hasil yang tersedia untuk laporan ini, sehingga angka tersebut dicatat sebagai hasil terdahulu yang belum diaudit ulang di sini.

4 NAND2 dan SR latch: penurunan fungsi penyimpanan

4.1 Keseimbangan kasar jaringan pull-up dan pull-down

Untuk model resistansi ON paling sederhana berlaku $R_{\text{on}} \propto L/W$. Dua NMOS dengan lebar sama yang disusun seri memberikan

$$R_{\text{PD,eq}} \approx R_n + R_n = 2R_n, \qquad \left(\frac{W}{L}\right)_{\text{PD,eff}} \approx \frac{1}{2}\left(\frac{W}{L}\right)_n. \tag{7}$$

Dua PMOS paralel memungkinkan satu cabang tetap menarik output HIGH. Karena mobilitas hole lebih rendah dan kondisi bias berubah, ukuran PMOS 2/0,15 dan NMOS 2/0,15 tidak menjamin waktu naik–turun identik; asimetri delay justru merupakan hasil yang diuji.

[1] Koefisien Pelgrom spesifik model tidak diekstraksi dalam dataset paket ini.

4.2 Persamaan logika dan keadaan HOLD

Sebut S_N dan R_N masukan aktif-LOW. Output kedua NAND saling dikembalikan:

$$Q = \overline{S_N \cdot \overline{Q}}, \tag{8}$$

$$\overline{Q} = \overline{R_N \cdot Q}. \tag{9}$$

Untuk $(S_N, R_N) = (0, 1)$ diperoleh $Q = 1$ (SET); untuk $(1, 0)$ diperoleh $Q = 0$ (RESET). Untuk $(1, 1)$, kedua persamaan mempertahankan keadaan sebelumnya melalui umpan balik silang. Keadaan $(0, 0)$ memaksa $Q = \overline{Q} = 1$ dan melanggar sifat keluaran saling komplemen; karena itu keadaan tersebut dinyatakan tidak valid untuk operasi normal.

Hubungan arsitektur integrasi adalah

$$S_N \leftarrow V_{out,P}, \qquad R_N \leftarrow V_{out,N}, \tag{10}$$

dengan pemetaan $V_{in1} > V_{in2} \Rightarrow V_{out,P} \approx 0 \Rightarrow Q \approx V_{\mathrm{DD}}$. Ketika dua output comparator kembali HIGH selama reset, SR latch secara teoretis memasuki keadaan HOLD. Pengujian 9D dan 9E secara khusus memverifikasi bahwa prinsip ini berlaku dalam simulasi transistor-level.

S_N	R_N	Q	$\overline{Q}$	Keadaan
0	1	1	0	SET
1	0	0	1	RESET
1	1	Q sebelumnya	QB sebelumnya	HOLD
0	0	1	1	TERLARANG

Tabel 3: Tabel kebenaran SR latch NAND aktif-rendah.

5 Metode pengujian dan keterulangan

Semua pengujian memakai netlist yang diekspor dari Xschem dan model MOS `sky130_fd_pr_{n,p}fet_01v8`; pengguna menjalankan simulasi dengan ngspice. Pengujian PVT mencakup corner TT, SS, FF, SF, dan FS, suplai 1,62/1,80/1,90 V, serta temperatur $-40/27/125\,^{\circ}$C. StrongARM mandiri memakai dua polaritas $\Delta V_{\mathrm{in}} = \pm 10\,$mV sehingga $5 \times 3 \times 3 \times 2 = 90$ kombinasi. Rangkaian NAND, SR latch, serta integrasi masing-masing menjalankan $5 \times 3 \times 3 = 45$ kombinasi dengan stimulus yang telah mencakup variasi logika.

Pada tahap 9D, comparator dievaluasi selama empat siklus clock dengan ΔV_{in} berurutan $+10, -10, +10, -10\,$mV. Output comparator $V_{out,P/N}$ dan keluaran latch $Q/\overline{Q}$ diamati pada sebelas titik per kasus, termasuk setelah input berubah ketika comparator masih reset. Kapasitor beban 20 fF ditempatkan pada masing-masing dari empat output yang diamati. Pada tahap 9E lima kondisi kritis diperiksa lebih rinci: keluaran HOLD dipantau melalui MIN/MAX jendela waktu, sedangkan daya dihitung pada siklus kedua, ketiga, dan keempat untuk menghindari pembiasan startup.

Kriteria logika yang ditentukan skrip adalah HIGH $\geq 0.8 V_{\mathrm{DD}}$ dan LOW $\leq 0.2 V_{\mathrm{DD}}$. Batas ini merupakan *screening* simulasi, bukan jaminan margin input gerbang penerima untuk seluruh desain akhir. Identitas SHA-256 netlist 9D dan 9E dicocokkan agar hasil mengacu pada implementasi yang sama. Semua nilai yang diringkas diambil dari CSV asli yang ikut disertakan pada paket LaTeX.

6 Hasil comparator mandiri: ketika teori regenerasi diuji

6.1 PVT dan batas waktu

Tahap 8 mencatat **90/90 kondisi PVT fungsional PASS**. Pada TT, 1,8 V, 27 °C, input ± 10 mV memberikan $t_{\text{dec}} = 1.790\,614$ ns, $P_{\text{avg}} = 1.207\,488$ µW, dan $E = 0.301\,872$ pJ per periode. Di seluruh 90 kondisi, delay maksimum 2.523 052 ns muncul pada FS/1,62 V/125 °C, sedangkan daya maksimum 2.822 138 µW terjadi pada FF/1,90 V/125 °C. Ini adalah hasil *pre-layout*, dengan input tegangan ideal.

6.2 Mengukur kecenderungan logaritmik secara kuantitatif

Pada TT/1,8 V/27 °C, empat besaran input absolut memberikan hasil berikut. Dari persamaan (5) diasumsikan model empiris

$$t_{\text{dec}} = a + b \ln\left(\frac{10\,\text{mV}}{|\Delta V_{\text{in}}|}\right). \tag{11}$$

Regresi kuadrat terkecil terhadap empat nilai simulasi menghasilkan

$$a = 1.797\,34\,\text{ns}, \qquad b = 0.100\,65\,\text{ns}, \qquad R^2 = 0.99257. \tag{12}$$

Hasil tersebut konsisten dengan kecenderungan waktu regenerasi meningkat saat input berkurang. Koefisien b adalah konstanta kemiringan *empiris* pada stimulus ini, bukan pengukuran langsung C_{eq}/g_m pada seluruh PVT. Selain itu, input 1–2 mV hanya dikarakterisasi secara deterministik dan tidak dapat disebut *offset-safe*.

6.3 Audit perubahan slew clock

Sebelum memilih clock 5 ns, audit terminal 11 MOSFET dilakukan pada transisi 1, 2, dan 5 ns (timestep maksimum 5 ps pada uji lanjutan). Puncak node internal P/Q dalam kondisi TT/1,90 V/-40 °C berubah dari 2,04257 V menjadi 1,99456 V dan kemudian 1,94099 V. Perubahan ini membuktikan bahwa karakteristik transisi clock memengaruhi overshoot dalam simulasi. Namun, residual $|V_{GB}|$ M3/M4 sekitar 1,963–1,965 V tetap muncul pada clock 5 ns.

$\|\Delta V_{in}\|$ (mV)	Delay (ns)	Power (μW)	Status
10	1.790614	1.207488	PASS
5	1.872678	1.233943	PASS
2	1.968739	1.260530	CHAR.
1	2.020851	1.275510	CHAR.

Tabel 4: Kepekaan StrongARM pada TT/1,80 V/27 C.

Edge (ns)	P/Q peak (V)	$\|V_{GB}\|$ M3/M4 (V)
1	2.042568	1.991906
2	1.994561	1.977968
5	1.940994	1.963173

Tabel 5: Audit slew clock pada TT/1,90 V/-40 C.

7 Dari NAND2 menuju SR latch: hasil pengukuran mandiri

7.1 NAND2: tabel kebenaran benar, delay tidak simetris

Satu gerbang NAND2 dengan beban 20 fF lulus seluruh **45/45 kondisi PVT**. Pada TT/1,8 V/27 °C, delay HIGH-to-LOW adalah 67.0083 ps, sementara LOW-to-HIGH adalah 99.6120 ps. Perbedaan ini sejalan dengan perkiraan kekuatan relatif jaringan pull-down seri dan pull-up PMOS, tetapi perhitungan R_{on} kasar tidak cukup untuk menghasilkan angka delay tersebut secara independen.

Daya nominal yang dihitung ngspice adalah 1.930 932 µW selama stimulus 40 ns; karena itu energi *jendela pengujian* adalah


$$E_{40} = P\Delta t = (1.930932 \times 10^{-6})(40 \times 10^{-9})\,\text{J} = 77.2373\,\text{fJ}. \tag{13}$$

Ini bukan energi per keputusan pada sistem 4 MHz.

7.2 SR latch: SET, RESET, HOLD sebagai konsekuensi silang NAND

Pada SR latch delapan transistor, seluruh **45/45** kombinasi PVT lulus. Setiap kasus memeriksa delapan fase SET/HOLD/RESET/HOLD yang dijalankan dua kali, sehingga tersedia 16 nilai Q/$\bar{\text{Q}}$ dan empat delay setiap kondisi. Pada kondisi nominal, $t_{\text{SET}\to Q} = 113.585$ ps dan $t_{\text{SET}\to \overline{Q}} = 209.395$ ps; delay terburuk di seluruh PVT adalah 310.692 ps pada SS/1,62 V/-40 °C.

Daya nominal SR latch selama stimulus 75 ns adalah 4.047 804 µW, sehingga $E_{75} = 303.5853$ fJ untuk seluruh jendela stimulus. Nilai ini tidak boleh dibandingkan langsung sebagai *energi per keputusan* dengan hasil 9D/9E karena pola dan panjang stimulus berbeda. Log nominal asli pada Gambar 1 memperlihatkan hasil SET/HOLD/RESET/HOLD yang menjadi dasar otomasi PVT.




Gambar 1: Cuplikan log ngspice SR latch mandiri yang diberikan selama pengujian. Angka hasil diproses lebih lanjut melalui CSV PVT.

Rangkaian	PVT	Delay 1 (ps)	Delay 2 (ps)	Power (μW)
NAND2	45/45	67.0083	99.6120	1.930932
SR Latch	45/45	113.585	209.395	4.047804

Tabel 6: NAND dan latch mandiri pada kondisi nominal; definisi delay berbeda.

8 Integrasi: empat keputusan dan penyimpanan sepanjang fase reset

Integrasi menghubungkan $V_{out,P}$ langsung ke S_N dan $V_{out,N}$ ke R_N. Skematik Xschem menyusun StrongARM 11T dan latch 8T melalui dua instansiasi hierarkis; netlist yang diuji memiliki *19 MOSFET terinstansiasi secara efektif*, walaupun hitungan per subcircuit tetap mengikuti hierarki. Cuplikan skematik yang diberikan saat pengerjaan ditunjukkan pada sampul dan Gambar 2.



Gambar 2: Tampilan skematik gabungan StrongARM dan SR latch di Xschem sebagaimana diserahkan selama eksperimen; koneksi berbasis nama net.


Tahap 9D menghasilkan **45/45 PASS**, dengan 11 titik pemeriksaan per kondisi (495 nilai pemeriksaan logika). Pada TT/1,8 V/27 °C, delay jalur keputusan terintegrasi adalah 2.438 500 ns dan daya rata-rata 1.761 937 µW. Delay maksimum 3.189 130 ns terjadi pada SS/1,62 V/125 °C; daya maksimum 4.922 463 µW terjadi pada FF/1,90 V/125 °C.

Pengukuran tersebut tidak boleh dipecah menjadi delay comparator ditambah delay latch dari testbench terpisah secara langsung, karena beban, kondisi transisi, dan definisi pengukuran tidak sama. Selisih numerik nominal $2.438500 - 1.790614 = 0.647\,886$ ns adalah *perbandingan dua setup pengujian*, bukan ekstraksi delay intrinsik latch.

Kondisi HOLD setelah SET membuktikan bahwa $Q \approx V_{\mathrm{DD}}$ meskipun kedua output comparator kembali HIGH; setelah input dibalik di tengah fase reset, keadaan Q tetap dipertahankan sampai evaluasi berikutnya. Pola input berurutan $+10, -10, +10, -10$ mV berhasil mengubah Q menjadi HIGH, LOW, HIGH, LOW tanpa kehilangan data.

Corner	Max delay (ns)	Max power (μW)	PASS
TT	2.85466	2.88722	9/9
SS	3.18913	2.36672	9/9
FF	2.63117	4.92246	9/9
SF	2.58865	2.58022	9/9
FS	3.14921	3.51772	9/9

Tabel 7: Rekap PVT gabungan StrongARM+SR latch.



Gambar 3: Log ngspice gabungan pada kondisi nominal dari hasil yang diberikan pengguna. Screenshot merupakan bukti keluaran `.meas`, bukan plot waveform baru.

9 Pemeriksaan energi, daya, dan margin waktu pada 4 MHz

9.1 Identitas energi per siklus

Energi yang diambil dari catu selama interval satu siklus didefinisikan

$$E_k = -V_{\mathrm{DD}} \int_{(k-1)T_s}^{kT_s} I_{\mathrm{VDD}}(t)\, dt. \tag{14}$$

Untuk kondisi statistik yang stabil dan suplai konstan, energi rata-rata per siklus memenuhi

$$\overline{E}_{\mathrm{cycle}} = \frac{\overline{P}}{f_s} = \overline{P}\, T_s. \tag{15}$$

Substitusi data nominal 9D memberi

$$E_{\mathrm{nom,9D}} = (1.761937\,\mu\mathrm{W})(250\,\mathrm{ns}) = 0.440\,484\,\mathrm{pJ}, \tag{16}$$

$$E_{\mathrm{worst,9D}} = (4.922463\,\mu\mathrm{W})(250\,\mathrm{ns}) = 1.230\,616\,\mathrm{pJ}. \tag{17}$$

Audit 9E secara independen mengintegrasikan arus pada siklus kedua, ketiga, dan keempat; hasil terburuknya 1.230 635 pJ per siklus stabil, dekat dengan 1.230 616 pJ dari pendekatan daya rata-rata 9D. Perbedaan 0.000 019 pJ adalah sekitar 0,0015% dan wajar karena jendela integral tidak identik. Angka ini merupakan kesesuaian *identitas energi* dengan data numerik, bukan validasi kelengkapan model fisik.

Untuk kapasitor output tunggal 20 fF, energi yang ditarik suplai akibat satu transisi pengisian 0-ke-V_{DD} dalam model ideal adalah

$$E_{C,\mathrm{supply}} = C_L V_{\mathrm{DD}}^2 = (20 \times 10^{-15})(1.8)^2 = 64.8\,\mathrm{fJ}. \tag{18}$$

Sebanyak $\frac{1}{2} C_L V_{\mathrm{DD}}^2 = 32.4\,\mathrm{fJ}$ tersimpan dalam kapasitor, dan bagian lain secara ideal disipatif saat pengisian. Ini *bukan* estimasi keseluruhan energi sistem karena ada empat keluaran, node parasitik, regenerasi, arus hubung singkat, dan pola transisi aktual.

9.2 Margin waktu dan makna penutupan

Dengan periode 250 ns dan delay maksimum terukur 3.189 13 ns, rasio $t_{\mathrm{dec,max}}/T_s = 1.276\%$. Jika lebar fase evaluasi nominal diambil sekitar 125 ns, delay tersebut memakai sekitar 2.55%

dari interval ideal. Keduanya mengindikasikan margin besar pada testbench fungsional. Tidak boleh disimpulkan bahwa setup/hold seluruh rantai DAC–integrator–comparator telah dipenuhi karena clock overlap/non-overlap serta efek parasitik integrasi sistem belum dimodelkan.

9.3 Audit HOLD pada seluruh jendela, bukan hanya snapshot

Tahap 9E menggunakan minimum/maximum Q dan $\overline{Q}$ di setiap jendela HOLD (termasuk transisi input ketika comparator reset) pada lima kondisi kritis. Semua **5/5** memenuhi kriteria. Energi per siklus memakai siklus 2–4 agar tidak mengandung startup; nilai maksimum satu siklus teramati 1.230 673 pJ.

Corner	V_{DD}	T (°C)	Delay (ns)	E (pJ)	Peak (V)	Result
TT	1.80	27	2.43850	0.440493	1.85358	PASS
SS	1.62	125	3.18913	0.381292	1.66466	PASS
FF	1.90	125	2.52042	1.230635	1.94679	PASS
SF	1.90	27	2.05609	0.496674	1.96053	PASS
TT	1.90	-40	2.23958	0.456237	1.95904	PASS

Tabel 8: Lima hasil pengujian kritis 9E.

10 Batas tegangan: keberhasilan fungsional bukan signoff reliabilitas

Pada audit stress terpisah, tegangan relatif terminal setiap MOSFET dihitung untuk enam pasangan GS, GD, DS, GB, DB, SB. Screening dilakukan memakai nilai absolut 1.95 V, sedangkan validitas sebenarnya harus dilihat untuk *besaran dan polaritas terminal* tertentu. Dokumentasi resmi SKY130 memberikan rentang validitas model NMOS 1,8 V berupa $0 \le V_{DS} \le 1.95$ V, $0 \le V_{GS} \le 1.95$ V, dan -1.95 V $\le V_{BS} \le 0.3$ V; untuk PMOS, rentang V_{DS} dan V_{GS} bertanda negatif, sedangkan rentang V_{BS} adalah -0.1 V sampai $+1.95$ V [2].

Clock 5 ns mengurangi overshoot node internal dibanding clock 1 ns, tetapi pengukuran $|V_{GB}|$ M3/M4 maksimum sekitar 1.964 69 V pada SF/1,90 V/27 °C masih berada di atas ambang screening tersebut. Hasil 9E juga mencatat maksimum tegangan *node keluaran* 1.960 53 V dan minimum $-0.002\,166$ V pada kondisi kritis. Tegangan node itu tidak identik dengan tegangan oksida gate atau tegangan setiap pasangan terminal; karena itu keduanya tidak boleh diperlakukan sebagai uji kerusakan perangkat. Sebaliknya, screen PASS logika tidak menghapus kebutuhan evaluasi model/keandalan.

Data yang tersedia belum meliputi ekstraksi parasitik pascalayout, duty-cycle stress jangka panjang, model TDDB/HCI, yield produk, ataupun pemeriksaan drain/source diode secara lengkap pada hasil akhir integrasi. Jika spesifikasi final memang wajib menerima VDD 1.90 V, pengecualian tersebut harus diberi justifikasi PDK/foundry yang sah atau diperbaiki; untuk itu Block 3 belum dapat disebut *reliability signoff PASS*.

11 Apakah dasar teori sama dengan hasil simulasi?

Pertanyaan ilmiah utama bukan apakah semua angka harus sama, melainkan apakah model teoritis membuat prediksi yang dapat diuji dan apakah hasil simulasi menguatkannya pada kondisi tertentu. Terdapat tiga lapisan bukti.

Pertama, kesesuaian persis pada hubungan logika. Persamaan NAND dan umpan balik

silang meramalkan SET/RESET/HOLD dan polaritas keputusan $V_{in1} > V_{in2} \Rightarrow Q = 1$. Semua 45 kondisi 9D dan lima kasus kritis 9E memenuhi hubungan ini pada ambang logika yang dinyatakan. Ini adalah kecocokan antara prediksi diskret dan hasil analog yang dikuantisasi.

Kedua, kecocokan tren, bukan angka absolut. Model regenerasi menyatakan t_{dec} meningkat ketika $|\Delta V_{\text{in}}|$ mengecil. Nilai 1,7906 ns pada 10 mV menjadi 2,0209 ns pada 1 mV, dan bentuk $a + b\ln(10\,\text{mV}/|\Delta V_{\text{in}}|)$ memberi $R^2 \approx 0.993$. Namun, tanpa hasil $g_{m,\text{reg}}$ dan C_{eq} dari simulasi titik kerja/dinamis, kita tidak dapat membuktikan *prediksi fisik* delay 1,7906 ns hanya dari ukuran W/L.

Ketiga, kesesuaian matematis identitas energi. Rumus $E = P/f_s$ memetakan daya maksimum 9D ke 1,230616 pJ dan pengintegralan arus siklus stabil 9E menghasilkan 1,230635 pJ. Ini sesuai dalam sekitar 0,0015%, tetapi bukan dua model fisika independen: keduanya berasal dari waveform SPICE yang sejenis.

Selain itu, model ideal rangkaian CMOS tidak menyatakan tegangan transien selalu berada dalam rel 0–VDD. Overshoot hingga 1,96053 V pada VDD 1,90 V adalah pengingat bahwa kapasitansi parasitik dan coupling ada bahkan dalam simulasi skematik. Nilai ini harus dilihat sebagai temuan yang membuka pertanyaan reliabilitas, bukan kontradiksi terhadap tabel kebenaran.

Aspek	Teori	Bukti	Hasil
Logika NAND/SR	SET/RESET/HOLD	45/45 + 5/5	SESUAI
Regenerasi	Delay naik saat input turun	$R^2 = 0.99257$	TREND
Energi	$E = P/f_s$	1.230616 vs 1.230635 pJ	SESUAI
Delay absolut	Butuh g_m, C	Tidak diekstraksi	OPEN
Keandalan	Batas tiap terminal	1.96469 V flag	OPEN

Tabel 9: Penilaian eksplisit teori terhadap bukti.

12 Penutupan Block 3 dan pekerjaan yang tersisa

Sistem 19 MOSFET terbukti menghasilkan keputusan bit yang benar, memperbaruinya pada setiap evaluasi, dan menyimpannya melewati fase reset pada pola empat siklus yang diuji. Fungsionalitas transistor-level, 45 kombinasi PVT integrasi, serta audit kontinuitas HOLD dan energi telah berhasil diselesaikan. Block 3 dapat dinyatakan **selesai untuk verifikasi fungsional pralay-out**.

Pekerjaan lanjutan menuju status siap fabrikasi adalah validasi batas operasi 1,90 V dan reliabilitas terminal, Monte Carlo mismatch *setelah latch dipasang*, pemodelan sumber input realistis dan kickback dalam loop modulator, simulasi noise/metastabilitas stokastik, layout DRC/LVS, serta ekstraksi dan verifikasi pascalayout. Tahap berikutnya dalam arsitektur proyek adalah Block 4, DAC 1 bit, dengan catatan bahwa keberhasilan setiap blok mandiri belum otomatis memenuhi performa loop delta-sigma menyeluruh.

12.1 Catatan keterulangan dan batas sumber

Paket ini menyertakan CSV sumber yang digunakan untuk seluruh tabel 8/9A/9C/9D/9E serta audit slew. Screenshots pada sampul dan badan laporan adalah gambar yang diserahkan pengguna; tidak ada waveform sintetis yang direka. Angka offset Monte Carlo dan sebagian uji kickback terdahulu tidak memiliki seluruh berkas mentah dalam paket sumber saat penulisan;

keduanya tidak dimasukkan ke tabel signoff akhir. Semua angka teoritis yang membutuhkan g_m, capacitance internal, atau parameter Pelgrom disajikan sebagai hubungan simbolik dan dipisahkan dari hasil ukur SPICE.

A Rekap rinci data PVT yang diuji

Tabel berikut memuat seluruh 45 kombinasi PVT untuk hasil integrasi 9D, dengan satu baris per kombinasi. Data mentah CSV lengkap, termasuk 11 titik ukur, dilampirkan di direktori `data/`.

Tabel 10: Ke-45 hasil PVT sistem terintegrasi.

Corner	V_{DD}	T	Delay (ns)	Power (μW)	E (pJ)	Status
TT	1.62	-40	2.7227	1.2572	0.3143	PASS
TT	1.62	27	2.7429	1.3440	0.3360	PASS
TT	1.62	125	2.8547	1.7656	0.4414	PASS
TT	1.80	-40	2.3842	1.5884	0.3971	PASS
TT	1.80	27	2.4385	1.7619	0.4405	PASS
TT	1.80	125	2.6653	2.4270	0.6067	PASS
TT	1.90	-40	2.2396	1.8249	0.4562	PASS
TT	1.90	27	2.3337	2.0723	0.5181	PASS
TT	1.90	125	2.6277	2.8872	0.7218	PASS
SS	1.62	-40	3.1071	1.2638	0.3159	PASS
SS	1.62	27	3.1208	1.3287	0.3322	PASS
SS	1.62	125	3.1891	1.5251	0.3813	PASS
SS	1.80	-40	2.7478	1.5715	0.3929	PASS
SS	1.80	27	2.7742	1.6839	0.4210	PASS
SS	1.80	125	2.9134	2.0188	0.5047	PASS
SS	1.90	-40	2.5904	1.7734	0.4434	PASS
SS	1.90	27	2.6339	1.9344	0.4836	PASS
SS	1.90	125	2.8363	2.3667	0.5917	PASS
FF	1.62	-40	2.3849	1.2660	0.3165	PASS
FF	1.62	27	2.4214	1.4231	0.3558	PASS
FF	1.62	125	2.6312	2.7614	0.6903	PASS
FF	1.80	-40	2.0739	1.6661	0.4165	PASS
FF	1.80	27	2.1932	1.9742	0.4935	PASS
FF	1.80	125	2.5283	4.0232	1.0058	PASS
FF	1.90	-40	1.9626	1.9763	0.4941	PASS
FF	1.90	27	2.1389	2.3825	0.5956	PASS
FF	1.90	125	2.5204	4.9225	1.2306	PASS
SF	1.62	-40	2.4542	1.2380	0.3095	PASS
SF	1.62	27	2.4859	1.3107	0.3277	PASS
SF	1.62	125	2.5887	1.5854	0.3964	PASS
SF	1.80	-40	2.1080	1.5522	0.3880	PASS
SF	1.80	27	2.1699	1.6982	0.4245	PASS
SF	1.80	125	2.3837	2.1694	0.5424	PASS
SF	1.90	-40	1.9590	1.7701	0.4425	PASS
SF	1.90	27	2.0561	1.9867	0.4967	PASS
SF	1.90	125	2.3363	2.5802	0.6451	PASS
FS	1.62	-40	3.0492	1.2741	0.3185	PASS
FS	1.62	27	3.0390	1.3817	0.3454	PASS
FS	1.62	125	3.1492	2.1373	0.5343	PASS
FS	1.80	-40	2.7124	1.6259	0.4065	PASS
FS	1.80	27	2.7445	1.8333	0.4583	PASS
FS	1.80	125	2.9770	2.9531	0.7383	PASS

Corner	V_{DD}	T	Delay (ns)	Power (μW)	E (pJ)	Status
FS	1.90	-40	2.5727	1.8828	0.4707	PASS
FS	1.90	27	2.6548	2.1674	0.5419	PASS
FS	1.90	125	2.9487	3.5177	0.8794	PASS

B Asal data dan batas pengujian

Pengujian comparator Tahap 8 menghasilkan 90 baris PVT (dua polaritas), ditambah delapan baris kepekaan input kecil. Pengujian NAND dan SR latch mandiri masing-masing menghasilkan 45 baris PVT. Hasil 9D mengandung 45 baris dan 9E lima baris kritis. Pemeriksaan SHA-256 pada 9D/9E menunjukkan netlist referensi yang sama.

```
SHA256 (9D/9E):
59c7e5926287c5d9c447361c007ae862f0cfe3ee18089a0f0f7d7fa241482cbc
```

Peringatan sumber: ringkasan Tahap 8 menyatakan bahwa suatu log TT yang diimpor, bila digunakan, tidak dapat membuktikan waktu transisi clock secara independen. Pernyataan 90/90 PASS mengikuti dataset resmi pengujian dan harus dibaca bersama batas bukti tersebut. Tidak ada klaim bahwa seluruh corner dalam paket telah disimulasikan ulang di lingkungan pembuat laporan ini.

References

[1] B. Razavi, “The StrongARM Latch [A Circuit for All Seasons],” *IEEE Solid-State Circuits Magazine*, vol. 7, no. 2, pp. 12–17, 2015. DOI: 10.1109/MSSC.2015.2418155.

[2] SkyWater Technology, *SKY130 PDK: Device Details, 1.8-V MOSFET Model Validity*. https://skywater-pdk.readthedocs.io/en/main/rules/device-details.html.

[3] J. M. Rabaey, A. Chandrakasan, and B. Nikolić, *Digital Integrated Circuits: A Design Perspective*, 2nd ed., Prentice Hall, 2003.

[4] M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers, “Matching properties of MOS transistors,” *IEEE Journal of Solid-State Circuits*, vol. 24, no. 5, pp. 1433–1439, 1989.

[5] User-supplied Xschem/ngspice simulator outputs and CSV data (Stages 8, 9A, 9C, 9D, 9E), October 2026, distributed with this report in `data/`.