BLOCK 4

DAC Umpan Balik Diferensial 1-Bit

Dari estimasi awal menuju baseline transistor yang terverifikasi

Alphonsus Aditya Putera Wahyudi

Biomedical Engineering / Universitas Gadjah Mada

Technology	SKY130A, 1.8 V MOS devices
Clock / load	4 MHz / 1 pF per DAC output
Final DAC	$W_n/W_p = 8/256\,\mu$m, $L = 0.15\,\mu$m
Interface	StrongARM + two B01 buffers + SR latch
Evidence	1,080 cases; 45 PVT points; two waveform reviews
Revision	1.1 / 2 November 2026

Status hasil. Fungsi dan timing memenuhi kriteria campaign pra-layout yang ditetapkan. Hasil ini belum merupakan signoff reliabilitas, verifikasi post-layout, atau pembuktian dynamic range ADC lengkap.

Independent design portfolio. Bahasa Indonesia.

Daftar isi

Catatan revisi 1.1 **ii**

Ringkasan untuk pembaca **ii**

1 Tujuan desain dan batas pekerjaan **1**
1.1 Peran Block 4 dalam modulator . . . 1
1.2 Pertanyaan yang hendak dijawab . . . 1

2 Dasar teori dan implementasi rangkaian **2**
2.1 Transfer diferensial dan common-mode . . . 2
2.2 Empat transmission gate dan urutan pin . . . 2
2.3 Mengapa comparator memerlukan antarmuka yang diuji . . . 3

3 Perhitungan awal: ekspektasi dan asumsi **4**
3.1 Model resistansi ON . . . 4
3.2 Turunan settling RC dan anggaran resistansi . . . 4
3.3 Mengapa konstanta RC tunggal dapat meleset . . . 5
3.4 Energi referensi dan biaya beban kendali . . . 5
3.5 Glitch dan muatan pada node yang dilepas . . . 6

4 Metode eksperimen dan definisi pengukuran **6**
4.1 Dari netlist otomasi ke ekspor Xschem . . . 6
4.2 Resistansi DC: pengukuran diferensial kecil . . . 6
4.3 Definisi settle dan hold . . . 7
4.4 Validitas numerik dan batas status PASS . . . 7

5 Evolusi desain: hasil yang mengubah keputusan **7**
5.1 Ukuran awal 2/4: model terlalu optimistis . . . 7
5.2 Ukuran 4/8: perbaikan nominal belum cukup . . . 8
5.3 Ukuran akhir 8/256 dan biaya solusinya . . . 8
5.4 Masalah integrasi 1 mV dan diagnosis pembebanan . . . 9
5.5 Memindahkan desain ke schematic yang dapat diperiksa . . . 10

6 Hasil akhir dari ekspor Xschem **10**
6.1 Cakupan campaign dan kelulusan . . . 10
6.2 Metrik terburuk dan lokasi kasusnya . . . 11
6.3 Review waveform: keputusan paling lambat . . . 11
6.4 Review waveform: settling DAC paling lambat . . . 12
6.5 Hold selama reset dan keterbatasan kondisi awal . . . 13

7 Pembahasan: apa yang sesuai dan apa yang belum **14**
7.1 Rekonsiliasi hipotesis dengan bukti . . . 14
7.2 Daya: menyamakan domain sebelum membandingkan . . . 15
7.3 Nonidealitas yang belum boleh diberi label lulus . . . 15
7.4 Model validity bukan signoff reliabilitas . . . 16

8 Kesimpulan dan baseline yang dipertahankan **17**

A Reproduksibilitas dan konfigurasi akhir **18**

B Daftar bukti eksperimen **18**

C Ringkasan 45 titik PVT akhir **18**

Catatan revisi 1.1

Revisi 1.1 (2 November 2026) hanya memperbarui rujukan target sistem dari sekitar 99 dB menjadi sekitar 75 dB SNDR pada OSR 80. Tidak ada data, ukuran, atau kesimpulan Block 4 yang diubah.

Ringkasan untuk pembaca

Block 4 mengubah keputusan satu bit menjadi dua tegangan referensi yang saling bertukar. Rangkaian akhirnya tetap sederhana: empat transmission gate CMOS. Pekerjaan yang lebih sulit justru menentukan ukuran yang cukup kuat pada kondisi terburuk, memastikan sumber keputusan tidak terganggu oleh beban, dan mendefinisikan dengan tepat kapan keluaran boleh dianggap stabil.

Catatan sebelum simulasi memperkirakan resistansi ON sekitar 463 Ω dan settling 3.20 ns pada beban 1 pF. Angka itu berasal dari parameter MOS ilustratif. Model SKY130 kemudian memberikan 4.10 kΩ di titik tengah sinyal untuk ukuran awal $W_n/W_p = 2/4\,\mu$m. Settling aktual mencapai 17.77 ns. Dengan demikian, arsitektur pemilih referensinya benar, tetapi hipotesis kecukupan ukuran awal ditolak oleh hasil pengujian.

Ukuran $4/8\,\mu$m memperbaiki kondisi nominal, tetapi hanya lulus pada 26 dari 45 titik PVT. Kasus SF, 1.62 V, −40 °C membutuhkan 137.92 ns. Penelusuran berikutnya menghasilkan ukuran $8/256\,\mu$m, yang memenuhi seluruh 45 titik standalone. Lebar PMOS yang besar adalah biaya nyata dari solusi ini: konduksi membaik, tetapi beban kendali dan efek parasitik meningkat.

Integrasi dengan StrongARM dan SR latch membuka masalah kedua. Pada beda input 1 mV, koneksi langsung hanya menghasilkan enam keputusan benar dari 12 siklus diagnostik. Comparator tanpa latch dan rangkaian dengan isolasi ideal kembali benar. Dua buffer B01 berbasis transistor kemudian dipasang antara comparator dan latch. Perubahan ini didukung diagnosis pengaruh pembebanan; mekanisme fisik tunggalnya tidak diklaim sudah terisolasi sepenuhnya.

Hasil akhir dari ekspor Xschem	Nilai
Campaign PVT / kasus yang lulus	45/45 / 1080/1080
Kasus dengan DAC 1 pF / tanpa DAC	540 / 540
Delay keputusan latch maksimum	5.498 ns
Q/QB mencapai pita rail 1%, maksimum	7.853 ns
Settling DAC setelah kontrol stabil, maksimum	6.400 ns
Galat steady-state maksimum	1.254 µV
Keputusan belum terselesaikan / tepi tidak settle	0 / 0

Review dua waveform terburuk mereproduksi angka ringkasan dan memeriksa hold selama reset. Waktu total dari awal tepi clock sampai DAC stabil mencapai 12.711 ns pada waveform SF. Angka tersebut berbeda dari settling 6.400 ns setelah gate stabil. Perbedaan definisi waktu ini harus dibawa ke rancangan antarmuka blok berikutnya.

Keputusan desain. Pertahankan DAC $8/256\,\mu$m, $L = 0.15\,\mu$m, dan dua B01 sebagai baseline fungsi/timing pra-layout. Pengulangan optimisasi A–D tidak didukung temuan baru. Anggaran glitch, arus referensi, stress seluruh transistor, noise/mismatch, dan post-layout tetap terbuka.

1 Tujuan desain dan batas pekerjaan

1.1 Peran Block 4 dalam modulator

Proyek induk menargetkan modulator delta-sigma switched-capacitor orde dua dengan suplai nominal 1.8 V, sampling 4 MHz, dan OSR 80. Hubungan sampling memberi

$$T_s = \frac{1}{f_s} = 250\,\text{ns}, \qquad B = \frac{f_s}{2\,\text{OSR}} = 25\,\text{kHz}. \tag{1}$$

Lebar pita itu merupakan hubungan arsitektural, bukan bandwidth terukur ADC yang sudah selesai. Target dynamic range sekitar 99 dB pada revisi 1.0 adalah target sistem awal; pada 2 November 2026 pemilik proyek merevisinya menjadi sekitar 75 dB SNDR pada OSR 80 (lihat laporan Block 5). Revisi ini hanya menyangkut target tingkat sistem; hasil dan batas Block 4 tidak diubah. Umpan balik satu bit merupakan bagian dari loop delta-sigma [1]; hasil blok pemilih referensi tidak cukup untuk menyatakan performa loop lengkap.

Block 4 memilih referensi, sedangkan jaringan sampling dan transfer muatan dikerjakan Block 5. Generator clock non-overlap merupakan Block 6. Pembagian ini penting: beban 1 pF di laporan adalah beban uji per keluaran, bukan bukti bahwa seluruh antarmuka switched-capacitor berikutnya sudah termodelkan.

1.2 Pertanyaan yang hendak dijawab

Laporan ini menilai apakah pemilihan referensi benar, apakah settling memenuhi anggaran, apakah kelulusan nominal bertahan pada PVT, dan apakah rangkaian tetap bekerja ketika didorong comparator serta latch transistor. Pertanyaan berikutnya adalah apakah implementasi Xschem mereproduksi perilaku yang sebelumnya diuji melalui netlist otomasi.

Dokumen ini merupakan sintesis retrospektif. Ekspektasi awal diambil dari catatan sebelum simulasi [S00]; kesimpulan kemudian ditelusuri ke hasil eksperimen. Rasionalisasi yang dibuat setelah pengukuran tidak disajikan sebagai ramalan numerik yang telah dibuat sebelumnya.

Tabel 1: Spesifikasi uji dan batas interpretasinya.

Parameter	Nilai yang digunakan	Makna
Suplai nominal	1.8 V	Campaign PVT memakai 1.62, 1.8, 1.9 V.
Referensi nominal akhir	1.2 / 0.6 V	Berbeda dari contoh awal rail-to-rail 1.8 / 0 V.
Referensi pada PVT	$2V_{\text{DD}}/3$, $V_{\text{DD}}/3$	Bukan referensi absolut 1.2 / 0.6 V pada setiap suplai.
Beban integrasi uji	1 pF per keluaran	Belum memasukkan sakelar, OTA, dan impedansi Block 5.
Toleransi DAC	0.1% span referensi	Kriteria settling per keluaran.
Budget settling	10 ns setelah kontrol	Bukan total clock-to-DAC 10 ns.
Budget keputusan latch	100 ns	Terpisah dari syarat rail 1%.

2 Dasar teori dan implementasi rangkaian

2.1 Transfer diferensial dan common-mode

Definisikan keputusan $D = Q \in \{0, 1\}$ dan $\overline{D} = QB$. Dengan $\Delta V_{\mathrm{REF}} = V_{\mathrm{REFP}} - V_{\mathrm{REFN}} > 0$, keluaran idealnya adalah

$$V_P = DV_{\mathrm{REFP}} + (1 - D)V_{\mathrm{REFN}}, \tag{2}$$
$$V_N = DV_{\mathrm{REFN}} + (1 - D)V_{\mathrm{REFP}}, \tag{3}$$
$$V_d = V_P - V_N = (2D - 1)\Delta V_{\mathrm{REF}}, \tag{4}$$
$$V_{CM} = \frac{V_P + V_N}{2} = \frac{V_{\mathrm{REFP}} + V_{\mathrm{REFN}}}{2}. \tag{5}$$


Pada referensi nominal 1.2/0.6 V, $V_d = \pm 0.6\,\mathrm{V}$, ayunan diferensial puncak-ke-puncak 1.2 V, dan common-mode ideal 0.9 V. Pada PVT 1.62 V, referensi menjadi 1.08/0.54 V, sehingga $V_d = \pm 0.54\,\mathrm{V}$ dan common-mode 0.81 V.

Q	QB	V_P	V_N	V_d
0	1	V_{REFN}	V_{REFP}	$-\Delta V_{\mathrm{REF}}$
1	0	V_{REFP}	V_{REFN}	$+\Delta V_{\mathrm{REF}}$

Keadaan $Q = QB$ tidak termasuk tabel operasi ideal. Selama transisi, kedua kendali adalah tegangan analog dengan waktu naik/turun terbatas; sesaat keduanya dapat menyalakan sebagian jalur yang berbeda. Oleh sebab itu, tabel logika saja tidak menjelaskan arus referensi atau glitch.

2.2 Empat transmission gate dan urutan pin

Setiap TG terdiri dari satu NMOS dan satu PMOS paralel. Kombinasi ini dipakai untuk mengurangi kelemahan konduksi masing-masing jenis transistor pada bagian rentang sinyal yang berbeda [3]. TG aktif ketika gate NMOS tinggi dan gate PMOS rendah. Bulk NMOS dihubungkan ke GND; bulk PMOS ke VDD.



Gambar 1: Koneksi fungsional DAC akhir. Nomor X1–X4 mengikuti netlist ekspor yang diuji; label ini menjadi acuan untuk menghindari pertukaran penomoran antar gambar.


Tabel 2: Pemetaan pin yang diambil dari implementasi akhir [S22].

Instance	A	B	Gate PMOS	Gate NMOS
X1	VREFP	DAC_P	QB	Q
X2	VREFN	DAC_N	QB	Q
X3	VREFN	DAC_P	Q	QB
X4	VREFP	DAC_N	Q	QB

Urutan subcircuit TG adalah `A B CLK_P CLK_N VDD GND`. Urutan DAC adalah `VREFP VREFN Q QB VDD GND DAC_P DAC_N`. Terdapat empat NMOS dan empat PMOS pada DAC, seluruhnya $L = 0.15\,\mu$m, `nf=1`, `mult=1`. Ukuran akhir masing-masing NMOS $8\,\mu$m dan PMOS $256\,\mu$m. Sel DAC ini berdiri sendiri dari TG yang digunakan CMFB; perubahan ukuran DAC tidak otomatis mengubah sel Block 2.

2.3 Mengapa comparator memerlukan antarmuka yang diuji

StrongARM menghasilkan keluaran dinamis yang kembali ke keadaan reset setiap siklus. SR latch menyimpan keputusan agar Q/QB tetap tersedia selama reset tersebut. Buffer B01 non-inverting memakai dua inverter per cabang, sehingga polaritas comparator menuju masukan latch tetap sama.



Gambar 2: Antarmuka akhir: 11 MOS comparator, 8 MOS untuk dua buffer, 8 MOS latch, dan 8 MOS DAC; total 35 MOS pada konfigurasi loaded.

Buffer ditempatkan *antara comparator dan latch*. Ia tidak menghilangkan beban gate DAC yang masih harus didorong Q/QB latch. Pemisahan ini menjelaskan mengapa karakterisasi DAC dan pengujian antarmuka tetap merupakan dua pekerjaan berbeda.

Inti latch memakai dua NAND silang dengan masukan aktif-rendah SN dan RN:

$$Q = \overline{SN \cdot QB}, \qquad QB = \overline{RN \cdot Q}. \tag{6}$$

Saat $SN = 0, RN = 1$, Q diset tinggi; saat $SN = 1, RN = 0$, Q direset rendah. Ketika comparator reset dan kedua masukan menjadi tinggi, latch menahan keadaan sebelumnya. Kedua masukan rendah bukan keadaan penyimpanan yang diizinkan karena memaksa Q dan QB sama-sama tinggi. Inilah alasan fisik mengapa retensi perlu diperiksa, bukan diasumsikan dari nama sel.

Sebagai model lokal regenerasi, beda keluaran comparator dapat ditulis $v_d(t) \approx v_{d0}\exp(t/\tau_{reg})$, sehingga

$$t_{reg} \approx \tau_{reg}\ln\frac{V_{decision}}{|v_{d0}|}, \qquad \tau_{reg} \sim \frac{C_{node}}{g_{m,reg}}. \tag{7}$$

Model ini memperkirakan bahwa sinyal awal lebih kecil atau beban node lebih besar dapat memperlambat keputusan. Tidak ada g_m atau C_{node} yang diekstraksi untuk memprediksi delay numerik di sini. Dari ukuran netlist, proksi gate NAND yang langsung dilihat setiap keluaran comparator adalah $(2+2)0.15 = 0.60\,\mu\text{m}^2$, sedangkan masukan B01 hanya $(0.5+1)0.15 = 0.225\,\mu\text{m}^2$. Pengurangan proksi menjadi 37.5% mendukung alasan memilih buffer kecil; ia bukan pengukuran kapasitansi sebenarnya.

3 Perhitungan awal: ekspektasi dan asumsi

3.1 Model resistansi ON

Untuk memberi perkiraan sebelum menggunakan model PDK, konduktansi kanal linear didekati dengan

$$g_n \approx \mu_n C_{ox} \frac{W_n}{L} \max(V_{\text{DD}} - V_{sig} - V_{Tn}, 0), \tag{8}$$

$$g_p \approx \mu_p C_{ox} \frac{W_p}{L} \max(V_{sig} - |V_{Tp}|, 0), \tag{9}$$

$$R_{\text{ON}} \approx (g_n + g_p)^{-1}. \tag{10}$$

Persamaan ini menyederhanakan pengaruh body, kanal pendek, dan perubahan tegangan sepanjang transisi. Catatan awal menggunakan $\mu_n C_{ox} = 200\,\mu\text{A/V}^2$, $\mu_p C_{ox} = 80\,\mu\text{A/V}^2$, serta $V_{Tn} = |V_{Tp}| = 0.45\,\text{V}$. Nilai tersebut adalah *asumsi ilustratif*, bukan hasil ekstraksi SKY130.

Dengan $W_n/W_p = 2/4\,\mu\text{m}$, $L = 0.15\,\mu\text{m}$, $V_{\text{DD}} = 1.8\,\text{V}$, dan $V_{sig} = 0.9\,\text{V}$:

$$g_n = (200 \times 10^{-6})(2/0.15)(0.45) = 1.20\,\text{mS}, \tag{11}$$

$$g_p = (80 \times 10^{-6})(4/0.15)(0.45) = 0.96\,\text{mS}, \tag{12}$$

$$R_{\text{ON}} \approx 1/(2.16\,\text{mS}) = 462.96\,\Omega. \tag{13}$$

Hipotesis awalnya jelas: bila resistansi itu mewakili jalur yang dipakai, ukuran warisan 2/4 seharusnya cukup untuk anggaran settling yang dipilih. Hipotesis inilah yang diuji, bukan dianggap benar karena persamaannya tampak masuk akal.

3.2 Turunan settling RC dan anggaran resistansi

Untuk satu cabang dengan referensi ideal, R_{ON} konstan, dan kapasitor C_L,

$$C_L \frac{dV_o}{dt} = \frac{V_{target} - V_o}{R_{\text{ON}}}. \tag{14}$$

Solusinya memberikan residu ternormalisasi

$$e_n(t) = \exp[-t/(R_{\text{ON}} C_L)], \qquad t_\epsilon = R_{\text{ON}} C_L \ln(1/\epsilon). \tag{15}$$

Dengan $C_L = 1\,\text{pF}$ dan $\epsilon = 10^{-3}$,

$$t_{0.1\%,awal} = 462.96 \times 10^{-12} \ln(1000) = 3.198\,\text{ns}. \tag{16}$$

Sebaliknya, budget 10 ns memberi pedoman

$$R_{\text{ON}} \lesssim \frac{10\,\text{ns}}{1\,\text{pF}\ln(1000)} = 1.448\,\text{k}\Omega. \tag{17}$$

Pada beban 0.1 pF dan 20 fF, model yang sama memprediksi masing-masing 0.320 ns dan 0.064 ns. Nilai sekecil itu tidak lagi boleh dilepaskan dari tepi kendali 1 ns dan kapasitansi internal sakelar. Prediksi tersebut hanya menunjukkan skala RC ideal.

3.3 Mengapa konstanta RC tunggal dapat meleset

Sumber dan drain efektif TG berubah mengikuti sinyal. Ketika kedua terminal berada dekat tengah suplai, V_{GS} NMOS dan V_{SG} PMOS sama-sama menyusut, sementara bias bulk menaikkan magnitudo ambang efektif. Bentuk sederhana body effect untuk NMOS adalah

$$V_T = V_{T0} + \gamma \left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right). \tag{18}$$

Tidak ada nilai γ yang diekstraksi dalam pekerjaan ini. Persamaan ini menjelaskan arah pengaruh, bukan menghitung ambang numerik transistor akhir. Ambang ilustratif 0.45 V tidak cukup untuk mewakili seluruh bias operasi model standar yang digunakan.

Jika arus berubah kuat terhadap tegangan, waktu perpindahan lebih tepat dipandang melalui

$$t = C_L \int_{V_a}^{V_b} \frac{dV}{I_{path}(V)}, \tag{19}$$

dengan arah integrasi disesuaikan terhadap pengisian atau pengosongan. Daerah konduksi yang lemah dapat mendominasi integral walaupun resistansi di dekat rail rendah. Karena itu, R_{ON} minimum tidak layak digunakan sebagai wakil seluruh transisi.

3.4 Energi referensi dan biaya beban kendali

Satu perubahan bit menukar kedua keluaran. Untuk dua beban sama C_L, muatan yang berpindah pada masing-masing cabang adalah

$$\Delta q = C_L \Delta V_{\mathrm{REF}} = 1\,\mathrm{pF}(0.6\,\mathrm{V}) = 0.6\,\mathrm{pC}. \tag{20}$$

Energi bersih referensi ideal untuk satu pembalikan pasangan keluaran adalah

$$E_{ref} = V_{\mathrm{REFP}} C_L \Delta V_{\mathrm{REF}} - V_{\mathrm{REFN}} C_L \Delta V_{\mathrm{REF}} = C_L \Delta V_{\mathrm{REF}}^2 = 0.36\,\mathrm{pJ}. \tag{21}$$

Jika α menyatakan probabilitas bit berubah per sampel,

$$P_{ref,ideal} = \alpha f_s C_L \Delta V_{\mathrm{REF}}^2. \tag{22}$$

Hasilnya $1.44\,\mu$W untuk $\alpha = 1$ dan $0.72\,\mu$W untuk $\alpha = 0.5$. Pada contoh awal rail-to-rail 1.8/0 V, angka terkait adalah 3.24 pJ dan 12.96 μW untuk $\alpha = 1$. Penurunan faktor sembilan ini berasal dari *perubahan span referensi*, bukan bukti efisiensi yang membaik sembilan kali karena optimisasi ukuran.

Setiap Q atau QB mengendalikan dua NMOS dan dua PMOS DAC. Proksi luas gate yang didorong satu node adalah

$$A_{gate,Q} = 2(W_n + W_p)L. \tag{23}$$

Nilainya tumbuh dari $1.8\,\mu\mathrm{m}^2$ untuk 2/4 menjadi $79.2\,\mu\mathrm{m}^2$ untuk 8/256: faktor 44. Jika semata-mata memakai ilustrasi awal $C_{ox,eff} = 5\,\mathrm{fF}/\mu\mathrm{m}^2$, proksi kapasitansi berubah dari 9 menjadi 396 fF per Q/QB. Angka 396 fF bukan kapasitansi yang telah diekstraksi; overlap, bias kanal, dan routing belum dicakup.

Demikian pula, $\sum WL$ delapan MOS DAC meningkat dari 3.6 menjadi $158.4\,\mu\mathrm{m}^2$. Ini metrik kanal, bukan luas layout. Angka tersebut berguna untuk membandingkan kandidat, tetapi tidak memasukkan kontak, difusi, well, pemisahan, dan metal.

3.5 Glitch dan muatan pada node yang dilepas

Perkiraan kopling sederhana memberi

$$\Delta V_{ft} \sim \frac{C_{couple}}{C_L}\Delta V_{control}, \qquad \Delta V_q \sim \frac{\Delta q_{inj}}{C_L}. \tag{24}$$

Contoh awal $C_{couple} = 2\,\mathrm{fF}$ menghasilkan 3.6 mV pada 1 pF dan tepi 1.8 V. Itu hanya contoh aritmetika. Perubahan dimensi akhir dan penjumlahan beberapa mekanisme membuatnya tidak menjadi prediksi amplitudo akhir. Kopling parasitik gate dan perpindahan muatan kanal dapat mengganggu node analog; penambahan lebar untuk memperkecil resistansi juga membawa biaya parasitik [4].

4 Metode eksperimen dan definisi pengukuran

4.1 Dari netlist otomasi ke ekspor Xschem

Otomasi Python menyusun deck, menjalankan ngspice, membaca waveform, dan menguji kriteria. Python tidak menggantikan penyelesaian rangkaian listrik. Hasil elektrik dalam laporan berasal dari ngspice pada lingkungan pengguna dengan model SKY130, bukan dari fixture pengujian perangkat lunak. Pemeriksaan kode dan dry-run hanya memvalidasi penyusunan serta analisis data.

Tahap awal memakai backend netlist parametrik. Setelah ukuran dan antarmuka dipilih, schematic dibangun di Xschem dan diekspor. Pengujian akhir memakai ukuran tetap dari ekspor tersebut. Nama stage dan baris hasil membedakan dua fase ini sehingga hasil backend tidak disamakan begitu saja dengan hasil schematic.

Tabel 3: Urutan pengujian dan pertanyaan desainnya.

Tahap	Pengujian	Pertanyaan
4A	Logika dan nilai keluaran	Apakah referensi dipilih dengan polaritas benar?
4B	DC R_{ON}, beban, settling	Seberapa kuat sakelar pada rentang sinyal uji?
4C	Tepi, skew, pelepasan node	Apa biaya transien dan ketidaksimetrian kendali?
4D	45 titik PVT standalone	Apakah ukuran nominal tahan variasi yang ditetapkan?
4E	Comparator–buffer–latch–DAC	Apakah antarmuka lengkap bekerja dengan driver transistor?

4.2 Resistansi DC: pengukuran diferensial kecil

Fixture memberi beda tegangan $\delta = 1\,\mathrm{mV}$ secara simetris di sekitar tegangan common-mode, lalu membandingkan arus untuk polaritas positif dan negatif:

$$G_{ON}(V_{CM}) = -\frac{I_+(V_{CM}) - I_-(V_{CM})}{2\delta}, \qquad R_{\mathrm{ON}} = G_{ON}^{-1}. \tag{25}$$

Tanda minus mengikuti konvensi arus sumber SPICE pada deck. Sweep 61 titik mencakup hampir seluruh rentang 0–VDD. Perbandingan dua polaritas mengurangi komponen leakage common-mode orde pertama. Hasilnya tetap pengukuran lokal pada V_{DS} kecil; ia bukan satu resistansi konstan untuk semua transien.

4.3 Definisi settle dan hold

Untuk setiap bit, target per cabang ditetapkan dari Persamaan (4). Galat uji adalah

$$e(t) = \max\left(|V_P - V_{P,target}|, |V_N - V_{N,target}|\right). \tag{26}$$

Toleransi $e_{tol} = 0.001\Delta V_{\mathrm{REF}}$ bernilai 0.60 mV pada nominal dan 0.54 mV pada VDD 1.62 V. Settling ditentukan dari sampel terakhir yang masih gagal, kemudian sampel berikutnya yang memenuhi toleransi sampai akhir jendela dengan waktu bertahan minimal 20 ns. Crossing pertama saja tidak cukup.

Pada kendali ideal, titik awal settling adalah selesainya kedua ramp kontrol. Pada integrasi transistor, titik awalnya adalah saat Q dan QB sama-sama masuk pita 1% rail. Delay keputusan latch menggunakan ambang logika 30%/70%, sedangkan comparator dinilai dari polaritas keluaran regeneratifnya. Tiga metrik ini sengaja tidak digabung.

Dengan t_0 awal tepi clock dan t_g saat kontrol mencapai rail,

$$t_{DAC,after} = t_{DAC,stable} - t_g, \qquad t_{clock\to DAC} = t_{DAC,stable} - t_0. \tag{27}$$

Menjumlahkan dua maksimum dari kasus berbeda bukan pengukuran total sebuah waveform. Total harus dihitung pada transisi yang sama.

4.4 Validitas numerik dan batas status PASS

Deck akhir memakai metode trapezoidal, `reltol=1e-5`, `vntol=1e-8`, `abstol=1e-13`, dan maksimum langkah waktu 0.05 ns. Log mengonfirmasi skala geometri 10^{-6} dan simulator ngspice-46. Waveform disimpan dengan `wrdata`; fasilitas transient dan bahasa kontrol mengacu pada dokumentasi ngspice [5].

Kasus yang timeout atau gagal memuat modul Python bukan hasil listrik yang gagal spesifikasi; ia harus diperbaiki dan dijalankan sampai data valid tersedia. Sebaliknya, proses ngspice yang selesai bukan bukti rangkaian lulus. Pipeline memerlukan status eksekusi valid, data lengkap, serta pemeriksaan fungsi dan timing. Cache memeriksa identitas deck, simulator, dan dependensi model agar hasil lama tidak dipakai untuk konfigurasi yang berubah.


5 Evolusi desain: hasil yang mengubah keputusan

5.1 Ukuran awal 2/4: model terlalu optimistis

Hasil DC nominal menunjukkan $R_{\mathrm{ON}}(0.9\,\mathrm{V}) = 4098.08\,\Omega$, minimum $463.21\,\Omega$, dan maksimum $5802.37\,\Omega$ [S02]. Nilai minimum yang kebetulan mendekati estimasi awal tidak memvalidasi perkiraan di tengah sinyal. Perbandingan pada titik tengah yang sama memberikan

$$\frac{R_{\mathrm{ON}}, sim(0.9\,\mathrm{V})}{R_{\mathrm{ON}}, awal} = \frac{4098.08}{462.96} = 8.85. \tag{28}$$

Settling pada referensi 1.2/0.6 V dan beban 1 pF mencapai 17.77 ns, sedangkan perkiraan awal hanya 3.20 ns. Perbedaan ini mendukung penolakan parameter ilustratif sebagai alat sizing kuantitatif. Data yang tersedia tidak memisahkan kontribusi ambang, mobilitas, dan body effect secara numerik; penjelasan fisiknya konsisten dengan bias TG, tetapi belum merupakan ekstraksi mekanisme.



Gambar 3: Estimasi awal dibanding resistansi DC pada titik sinyal yang sama. Garis putus-putus adalah pedoman RC 1 pF/10 ns, bukan ambang universal untuk setiap transien.

5.2 Ukuran 4/8: perbaikan nominal belum cukup

Menggandakan kedua lebar mengurangi R_{ON} titik tengah dari 4098 menjadi 1881 Ω. Maksimum settling sweep nominal menjadi 8.763 ns; pilihan 4/8 memiliki $\sum WL$ terkecil di antara kandidat yang memenuhi tahap itu [S03]. Uji 4A lulus 6/6 dan 4C selesai 54/54: 45 transien switching serta sembilan karakterisasi release [S04,S05].


Namun PVT hanya lulus 26/45. Pada SF, 1.62 V, −40 °C, settling membesar menjadi 137.923 ns. Langkah waktu yang diperkecil menghasilkan 137.893 ns, perubahan sekitar 0.022%, sehingga kegagalan besar ini tidak hilang hanya dengan refinement tersebut [S06,S07]. Hasil ini membantah hipotesis bahwa kelulusan nominal dapat langsung dipindahkan ke seluruh grid PVT.

Pengukuran DC pada kondisi gagal menemukan maksimum R_{ON} sekitar 145.18 kΩ. Pada corner yang sama, settling untuk 20 fF, 0.1 pF, dan 1 pF adalah 4.825, 15.662, dan 137.923 ns [S08]. Ketergantungan beban menguatkan penjelasan keterbatasan konduksi. Maksimum resistansi lokal tidak boleh langsung dikalikan menjadi prediksi settling penuh karena tidak berlaku sepanjang lintasan tegangan.

5.3 Ukuran akhir 8/256 dan biaya solusinya

Screening kondisi buruk menunjukkan bahwa menambah NMOS saja tidak cukup: 8/8 masih membutuhkan 128.70 ns, sedangkan 8/16 dan 8/32 memberi 70.61 dan 38.50 ns [S09]. Setelah perluasan pencarian, kandidat 8/256 yang dipilih lulus 45/45 dengan maksimum standalone 7.084 ns [S10]. Kandidat ini bukan bukti optimum global. Grid ukuran terbatas, dan objektif area belum memasukkan biaya layout, daya, serta seluruh batas transien.

Sebagai pemeriksaan retrospektif, asumsi $t_s \propto 1/W_p$ dari titik 8/32 akan memberi perkiraan $W_{p,trial} \approx 32(38.50/10) = 123.2\,\mu$m untuk target 10 ns. Namun asumsi yang sama memprediksi hanya $38.50(32/256) = 4.81$ ns pada 8/256, lebih cepat daripada hasil aktual 7.084 ns. Jadi skala invers lebar membantu menentukan arah pencarian, tetapi tidak cukup untuk menetapkan ukuran final. Kapasitansi yang tumbuh bersama lebar dan jalur konduksi yang tidak murni PMOS dapat membatasi perbaikan; kontribusinya belum diekstraksi terpisah. Perhitungan retrospektif ini tidak diklaim telah dibuat sebelum pencarian berlangsung.



Gambar 4: Distribusi settling di 45 titik PVT standalone. Titik kedua kurva diurutkan masing-masing; sumbu horizontal bukan pasangan corner yang sama. Ukuran 4/8 gagal 19 titik, sedangkan 8/256 memenuhi seluruh grid ini.

Pada nominal, kandidat akhir memiliki R_{ON} titik tengah 296.34 Ω, maksimum 365.85 Ω, serta maksimum settling sweep 4B sebesar 1.880 ns [S11]. Model RC memakai resistansi maksimum memberi $365.85\,\Omega \times 1\,\mathrm{pF} \times \ln(1000) = 2.527\,\mathrm{ns}$. Skala nanodetiknya sesuai, tetapi selisih 2.527 dan 1.880 ns tetap wajar karena tegangan sudah bergerak selama ramp kendali dan resistansi tidak konstan. Model sederhana berhasil sebagai pemeriksaan skala, bukan prediktor presisi.

5.4 Masalah integrasi 1 mV dan diagnosis pembebanan

Setelah DAC standalone lulus, integrasi tanpa buffer menyelesaikan 24 simulasi, tetapi hanya 18 memenuhi kriteria. Enam kegagalan berada pada beda input 1 mV, termasuk konfigurasi tanpa DAC [S13]. Karena itu, menyalahkan ukuran DAC saja tidak menjelaskan seluruh data.

Tabel 4: Eksperimen pemisahan pengaruh pembebanan [S14].

Konfigurasi	Comparator benar	Output benar	Hold benar
Koneksi asli, 1 mV	6/12	6/12	6/12
Koneksi asli, timestep setengah	6/12	6/12	6/12
Comparator tanpa latch	12/12	12/12	–
Latch dengan isolasi ideal diagnostik	12/12	12/12	12/12
Koneksi asli, 5 mV	12/12	12/12	12/12

Isolasi ideal dipakai untuk menguji penyebab, bukan dipertahankan sebagai solusi fisik. Gabungan hasil tersebut mendukung pengaruh interaksi comparator–latch saat sinyal kecil. Istilah loading, back-action, dan regenerasi menjelaskan kemungkinan mekanisme; data ini belum mengukur kontribusi masing-masing secara terpisah.

Empat ukuran buffer fisik B01–B04 diuji dan semuanya lulus enam kasus screening 1 mV. B01 dipilih karena proksi kanal tambahannya paling kecil, $1.35\,\mu\mathrm{m}^2$ untuk kedua cabang. Setiap buffer memakai inverter $W_n/W_p = 0.5/1\,\mu\mathrm{m}$ diikuti $1/2\,\mu\mathrm{m}$, seluruhnya $L = 0.15\,\mu\mathrm{m}$. B01 kemudian

lulus verifikasi nominal 24/24 [S15]. Pemilihan ini membuktikan kecukupan B01 dalam ruang uji, bukan bahwa buffer yang lebih besar tidak pernah diperlukan pada beban lain.

5.5 Memindahkan desain ke schematic yang dapat diperiksa

Ekspor DAC Xschem lulus 4A 6/6 dan standalone PVT 45/45, dengan maksimum 7.073 ns [S16,S17]. Nilainya dekat dengan 7.084 ns backend, tetapi tetap dilaporkan terpisah. Ekspor integrasi lengkap kemudian lulus 24/24 nominal [S18].

Netlist akhir memperlihatkan bulk MOS terhubung, pin antarmuka konsisten, dua B01 fisik, dan ukuran tetap 8/256. Di deck otomasi, dua buffer dibungkus di dalam subcircuit bernama SR_Latch, sementara inti dua NAND dipertahankan sebagai SR_Latch_CORE. Penempatan hierarki tersebut tidak berarti buffer hilang dan tidak memerlukan penambahan buffer kedua.

6 Hasil akhir dari ekspor Xschem

6.1 Cakupan campaign dan kelulusan

Campaign akhir memuat lima corner TT/SS/FF/SF/FS, tiga suplai 1.62/1.8/1.9 V, dan tiga suhu $-40/27/125\,^{\circ}\mathrm{C}$. Jadi


$$N_{PVT} = 5 \times 3 \times 3 = 45. \tag{29}$$

Pada setiap titik terdapat empat magnitudo beda input 1/5/10/50 mV, tiga pola alternating/repeats/PRBS, serta dua konfigurasi loaded/unloaded:

$$N_{case} = 45 \times 4 \times 3 \times 2 = 1080. \tag{30}$$

Sebanyak 540 kasus menghubungkan DAC dengan beban 1 pF per cabang; 540 lainnya menguji comparator–buffer–latch tanpa DAC. Seluruhnya memakai input common-mode tetap 0.9 V. Ini bukan sweep common-mode. Sumber analog dan referensi ideal berimpedansi rendah; pola PRBS memakai seed tetap, bukan sampel mismatch acak.

Seluruh kasus berstatus eksekusi OK dan lulus fungsi, settling, serta kriteria pendahuluan. Tidak ada unresolved decision, gate unsettled, atau unsettled edge. Jumlah kasus dan keunikan pasangan titik/ID diperiksa ulang dari CSV [S19,S20,S21]. Angka 1080/1080 adalah cakupan deterministik, bukan estimasi yield produksi.



Gambar 5: Maksimum dari 24 kasus pada setiap titik PVT. Baris atas: delay keputusan latch. Baris bawah: settling DAC setelah kontrol stabil, maksimum dari kasus loaded. Semua angka dalam ns.

6.2 Metrik terburuk dan lokasi kasusnya


Tabel 5: Ekstrem campaign akhir. Nilai berasal dari kasus berbeda dan tidak dijumlahkan sebagai satu waveform.

Metrik	Maksimum	Corner / VDD / suhu / ID
Delay latch	5.498 ns	SS / 1.62 / 125 / 0001
Gate mencapai rail 1%	7.853 ns	SS / 1.62 / 125 / 0001
Settling DAC setelah gate	6.400 ns	SF / 1.62 / −40 / 0013
Galat steady-state	1.254 μV	SS / 1.62 / 125 / 0015
Ekskursi di luar referensi	38.775 mV	FS / 1.90 / −40 / 0019
Arus referensi puncak	2.207 mA	FF / 1.90 / 27 / 0001
Proksi pasangan terminal DAC	1.913 V	SF / 1.90 / −40 / 0007
Ekskursi common-mode transien	229.105 mV	SS / 1.62 / −40 / 0001

Settling 6.400 ns menyisakan 3.600 ns terhadap budget 10 ns setelah gate. Batas 1% rail memakai 16.2 mV pada VDD 1.62 V. Kedua jenis toleransi ini tidak boleh tertukar dengan toleransi analog DAC 0.54 mV.

6.3 Review waveform: keputusan paling lambat

Kasus SS/1.62 V/125°C, ID 4E_0001, memakai beda input ±1 mV. Waveform memiliki 62,794 sampel sampai 3.1 μs. Perhitungan ulang memberi delay latch 5.498 ns, gate 7.853 ns, dan tambahan settling DAC 1.200 ns. Total clock-to-DAC maksimum pada waveform tersebut adalah 9.053 ns [S23,S24].




Gambar 6: Kasus SS pada transisi siklus ketiga. Garis hijau menandai kontrol masuk pita rail; garis merah menunjukkan DAC masuk toleransi dan bertahan. Waktu dihitung dari awal ramp clock, bukan crossing 50%.

6.4 Review waveform: settling DAC paling lambat

Kasus SF/1.62 V/−40°C, ID 4E_0013, memakai beda input ±10 mV dan memiliki 62,963 sampel. Pada siklus kedua, gate mencapai rail pada 6.311 ns; DAC memerlukan tambahan 6.400 ns. Maka

$$t_{clock \to DAC} = 6.311 + 6.400 = 12.711\,\text{ns}. \tag{31}$$


Angka ini merupakan maksimum yang diukur pada dua waveform yang ditinjau, bukan maksimum total yang dihitung dari seluruh 1080 waveform. Kelulusan budget setelah gate tetap sah, tetapi mengambil 6.400 ns sebagai total delay integrasi akan meremehkan kebutuhan waktu.



Gambar 7: Kasus SF, siklus kedua. Kurva galat memperlihatkan ekor settling yang tetap ada setelah Q/QB hampir mencapai rail.

6.5 Hold selama reset dan keterbatasan kondisi awal

Review memperluas pemeriksaan reset dari awal tepi turun sampai tepat sebelum evaluasi berikutnya. Kedua waveform menghasilkan 12/12 keputusan benar dan 12/12 interval reset tanpa perubahan bit. Gangguan Q/QB terhadap rail maksimum 6.169 mV pada SS dan 4.489 mV pada SF, keduanya masih dalam pita 1% VDD. Galat DAC maksimum saat reset adalah 115.769 dan 95.281 μV; keduanya di bawah 540 μV.



Gambar 8: Dua belas interval reset ditumpuk per kasus. Comparator kembali tinggi; error rail latch dan gangguan DAC mereda tanpa perubahan keputusan. Sumbu kanan/kiri memiliki skala berbeda.

Siklus pertama sudah memiliki Q=0 dari solusi operating point DC. Dengan demikian, delay nol pada baris awal bukan bukti rangkaian memiliki delay fisik nol atau startup acak yang terjamin. Dua waveform berisi 22 perubahan bit yang benar-benar diuji setelah dua keadaan awal. Tidak ditemukan warning/error atau penghentian dini pada kedua log.

7 Pembahasan: apa yang sesuai dan apa yang belum

7.1 Rekonsiliasi hipotesis dengan bukti

Tabel 6: Ekspektasi, hasil, dan pembaruan pemahaman desain.

Ekspektasi	Hasil pengujian	Penjelasan / keputusan
Empat TG memberi keluaran $\pm\Delta V_{\mathrm{REF}}$ dengan CM tetap pada keadaan stabil.	Polaritas dan steady-state sesuai.	Struktur transfer dipertahankan; transien CM tetap harus dinilai.
2/4 cukup karena RC awal 3.20 ns.	Settling 17.77 ns; DC tengah 4.10 kΩ.	Parameter ilustratif terlalu optimistis; sizing memakai model PDK.
4/8 yang lulus nominal cukup untuk PVT.	Hanya 26/45; terburuk 137.92 ns.	Nominal bukan wakil corner; perlu optimisasi berbasis kasus buruk.
Rangkaian standalone yang lulus dapat langsung digabung.	1 mV gagal pada koneksi comparator–latch.	Antarmuka dinamis perlu diuji; dua B01 memberi solusi fisik yang terverifikasi.
Schematic ukuran tetap mereproduksi solusi netlist.	24/24 nominal dan 1080/1080 PVT lulus.	Baseline ekspor Xschem diterima pada cakupan pengujian.

Kegagalan awal tidak berarti persamaan RC tidak berguna. Persamaan itu memberi hubungan sebab-akibat yang benar: beban lebih besar atau konduksi lebih lemah memperpanjang settling. Yang gagal adalah penggunaan satu nilai resistansi yang belum mewakili transistor dan bias sebenarnya.

7.2 Daya: menyamakan domain sebelum membandingkan

Metrik daya engine mengintegrasikan energi bersih dari VDD dan kedua referensi; pada driver kendali ideal, daya sumber Q/QB juga ikut dihitung. Pada integrasi, daya mencakup comparator, buffer, latch, dan DAC. Ia bukan daya DAC saja.

Sebagai contoh terukur, TT/1.8 V/27°C, 1 mV alternating loaded, memiliki daya sumber rata-rata 7.661 μW. Perkiraan beban referensi ideal sebelumnya hanya 1.44 μW pada aktivitas penuh. Selisih tidak boleh disebut galat teori sebesar lima kali: cakupan sumber berbeda, ada aktivitas gate dan rangkaian keputusan, dan jendela 100–3100 ns memuat urutan bit terbatas. Nilai maksimum seluruh campaign adalah 12.033 μW, juga untuk antarmuka lengkap [S19].

7.3 Nonidealitas yang belum boleh diberi label lulus

Ekskursi keluaran di luar rentang referensi mencapai 38.775 mV pada campaign akhir. Metrik ini tidak menghitung seluruh selisih terhadap target ketika perpindahan yang diinginkan sedang berlangsung. Arus referensi puncak 2.207 mA mencakup pengisian beban, parasitik, dan kemungkinan overlap; ia bukan pengukuran shoot-through murni.

Tabel 7: Biaya transien pada screening standalone 4C, ukuran 8/256 [S12].

Beban per output	Kasus switching	Ekskursi maks. (mV)	Settling maks. (ns)
20 fF	15	221.973	0.444
0.1 pF	15	185.545	0.558
1 pF	15	65.493	1.913

Screening tersebut menggabungkan tiga tepi kendali (0.2, 1, 5 ns) dan lima skew (-2, -0.5, 0, 0.5, 2 ns). Sumber Q/QB ideal dapat mempertahankan overlap yang berbeda dari driver transistor. Karena itu, maksimum 221.973 mV pada beban ringan dan maksimum arus sekitar 8.93 mA di tahap tersebut tidak boleh digabung dengan maksimum campaign akhir sebagai satu kondisi operasi. Hasilnya tetap penting: beban ringan lebih cepat settle, tetapi tidak otomatis mengalami glitch lebih kecil.

Uji release backend ukuran akhir pada 1 pF memberi perubahan 38.65–41.04 mV, atau proksi $C_L\Delta V$ sekitar 38.65–41.04 fC [S12]. Node sengaja dilepas dari referensi sehingga gangguan tersimpan. Hal ini berbeda dari DAC yang tetap tersambung ke referensi setelah switching. Proksi tersebut mencampur injection, feedthrough, dan drift; ia tidak mengekstraksi muatan kanal murni. Status karakterisasi yang lulus ketika batas glitch kosong tidak membuktikan batas charge error sistem telah terpenuhi.

Common-mode steady-state yang tepat juga tidak menghapus ekskursi transien hingga 229.105 mV. Dalam rangkaian berikutnya, dampaknya bergantung pada fase sampling, impedansi, dan respons OTA. Oleh sebab itu, integrasi dengan beban SC sebenarnya harus memeriksa kapan transien tersebut terlihat oleh kapasitor yang sensitif.

7.4 Model validity bukan signoff reliabilitas

Dokumentasi SKY130 memberi rentang bias model untuk perangkat 1.8 V, termasuk rentang magnitudo V_{GS} dan V_{DS} sampai 1.95 V [2]. Rentang itu tidak otomatis menjadi batas lifetime yang dapat diterapkan pada setiap pasangan terminal. Proksi maksimum 1.913 V hanya mencakup pasangan terminal MOS DAC. Bias bertanda terhadap bulk dan transistor internal comparator/buffer/latch belum tercakup dalam keputusan stress lengkap.

Tiga batas konfigurasi akhir masih `null`: glitch maksimum, arus referensi puncak maksimum, dan batas tegangan terminal. Karena tidak ditetapkan, hasil `preliminary_pass=True` tidak boleh ditulis sebagai lolos semua spesifikasi. Demikian pula, toleransi settling 0.1% setara rasio amplitudo 10^{-3}, bukan bukti dynamic range sistem (target awal 99 dB, direvisi menjadi sekitar 75 dB pada OSR 80). Alokasi error dan noise sistem belum diturunkan dari target tersebut.

8 Kesimpulan dan baseline yang dipertahankan

Block 4 telah mencapai baseline pra-layout yang dapat ditelusuri dari teori, perhitungan, kegagalan, diagnosis, sampai ekspor schematic. Empat TG tetap mengimplementasikan transfer yang diinginkan. Perubahan utama adalah pembesaran perangkat menjadi 8/256 dan penambahan dua B01 pada antarmuka comparator–latch.

Kekuatan hasil ini terletak pada urutan pembuktiannya: parameter ilustratif diuji dan ditolak ketika tidak sesuai; kelulusan nominal tidak digunakan untuk menutupi kegagalan PVT; sumber ideal hanya dipakai untuk diagnosis; dan solusi akhirnya diverifikasi kembali dengan transistor serta ekspor Xschem. Seluruh 1080 kasus memenuhi kriteria campaign yang ditetapkan.

Ukuran ini tidak disebut optimum global dan belum diterjemahkan menjadi layout yang lolos DRC/LVS/PEX. Pekerjaan berikutnya memakai baseline yang sama untuk menilai interaksi dengan jaringan sakelar dan kapasitor Block 5. Pemeriksaan yang baru harus menjawab perubahan beban atau asumsi antarmuka, bukan mengulang seluruh sweep tanpa alasan.

Pernyataan hasil yang dapat digunakan dalam portofolio. DAC umpan balik diferensial satu bit SKY130 telah didesain dan diverifikasi pada tingkat transistor, termasuk diagnosis kegagalan nominal/PVT, perbaikan antarmuka comparator–latch, serta pengujian ulang ekspor Xschem pada 45 titik PVT dan 1080 kasus deterministik. Klaim ini terbatas pada fungsi dan timing pra-layout sesuai kriteria yang didokumentasikan.

A Reproduksibilitas dan konfigurasi akhir

Model yang tercatat dalam deck memakai instalasi SKY130A melalui Ciel dengan identitas revisi

```
7b70722e33c03fcb5dabcf4d479fb0822d9251c9
```

Identitas itu mengacu pada instalasi yang diuji, bukan klaim bahwa seluruh versi dokumentasi daring persis sama. Model PDK tidak didistribusikan ulang dalam paket laporan.

Perintah campaign akhir pada direktori otomasi pengguna:

```
python3 stage_4E_buffer_pvt.py \
  --config 4E_Xschem_Verification/config_nominal.json \
  --dac-netlist 4E_Xschem_Verification/dac_xschem.inc \
  --block3-netlist 4E_Xschem_Verification/block3_xschem_b01.inc \
  --all-inputs \
  --pdk /foss/pdks/sky130A/libs.tech/combined/sky130.lib.spice \
  --workers 2 --out results/4E_xschem_pvt_full
```

Paket ini menyertakan snapshot engine dan runner untuk menjelaskan metode, bukan PDK atau lingkungan simulasi lengkap. File netlist/config ada dalam `sources/`; data hasil ada dalam `data/`. Nama asli dan SHA-256 dicatat di `data/source_manifest.json`. ZIP dua waveform mentah, catatan sebelum simulasi, tabel per siklus, dan hasil review juga disertakan sebagai bukti yang dapat diperiksa ulang.

Untuk mengompilasi laporan gunakan XeLaTeX dua kali, misalnya `xelatex main_id.tex`, atau unggah paket ke Overleaf dan pilih compiler XeLaTeX. Versi Inggris menggunakan `main_en.tex`. Kedua dokumen memakai bukti numerik yang sama.

B Daftar bukti eksperimen

Bukti	Isi dan perannya
S00	Catatan desain sebelum simulasi
S01–S02	Baseline 2/4: logika, resistansi, dan settling
S03–S05	Pencarian nominal dan verifikasi ukuran 4/8
S06–S09	Kegagalan PVT, refinement, dan diagnosis konduksi
S10–S12	Ukuran 8/256: PVT, resistansi, skew, release
S13–S14	Integrasi tanpa buffer dan eksperimen isolasi
S15	Screening B01–B04 dan verifikasi B01 nominal
S16–S17	Logika dan PVT standalone dari ekspor DAC Xschem
S18	Integrasi nominal dari ekspor Xschem, 24 kasus
S19	Seluruh 1080 baris hasil PVT integrasi akhir
S20–S21	Agregasi 45 titik dan ringkasan campaign akhir
S22	Ekspor netlist integrasi milik pengguna
S23	Dua kasus terburuk: waveform, deck, konfigurasi, log
S24	Review waveform independen dan tabel per siklus

C Ringkasan 45 titik PVT akhir

Nilai berikut merupakan maksimum per titik, bukan satu transisi yang memuat semua maksimum secara bersamaan. Setiap titik memuat 24 kasus dan semuanya lulus kriteria campaign.

Corner	VDD (V)	Suhu (°C)	Keputusan (ns)	DAC (ns)
TT	1.62	-40	4.924	2.000
TT	1.62	27	4.911	1.600
TT	1.62	125	5.041	0.500
TT	1.80	-40	4.122	0.850
TT	1.80	27	4.236	0.750
TT	1.80	125	4.435	0.000
TT	1.90	-40	3.834	0.600
TT	1.90	27	3.938	0.450
TT	1.90	125	4.176	0.000
SS	1.62	-40	5.497	4.000
SS	1.62	27	5.428	2.200
SS	1.62	125	5.498	1.250
SS	1.80	-40	4.585	1.400
SS	1.80	27	4.606	1.150
SS	1.80	125	4.822	0.300
SS	1.90	-40	4.269	0.950
SS	1.90	27	4.332	0.800
SS	1.90	125	4.556	0.000
FF	1.62	-40	4.450	1.200
FF	1.62	27	4.430	0.900
FF	1.62	125	4.696	0.100
FF	1.80	-40	3.770	0.400
FF	1.80	27	3.889	0.250
FF	1.80	125	4.162	0.000
FF	1.90	-40	3.551	0.200
FF	1.90	27	3.678	0.050
FF	1.90	125	3.992	0.000
SF	1.62	-40	4.945	6.400
SF	1.62	27	4.874	1.450
SF	1.62	125	4.908	0.700
SF	1.80	-40	4.074	0.850
SF	1.80	27	4.142	0.800
SF	1.80	125	4.276	0.150
SF	1.90	-40	3.764	0.600
SF	1.90	27	3.858	0.550
SF	1.90	125	4.060	0.000
FS	1.62	-40	4.943	2.100
FS	1.62	27	4.999	1.850
FS	1.62	125	5.227	0.150
FS	1.80	-40	4.218	0.950
FS	1.80	27	4.342	0.700
FS	1.80	125	4.624	0.000
FS	1.90	-40	3.946	0.600
FS	1.90	27	4.058	0.350
FS	1.90	125	4.388	0.000

Daftar pustaka

[1] B. E. Boser and B. A. Wooley, "The Design of Sigma-Delta Modulation Analog-to-Digital Converters," *IEEE Journal of Solid-State Circuits*, vol. 23, no. 6, pp. 1298–1308, 1988. DOI: 10.1109/4.90025.

[2] SkyWater PDK documentation, "Device Details: 1.8 V NMOS FET and 1.8 V PMOS FET." https://skywater-pdk.readthedocs.io/en/main/rules/device-details.html. Accessed 15 October 2026. Online documentation is contextual; the tested model revision is identified in Appendix A.

[3] Analog Devices, "Selecting the Right CMOS Analog Switch." https://www.analog.com/en/resources/design-notes/selecting-the-right-cmos-analog-switch.html. Accessed 15 October 2026.

[4] M. McCarthy and A. Collins, "Ask The Applications Engineer—26: Switches and Multiplexers," *Analog Dialogue*, Analog Devices. https://www.analog.com/en/resources/analog-dialogue/articles/ask-the-applications-engineer-26.html. Accessed 15 October 2026.

[5] Ngspice project, *Ngspice User's Manual* and control-language documentation. https://ngspice.sourceforge.io/docs.html; https://ngspice.sourceforge.io/ngspice-control-language-tutorial.html. Accessed 15 October 2026. Experiment logs identify simulator version 46.