Laporan Teknis Blok 5
Jaringan Sakelar

Transmission Gate Sampling pada Modulator Delta-Sigma Switched-Capacitor 1,8-V

Karakterisasi tingkat transistor SKY130 dengan Xschem dan ngspice

Status penutupan. Blok 5 ditutup oleh pemilik proyek pada 2 November 2026 untuk lingkup *nominal, pra-layout, simulasi* (TT, 1.8 V, 27 °C). Seluruh hasil berstatus *terukur, belum final*: belum ada bukti PVT, mismatch, noise, atau pasca-layout, dan tidak ada batas penerimaan yang ditetapkan untuk hold error.

Revisi 1 — 2 November 2026

Daftar Isi

1 Ringkasan Eksekutif **2**

2 Peran Blok dan Kondisi Uji **2**

3 Hold Error (E1–E6) **3**

3.1 Baseline . . . 3

3.2 Sensitivitas . . . 3

4 Jendela Aperture (E7) **4**

5 Pedestal terhadap Level Sinyal (E8) **5**

6 Pemeriksaan Model Kapasitor MIM **5**

7 Verifikasi Closed-Loop Modulator **5**

7.1 Konfigurasi . . . 5

7.2 Hasil . . . 6

7.3 Batas hasil ini . . . 7

8 Keputusan Spesifikasi **7**

9 Keputusan, Batas yang Diketahui, dan Penutupan **8**

A Catatan Reproducibility **8**

1 Ringkasan Eksekutif

Blok 5 adalah jaringan sampling pada modulator delta-sigma switched-capacitor orde dua: transmission gate CMOS low-threshold (LVT) yang mengambil sampel sinyal dan referensi umpan balik ke kapasitor. Laporan ini mengkarakterisasi gate sebagai track-and-hold (eksperimen E1–E8), memverifikasi model kapasitor MIM yang dipakai di netlist, dan mencatat verifikasi closed-loop tingkat transistor untuk seluruh modulator yang menutup blok ini.

- **Hold error.** Pembukaan sakelar meninggalkan pedestal yang bergantung pada sinyal sebesar +3.302 mV (sinyal 1.1 V) dan −1.834 mV (sinyal 0.7 V) pada kapasitor hold 1 pF, saling menciminkan antara kedua sisi. Langkah input selama fase hold tidak menghasilkan feedthrough atau kebocoran yang terukur (di bawah 0.05 mV).
- **Skala.** Menggandakan kapasitor hold mengalikan pedestal dengan 0,52 (P) dan 0,50 (N); tepi gate 5 ns memberi 0,76 dan 1,02.
- **Aperture.** Sakelar berpindah dari mengikuti langkah input ke mengabaikannya dalam sekitar 3 ns (dari 3 ns sebelum gate turun sampai awal penurunan); langkah yang tiba $\geq$ 1 ns setelah penurunan dimulai diabaikan.
- **Linearitas.** Pada 0.2 V to 1.6 V pedestal bervariasi dari −3.19 mV sampai +9.28 mV. Secara diferensial ini berupa gain error +0,964% dan simpangan puncak dari garis lurus 1.36 mV (0,0485% dari rentang 2.8 V).
- **Closed loop.** Modulator tingkat transistor mencapai SNDR 75,37 dB pada OSR 80 (FFT 4096 titik, −6 dBFS, simulasi transien tanpa noise), dibanding 77,16 dB untuk model perilaku, dengan noise shaping orde dua.
- **Spesifikasi.** Modulator orde dua 1-bit tidak dapat mencapai target awal 99-dB pada OSR 80. Pemilik proyek merevisi target menjadi ≈75 dB pada OSR 80 (bandwidth 25 kHz).

Konvensi status di seluruh laporan: **terukur, belum final** (hasil simulasi pada titik nominal, bukan kualifikasi) dan **tersimulasi, belum lulus final** (run fungsional yang berperilaku sesuai harapan tanpa batas penerimaan numerik). Kata “lulus” tidak pernah dipakai untuk kualifikasi.

2 Peran Blok dan Kondisi Uji


Blok memakai perangkat low-threshold SKY130: PMOS $W/L = 8/0.35$ µm dan NMOS $W/L = 4/0.15$ µm pada setiap transmission gate. Testbench track-and-hold mandiri (`Block5_SH_LVT`) menempatkan kapasitor hold 1 pF di tiap sisi, resistansi sumber 100 Ω, dan common mode 0.9 V. Clock sampling `PHI_SH` berperiode 250 ns (4 MHz); tinggi dari 31 sampai 141 ns (track) dan turun antara 141 dan 142 ns. Sinyal diferensial ±0.2 V di sekitar common mode kecuali dinyatakan lain. Semua run memakai ngspice-46, corner TT SKY130A, 1.8 V dan 27 °C, dengan testbench yang dibuat di Xschem 3.4.8RC.

Setiap eksperimen mengubah satu variabel terhadap baseline E1, kecuali E6 yang mengubah tipe perangkat dan, bersamanya, panjang PMOS. Pedestal didefinisikan sebagai $v_{hold}(t_{off} + 13\,\text{ns}) - v_{hold}(t_{off} - 2\,\text{ns})$ untuk E1–E6 dan $v_{hold}(t_0 + 155) - v_{hold}(t_0 + 139)$ untuk E8.

3 Hold Error (E1–E6)

3.1 Baseline

Pada E1 input berubah 18 ns setelah sakelar terbuka di kedua siklus. Gambar 1 menunjukkan tegangan hold dan transien saat sakelar dibuka.



Gambar 1: Baseline E1. Kiri: tegangan hold selama dua siklus clock. Kanan: transien pembukaan sakelar pada siklus pertama, terhadap level yang di-track.

3.2 Sensitivitas

Tabel 1: Pedestal siklus 1 (P: 1.1 V, N: 0.7 V) dan rasio terhadap E1.


Eksp.	Perubahan	P (mV)	N (mV)	P/E1	N/E1
E1	baseline (input berubah 18 ns setelah sakelar dibuka)	+3.302	−1.833	1,00	1,00
E2	input dibekukan selama hold	+3.302	−1.833	1,00	1,00
E3	langkah input 98 ns setelah sakelar dibuka	+3.302	−1.833	1,00	1,00
E4	kapasitor hold 2 pF	+1.713	−0.914	0,52	0,50
E5	tepi gate 5 ns	+2.522	−1.872	0,76	1,02
E6	gate standard-V_t (PMOS $L = 0.15\,\mu$m)	+0.512	−1.441	0,16	0,79

Pengamatan. (i) E2 dan E3 tidak dapat dibedakan dari E1: pedestal terbentuk saat sakelar dibuka dan sumber input tidak terkopel ke node hold sesudahnya; respons langsung dan respons drift terhadap langkah input di bawah 0.05 mV pada E1 dan E3. (ii) Menggandakan kapasitor hold membagi dua pedestal, sesuai mekanisme injeksi muatan ($\Delta V \propto 1/C_H$). (iii) Pedestal kedua sisi saling mencerminkan: level yang sama menghasilkan pedestal yang sama pada P dan N. (iv) E6 berbeda dalam dua hal sekaligus (threshold perangkat dan panjang PMOS), sehingga merupakan perbandingan dua desain, bukan hasil satu variabel.

Smoke test sebelumnya. Smoke test dinamis yang dicatat sebelum eksperimen ini menunjukkan perubahan hold yang tampak sebesar +24.95 mV (P) dan −14.21 mV (N) pada 450 ns. Baseline E1 hasil rekonstruksi tidak mereproduksinya (stimulusnya rekonstruksi; yang asli tidak tersedia). Eksperimen aperture di bawah memberi penjelasan yang konsisten, tetapi belum terbukti.

4 Jendela Aperture (E7)

Pada E7 langkah input digeser, siklus demi siklus, dari $\delta = -20$ sampai $+12$ ns terhadap awal penurunan gate.




Gambar 2: Bagian langkah input yang tertangkap pada kapasitor hold terhadap waktu langkah. Pita berarsir menandai transisi.

Tabel 2: Bagian langkah input yang tertangkap (nilai hold 30 ns setelah penurunan, relatif terhadap level sebelumnya).

δ (ns)	Sisi P	Sisi N
≤ -5	100,4 – 100,8%	99,8 – 100,8%
-3	94,7%	99,6%
-1	55,9%	55,1%
0	1,1%	0,4%
$\geq +1$	hanya pedestal	hanya pedestal

Langkah yang tiba 3 ns atau lebih sebelum gate turun di-track sepenuhnya; langkah yang tiba pada atau setelah awal penurunan hampir seluruhnya ditolak; transisi memakan sekitar 3 ns. Pada smoke test sebelumnya, perubahan yang tampak pada 450 ns setara bagian tertangkap 6,2% (P) dan 3,6% (N), yang berada di dalam transisi ini. Ini konsisten dengan input yang melangkah di dalam aperture, tetapi merupakan hipotesis karena waktu stimulus aslinya tidak diketahui. *Konsekuensi desain:* pada modulator, input yang di-sampel harus stabil sekitar 3 ns sebelum sakelar sampling terbuka; generator clock non-overlap (Blok 6) harus menjamin margin ini.

5 Pedestal terhadap Level Sinyal (E8)



Gambar 3: E8. Kiri: pedestal satu sisi terhadap level sinyal. Kanan: hold error diferensial terhadap input diferensial.

Tabel 3: Pedestal satu sisi terhadap level. Sisi P dan N sama sampai 0.002 mV pada level yang sama.

Level (V)	0,2	0,4	0,6	0,8	0,9	1,0	1,2	1,4	1,6
Pedestal (mV)	−3.19	−3.02	−2.51	−0.72	+0.59	+1.94	+4.63	+7.09	+9.28

Pedestal hampir datar pada level rendah (sekitar 1 mV/V antara 0,2 dan 0.4 V) dan curam dari 0.8 V ke atas (sekitar 11 mV/V to 13 mV/V), ciri pembatalan muatan NMOS/PMOS yang bergeser mengikuti level sinyal. Secara diferensial, error mengikuti $0{,}000 + 9{,}640\,\text{mV/V} \cdot D_{in}$: gain error +0,964% dan residu puncak 1.36 mV terhadap garis lurus (0,0485% dari rentang 2.8 V, −66,3 dB). Fit kubik $aD + bD^3$ pada empat titik positif memberi $b = -1{,}68\,\text{mV/V}^3$ (kompresif; residu fit ≤ 0.34 mV) dan perkiraan kasar harmonik ketiga −88 dB, −76 dB, dan −68 dB untuk amplitudo diferensial 0.3 V, 0.6 V, dan 1.0 V. Perkiraan ini berasal dari empat titik dan bukan simulasi gelombang sinus.

6 Pemeriksaan Model Kapasitor MIM

Uji AC khusus membandingkan simbol MIM Xschem dengan kapasitor ideal 1 pF (metode memulihkan 1000.00 fF). Simbol menuliskan `MF=N` dan `m=N`; model mengabaikan `MF`, dan hanya `m` yang mengalikan. Satu kapasitor unit bernilai 2.645 fF: simbol dengan `MF=100` terukur 264.50 fF dan dengan `MF=1000` 2645.0 fF. Varian mentah menegaskan bahwa `MF=100` dengan `m=1` hanya memberi satu unit. Tidak terjadi multiplicity ganda.

7 Verifikasi Closed-Loop Modulator

7.1 Konfigurasi

Netlist memuat kedua tingkat integrator, komparator StrongARM, dua buffer B01, SR latch, DAC 1-bit ($V_{REFP} = 1.2$ V, $V_{REFN} = 0.6$ V, level tengah 0.9 V), dan cabang sampling umpan balik, pada

$f_s = 4\,\text{MHz}$. Dua temuan dari smoke run awal penting bagi siapa pun yang mereproduksinya: tingkat-tingkat tersebut non-inverting, dan cabang DAC pada *kedua* tingkat harus memakai sambungan tertukar; sambungan lurus pada tingkat 2 merupakan umpan balik positif dan mendorong integrator kedua ke rail.

7.2 Hasil


Uji DC. Untuk input diferensial 100 mV, rata-rata level DAC adalah +0.1002 V terhadap harapan 0.1 V, tanpa simpangan ke rail.

Uji sinus. Input: 300 mV puncak diferensial (−6 dBFS untuk rentang referensi 0.6 V), bin koheren 13 dari rekaman 4096 titik ($f_{in} = 12.70\,\text{kHz}$), reset 5 µs, 16 siklus warm-up, jendela Hann, bin sinyal 13 ± 3, bin dalam pita 3–25.

Tabel 4: Uji sinus closed-loop, OSR 80.

	Tingkat transistor	Model perilaku
SNDR	75.37 dB	77.16 dB
ENOB	12,23	–
SNDR model pada 16 fase input	–	75,3 sampai 78,8 dB
Rata-rata 4096 bit yang dianalisis	0,0000	–
Common mode keluaran, tingkat 1 / tingkat 2	0,859–0,916 / 0,860–0,926 V	–

SNDR tingkat transistor berada di dalam sebaran model sehingga keduanya tidak dapat dibedakan pada panjang rekaman ini. Hasil tidak sensitif terhadap pengaturan analisis (74,6 sampai 75.7 dB untuk setengah-lebar bin sinyal 2 sampai 4 dan 1 sampai 5 bin rendah yang dilewati).



Gambar 4: Spektrum aliran keluaran 4096 bit dari modulator tingkat transistor dan model perilaku.

Tabel 5: Daya noise per pita frekuensi (dB relatif terhadap daya sinyal tiap run; bin sinyal dikeluarkan).

Bin	Tingkat transistor	Model
26–52	−61.5	−59.8
52–104	−46.0	−45.5
104–208	−30.3	−30.8
208–416	−13.6	−13.2
416–832	+0.3	+1.0

Daya noise naik 15,5, 15,7, dan 16,7 dB untuk setiap penggandaan pita, sejalan dengan shaping orde dua (sekitar 15 dB per oktaf) dan berselisih tidak lebih dari 2 dB terhadap model di setiap pita. Harmonik: HD2 −77,8 dBc (model −76,9), HD3 −72,0 dBc (−68,3), HD4 −65,7 (−67,3), HD5 −61,6 (−63,8); seluruhnya berada di luar pita 25 kHz pada frekuensi input ini (HD2 tepat di luar tepinya, pada bin 26), sehingga tidak menurunkan angka SNDR dalam pita. Bin non-sinyal terkuat di dalam pita adalah −79,8 dBc, di tepi pita.

7.3 Batas hasil ini

- Simulasi transien *tidak memuat sumber noise*, demikian pula modelnya; SNDR dibatasi kuantisasi dan non-idealitas deterministik. Noise kT/C, termal OTA, dan komparator tidak termasuk.
- Satu amplitudo, satu frekuensi input, TT, 27 °C; tanpa sweep amplitudo, tanpa PVT.
- Block5_SH dikarakterisasi mandiri. Modulator memakai sel gate yang sama di dalam inti tingkatnya, sehingga E1–E8 menggambarkan gate tetapi tidak dijalankan di dalam loop.
- OTA pada netlist modulator adalah varian `OTA_CMFB` yang sizing-nya berbeda dari OTA yang dikarakterisasi pada laporan Blok 1; lihat adendum Revisi 2 pada laporan tersebut. Hasil loop karenanya bukan verifikasi OTA Blok 1.

8 Keputusan Spesifikasi

Model perilaku (tanpa noise, orde dua, 1 bit, median atas 8 fase input, sinyal dalam pita sekitar setengah tepi pita) memberi:

Tabel 6: SNDR model terhadap oversampling ratio pada $f_s = 4$ MHz.

OSR	Bandwidth	SNDR pada −6 dBFS	SNDR pada −3 dBFS
80	25.0 kHz	77,0 dB	74,3 dB
128	15.6 kHz	84,7 dB	82,1 dB
160	12.5 kHz	90,1 dB	90,5 dB
256	7.8 kHz	95,5 dB	96,3 dB

Target awal 99-dB karenanya tidak tercapai pada OSR ≤ 256 dengan arsitektur ini. Pada 2 November 2026 pemilik proyek menetapkan spesifikasi **≈75 dB SNDR pada OSR 80, bandwidth** 25 kHz (sekitar 12 bit), yang sesuai dengan hasil terukur 75.4 dB. OSR lebih tinggi, loop orde lebih tinggi, atau kuantizer multi-bit tetap menjadi opsi untuk revisi mendatang; noise termal (kT/C) belum dievaluasi dan dapat membatasi opsi dengan OSR lebih tinggi.

9 Keputusan, Batas yang Diketahui, dan Penutupan

Tabel 7: Keputusan pemilik proyek.

Tanggal	Pokok	Keputusan
2 Nov 2026	Hold error	Pedestal diterima sebagai terukur, belum final; tanpa batas numerik.
2 Nov 2026	Pemeriksaan kompensasi OTA	Ditutup dengan celah pada OTA loop dicatat sebagai batas yang diketahui.
2 Nov 2026	Spesifikasi	≈75 dB pada OSR 80, 25 kHz.
2 Nov 2026	Penutupan blok	Disetujui untuk lingkup nominal, pra-layout, simulasi.

Batas yang diketahui (belum diverifikasi).

- Tanpa transient noise; tanpa sweep amplitudo; tanpa bukti PVT, mismatch, atau pasca-layout.
- Hasil track-and-hold mandiri (E1–E8) tidak diulang di dalam loop.
- Waktu asli anomali 450 ns tidak tersedia; penjelasan aperture adalah hipotesis.
- OTA pada netlist modulator berbeda dari OTA Blok 1; karakterisasi AC-nya dengan umpan balik common-mode switched-capacitor tertutup, pada bias loop-nya, masih terbuka. Adendum Blok 1 menunjukkan bahwa kapasitansi kompensasi saja (MF 80 ke 100) mengubah UGF sebesar -14% dan phase margin sebesar $+5{,}2^\circ$ pada OTA Blok 1.
- Offset DC hanya diverifikasi lewat uji 100 mV (error 0.2 mV); tidak ada uji input nol.
- Sizing transistor integrator, komparator, dan umpan balik common-mode tidak diubah.

Blok berikutnya (generator clock non-overlap, Blok 6) dimulai hanya di atas blok yang telah ditutup ini; persyaratan pertamanya adalah margin kestabilan input 3 ns pada Bagian 4.

A Catatan Reproducibility

Testbench: `tb_5F_E1_baseline` sampai `E8_level_sweep` (dibangkitkan dari template repositori oleh `tools/make_tb.py`; konektivitas diperiksa oleh `tools/check_sch.py`) dan `tb_MIM_C_AC`. Analisis: `tools/run_tahap2_3.py` (subperintah `netlist`, `sim`, `analyze-hold`, `analyze-mim`, `analyze-aperture`, `analyze-level`, `selftest`). Closed loop: `run_closed_loop.py` dengan

```
-run -name sine300_n4096 -cycles 4112 -reset-us 5 -amp-mv 300 -bin 13 -osr 80 -model
```

yang menghasilkan `metrics.json`, `manifest.json`, `bitstream.txt`, `ngspice.log`, dan `waveform.dat`. Jumlah siklus dipilih agar rekaman yang dianalisis berupa pangkat dua ($4112 - 16 = 4096$). Semua gambar pada laporan ini digambar dari berkas data tersebut. Angka yang ditandai sebagai perkiraan (perkiraan harmonik ketiga pada Bagian 5) adalah besaran turunan, bukan keluaran simulasi.