BLOCK 6

Generator Clock Non-Overlapping

Dari baseline bias tetap menuju bias generator yang mengikuti PVT, dengan Monte Carlo mismatch

Alphonsus Aditya Putera Wahyudi

Biomedical Engineering / Universitas Gadjah Mada

Technology	SKY130A, 1.8 V MOS devices, ngspice 46
Clock	4 MHz, $T = 250$ ns
Circuit	80 MOS NONOV + 3 MOS and 1 resistor bias generator
Evidence	45 PVT conditions; 3 x 100 Monte Carlo seeds; 12 start-up runs
Revision	1.0 / 9 November 2026

Status hasil. Blok memenuhi kriteria penyaringan pada seluruh 45 kondisi PVT dan pada closed loop nominal. Dengan mismatch lokal, 70 dari 100 sampel memenuhi kriteria lebar fase pada corner terburuk. Ini hasil simulasi pra-layout, bukan sign-off, bukan hasil post-layout, dan kriterianya adalah batas penyaringan yang saya tetapkan sendiri.

Daftar isi

Ringkasan untuk pembaca **ii**

1 Tujuan dan cakupan **1**
1.1 Peran Block 6 dalam modulator . . . 1
1.2 Pertanyaan yang dijawab laporan ini . . . 1
1.3 Yang tidak diklaim laporan ini . . . 1

2 Rangkaian dan teori **2**
2.1 Prinsip non-overlap . . . 2
2.2 Delay cell dan sensitivitas bias . . . 3
2.3 Mengapa bias tetap gagal terhadap PVT . . . 4
2.4 Bias generator . . . 4

3 Metode verifikasi **5**
3.1 Kriteria penyaringan . . . 5
3.2 Campaign . . . 5

4 Hasil **5**
4.1 Karakterisasi nominal . . . 5
4.2 PVT: bias tetap dibanding generator . . . 6
4.3 Sebaran resistor . . . 7
4.4 Monte Carlo dengan mismatch lokal . . . 7
4.5 Start-up . . . 9
4.6 Clock comparator dari ϕ_{2b} . . . 9
4.7 Closed loop . . . 9

5 Batas yang diketahui dan butir terbuka **9**

6 Keputusan dan iterasi berikutnya **10**

A Reproduksi **10**

B Indeks bukti **11**

C Sel level gerbang **11**

Ringkasan untuk pembaca

Block 6 mengubah satu clock 4 MHz menjadi dua fase non-overlapping ϕ_1 dan ϕ_2 (beserta komplemennya) yang menggerakkan switch modulator. Topologinya mengikuti Spilka dkk. [1]: XOR, delay cell current-starved, AND2, XOR, tanpa loop umpan balik. Netlist berisi 80 MOS. Delay cell menentukan *gap* antar fase, dan gap itu ditentukan oleh arus bias mereka.

Versi pertama memakai tegangan bias tetap yang ideal ($V_{BN} = 0.70$ V, $V_{BP} = 0.71$ V). Pada titik nominal hasilnya gap 14.3 ns dan lebar fase 110.6 ns tanpa overlap. Pada 45 kondisi PVT (lima corner, $-40/27/125\,^{\circ}$C, 1.62/1.8/1.98 V), hanya **17** kondisi yang lolos kriteria penyaringan. Sepuluh kondisi tidak menghasilkan fase sama sekali, dan gap berkisar dari 1.94 ns sampai 91.76 ns.

Bias generator yang mengikuti PVT memperbaikinya. Rangkaian ini memakai satu resistor, satu dioda NMOS, satu mirror NMOS, dan satu dioda replika PMOS, dan menetapkan arus delay cell sebagai $I = (V_{DD} - V_{BN})/R$. Dengan generator ini, **45 dari 45** kondisi lolos, gap berada di antara 9.99 ns dan 20.58 ns, dan lebar fase terkecil 104.3 ns. Start-up dari ramp supply settle dalam dua sampai empat pulsa pada 12 dari 12 run, dan clock comparator yang diambil dari ϕ_{2b} naik di dalam gap pada 45 dari 45 kondisi. Pada closed loop titik nominal, generator memberi SNDR 73.62 dB pada OSR 80, masih dalam sebaran satu run konfigurasi lain.

Mismatch mengubah gambarannya. Monte Carlo mismatch lokal 100 seed per titik memberi 99/100 sampel lolos pada TT, 100/100 pada corner gap terkecil, dan **70/100** pada corner lebar terkecil (FS, $-40\,^{\circ}$C, 1.62 V). Seluruh 30 kegagalan di titik itu punya lebar fase di bawah batas penyaringan 100 ns, dengan kasus terburuk 67.1 ns. Batas ini tidak diturunkan dari anggaran settling Block 5, sehingga hasilnya adalah batas yang diketahui, bukan kegagalan sistem yang terbukti.

Keputusan. Tutup Block 6 dengan batas yang diketahui pada Bagian 5. Iterasi berikutnya, bila waktu ada, adalah memusatkan ulang resistor, memperbesar transistor mirror generator, dan menurunkan kebutuhan lebar fase dari settling Block 5. Setiap perubahan R membatalkan semua hasil dalam laporan ini.

1 Tujuan dan cakupan

1.1 Peran Block 6 dalam modulator

Modulator adalah loop delta-sigma switched-capacitor orde dua dengan supply 1.8 V, laju sampling 4 MHz, dan OSR 80. Periode clock $T = 250\,\text{ns}$, sehingga tiap fase paling lama $T/2 = 125\,\text{ns}$. Block 5 (jaringan switch) memakai ϕ_1 dan ϕ_2 untuk sampling dan transfer muatan; comparator StrongARM dari Block 3 membutuhkan clock yang tiba saat kedua fase tidak aktif. Integrator switched-capacitor memakai kedua fase clock, sehingga fase yang lebih pendek membatasi waktu yang tersedia untuk tiap setengah siklus [1]; gap non-overlap mencegah muatan bocor antara dua konfigurasi.

1.2 Pertanyaan yang dijawab laporan ini


- Apakah generator menghasilkan fase yang bersih dan non-overlapping pada titik nominal?
- Apakah ia tetap bekerja terhadap proses, tegangan, dan suhu, dan mengapa bias tetap tidak?
- Apakah bias generator yang mengikuti PVT memperbaiki kondisi corner, dan dengan biaya sebaran berapa?
- Seberapa besar mismatch lokal mengubah gap dan lebar?
- Apakah blok start dari ramp supply, dan apakah clock comparator turunan jatuh di dalam gap?
- Apakah closed loop masih bekerja dengan fase-fase ini?

1.3 Yang tidak diklaim laporan ini

Semua hasil berasal dari simulasi ngspice pra-layout. Label status adalah `MEASURED_NOT_FINAL` dan `SIMULATED_NOT_FINAL_PASS`. Kriteria penerimaan pada Tabel 2 adalah batas penyaringan yang saya pilih; batas itu tidak diturunkan dari anggaran settling switch atau timing comparator. Satu nilai SNDR closed loop memiliki sebaran sekitar ± 1 dB pada OSR 80, sehingga perbedaan sebesar itu tidak diklaim sebagai penurunan atau perbaikan.


2 Rangkaian dan teori

2.1 Prinsip non-overlap



Gambar 1: Ekspor Xschem dari `B6_NONOV.sch`. Tahap XOR pertama membuat CLKB (clock terbalik) dan CLKS (clock tersangga), delay cell `B6_DELAY_CS` membuat DCLKB dan DCLKS, sel AND2 membuat ϕ_1S dan ϕ_2S, dan tahap XOR terakhir menghasilkan fase dan komplemennya. Teks judul adalah bagian dari file skematik.

Pada netlist, tahap XOR pertama membuat CLKB (clock terbalik) dan CLKS (clock tersangga). Tiap delay cell adalah inverter, sehingga DCLKB dan DCLKS adalah salinan terbalik yang tertunda. Dua gerbang AND2 kemudian membentuk $\phi_1\mathrm{S} = \mathrm{CLKB} \cdot \mathrm{DCLKS}$ dan $\phi_2\mathrm{S} = \mathrm{CLKS} \cdot \mathrm{DCLKB}$. Karena salinan tertunda tertinggal dari clock, tiap pulsa naik satu waktu tunda setelah tepi clock yang bersangkutan dan turun bersama clock. Tahap XOR terakhir menghasilkan fase dan komplemennya.



Gambar 2: Timing ideal (tidak berskala; gap dibesarkan). Tiap fase naik satu gap setelah tepi clock-nya dan turun bersamanya.


Pendekatan orde pertama:

$$t_{gap} \approx t_d, \qquad t_{width} \approx \frac{T}{2} - t_d, \qquad t_{gap} + t_{width} \approx \frac{T}{2} = 125\,\text{ns}. \tag{1}$$

Jumlah pada (1) berlaku pada data: pada setiap run PVT deterministik, gap ditambah lebar berada di antara 124.7 ns dan 125.0 ns. Akibatnya ada trade-off langsung. Gap yang lebih besar melindungi dari overlap tetapi mengambil lebar dari tiap fase, dan batas penyaringan pada Tabel 2 mengapit gap dari kedua sisi.

2.2 Delay cell dan sensitivitas bias

Tiap delay cell adalah inverter current-starved: satu transistor NMOS pembatas arus ($L = 1\,\mu$m, $W = 0.5\,\mu$m, gate V_{BN}) dan satu PMOS ($L = 1\,\mu$m, $W = 1\,\mu$m, gate V_{BP}), inverter panjang minimum, dan kapasitor MIM pada output. Pada orde pertama, waktu tunda $t_d \approx C\,\Delta V/I$, sehingga t_{gap} kira-kira berbanding terbalik dengan I. Simulasi satu sel menunjukkan seberapa curam hubungan ini:



Gambar 3: Ekspor Xschem dari `B6_DELAY_CS.sch`: inverter current-starved dengan PMOS MPS (gate VBP), PMOS MPI, NMOS MNI, NMOS MNS (gate VBN), dan kapasitor MIM C1 pada OUT. Anotasi pada transistor adalah label probe Xschem.

Tabel 1: Satu delay cell terhadap V_{BN}, TT, 27 °C, 1.8 V (karakterisasi nominal).


V_{BN} (V)	0.60	0.70	0.80
Tunda naik / turun (ns)	116.1 / 104.3	22.1 / 20.9	7.4 / 7.3

Perubahan 100 mV pada bias gate mengubah waktu tunda sekitar lima kali lipat. Bias yang tidak mengikuti supply dan suhu karenanya tidak bisa menahan gap.

2.3 Mengapa bias tetap gagal terhadap PVT

Dengan V_{BN} dan V_{BP} tetap, arus transistor pembatas bergantung pada tegangan threshold dan V_{DD}. Data menunjukkan arah yang diharapkan: kondisi dingin dan supply rendah memperlambat sel (gap sampai 91.76 ns pada SS, $-40\,^{\circ}$C, 1.8 V), dan kondisi panas dengan supply tinggi mempercepatnya (gap turun sampai 1.94 ns pada FS, $-40\,^{\circ}$C, 1.98 V). Ini konsisten dengan pergeseran threshold pada tegangan gate tetap; penjelasan ini tidak saya uji terpisah. Pada 1.62 V, sembilan dari sepuluh kondisi tanpa fase terjadi, sehingga bias tetap tidak dapat dipakai pada supply rendah.

2.4 Bias generator



Gambar 4: Bias generator, digambar ulang agar mudah dibaca (generator didefinisikan di netlist simulasi, bukan di file Xschem repositori): resistor R_{B1} menetapkan arus, XBN1 adalah dioda NMOS, XBN2 menyalinnya ke dioda PMOS XBP1 yang menghasilkan V_{BP}. Transistor pembatas pada setiap delay cell adalah salinan XBN1 dan XBP1.

Generator pada Gambar 4 menggantikan dua sumber ideal. Resistor R_{B1} dari V_{DD} ke dioda NMOS XBN1 ($L = 1\,\mu$m, $W = 0.5\,\mu$m) menetapkan

$$I = \frac{V_{DD} - V_{BN}}{R}. \tag{2}$$

Mirror XBN2 menyalin I ke dioda PMOS XBP1 ($L = 1\,\mu$m, $W = 1\,\mu$m) yang menghasilkan V_{BP}. Transistor pembatas pada delay cell berukuran sama dengan XBN1 dan XBP1, sehingga arus sel seharusnya mengikuti I (perkiraan, tidak diukur terpisah). Rangkaian start sendiri. Kalibrasi pada TT, 27 °C, 1.8 V memberi $R = 1.247933\,\mathrm{M}\Omega$, dengan $V_{BN} = 0.700$ V.

Model resistor SKY130 `xhigh_po` memiliki sheet resistance 2000 Ω/sq, $tc_1 = -1.47 \cdot 10^{-3}$, dan $tc_2 = 2.7 \cdot 10^{-6}$. Pada setup ngspice ini tempco model tidak diterapkan (arus resistor sama pada -40, 27, dan 125 °C), sehingga sweep utama menerapkan tempco secara manual pada resistor ideal. Resistor $1.248\,\mathrm{M}\Omega$ membutuhkan sekitar $850\,\mu$m pada $W = 1.41\,\mu$m (603 kotak); luas layout tidak dievaluasi.

3 Metode verifikasi

3.1 Kriteria penyaringan

Tabel 2: Kriteria penyaringan (batas yang saya tetapkan sendiri, tidak diturunkan dari anggaran settling atau timing).

#	Kriteria	Batas
A1	Fase dihasilkan pada seluruh 45 kondisi (5 corner × −40/27/125 °C × 1.62/1.8/1.98 V)	45/45
A2	Overlap: maksimum terhadap waktu dari $\min(\phi_1, \phi_2)$	$< 1\,\%$ dari V_{DD}
A3	Gap non-overlap (yang lebih kecil dari dua)	≥ 5 ns
A4	Lebar fase (yang lebih kecil dari dua), $T/2 = 125$ ns	≥ 100 ns
A5	Clock comparator naik setelah ϕ_2 turun dan sebelum ϕ_1 naik	45/45
A6	Start-up: lebar dan gap settle dalam beberapa siklus; ramp supply 1 dan 20 μs	4 corner

3.2 Campaign

- **PVT.** Deck blok di-patch untuk corner, suhu, dan supply (termasuk amplitudo clock); ngspice menjalankan tiap dari 45 kondisi secara batch. Gap dan lebar dibaca dari pernyataan `.meas` dan overlap dari waveform. Sweep yang sama dijalankan untuk bias tetap, dioda replika dengan arus referensi ideal, dan generator resistor dengan resistor ideal, dengan resistor PDK, dan dengan tempco manual (sweep utama). Dua run tambahan mengalikan R dengan 0.8 dan 1.2 pada 12 kondisi ekstrem.
- **Monte Carlo.** Satu proses ngspice per seed, dengan `.option seed=N` dan corner library mismatch `tt_mm`, `fs_mm`, dan `sf_mm`, sehingga mismatch transistor lokal acak sementara proses global tetap pada corner. 100 seed pada masing-masing dari tiga titik. Resistor ideal dan tanpa mismatch.
- **Start-up.** Supply naik dari 0 V dalam 1 atau 20 μs; clock mulai setelah ramp, atau selama ramp untuk ramp 1 μs. Empat corner, total 12 run.
- **Clock comparator.** Clock untuk StrongARM diambil dari ϕ_{2b} melalui dua inverter dengan beban placeholder 20 fF, pada 45 kondisi.
- **Closed loop.** Loop level transistor dengan sinus 300 mV pada OSR 80, 4112 siklus, dan FFT 4096 titik.

4 Hasil


4.1 Karakterisasi nominal

Pada TT, 27 °C, 1.8 V, dengan bias ideal $V_{BN} = 0.70$ V dan $V_{BP} = 0.71$ V serta beban switch nyata, gap adalah 14.27 ns (ϕ_1 turun ke ϕ_2 naik) dan 14.33 ns (arah sebaliknya), lebar 110.59 ns dan 110.81 ns; skew di bawah 0.3 ns. Waktu tepi 0.50 ns naik dan 0.28 ns turun untuk ϕ_1 dan ϕ_2, dan 0.76 ns serta 0.50 ns untuk komplemennya. Dengan kapasitansi kawat tambahan 50/200/500 fF, gap hanya berubah menjadi 14.3/14.5/14.7 ns dan lebar menjadi 110.5/110.4/110.1 ns, sementara waktu naik ϕ_1 tumbuh menjadi 0.82/1.77/3.68 ns; overlap tetap nol.

4.2 PVT: bias tetap dibanding generator

Tabel 3: Sweep PVT (45 kondisi kecuali disebut). Lolos berarti A1–A4 pada Tabel 2.

Sweep	Lolos	Gap (ns)	Lebar min (ns)	Overlap maks (% V_{DD})
Bias ideal tetap (35 valid dari 45)	17/45	1.94 .. 91.76	32.9	0.031
Dioda replika, arus referensi ideal	45/45	12.09 .. 16.47	108.4	0.031
Generator, R ideal (tanpa tempco)	45/45	11.21 .. 18.73	106.2	0.031
Generator, resistor PDK (tempco tidak diterapkan)	45/45	11.34 .. 18.85	106.0	0.031
Generator, R dengan tc_1/tc_2 (utama)	**45/45**	**9.99 .. 20.58**	**104.3**	0.031
Generator, $R \times 0.8$ (12 ekstrem, tanpa tempco)	12/12	9.14 .. 15.35	109.5	0.012
Generator, $R \times 1.2$ (12 ekstrem, tanpa tempco)	12/12	13.26 .. 22.06	102.8	0.012



Gambar 5: Gap dan lebar pada 45 kondisi PVT. Tanda silang di bawah menandai kondisi tempat bias tetap tidak menghasilkan fase. Generator menjaga setiap kondisi di sisi aman kedua batas penyaringan.

Dengan bias tetap, 10 kondisi tidak menghasilkan fase (sembilan di antaranya pada 1.62 V, ditambah SF, −40 °C, 1.8 V). Dari 35 kondisi valid, 17 lolos; 13 gagal pada batas gap (semuanya pada 1.98 V atau 125 °C) dan 5 gagal pada batas lebar. Dengan generator, rasio sebaran gap adalah 2.06 (dari 9.99 ns ke 20.58 ns), dibanding 47 untuk bias tetap. Generator dengan arus referensi ideal memiliki rasio 1.36, jadi resistor dan tempco-nya menambah sebaran. Pada sweep

utama, gap terkecil ada pada SF, 125 °C, 1.98 V; gap terbesar dan lebar terkecil (104.31 ns) ada pada FS, −40 °C, 1.62 V; dan overlap terbesar 0.62 mV pada FF, 125 °C, 1.98 V. Tabel per kondisi ada di repositori (Lampiran B).


4.3 Sebaran resistor

Mengalikan R dengan 0.8 dan 1.2 pada 12 kondisi ekstrem (tanpa tempco) menjaga semua run di dalam kriteria: gap 9.14–15.35 ns dengan lebar terkecil 109.5 ns untuk ×0.8, dan gap 13.26–22.06 ns dengan lebar terkecil 102.8 ns untuk ×1.2. Arahnya penting untuk iterasi berikutnya: R lebih kecil menurunkan gap dan melebarkan fase pada corner dingin dengan supply rendah.


4.4 Monte Carlo dengan mismatch lokal

Tabel 4: Monte Carlo mismatch lokal, 100 seed per titik, generator dengan tempco. Gap dan lebar adalah rerata ± simpangan baku, dengan rentang dalam kurung.

Titik	Lolos	Gap (ns)	Lebar (ns)
TT, 27 °C, 1.8 V	99/100	14.0 ± 2.85 (7.78 .. 24.69)	109.9 ± 3.20 (94.2 .. 115.1)
SF, 125 °C, 1.98 V (gap terkecil)	100/100	10.0 ± 1.56 (6.31 .. 15.53)	114.4 ± 1.69 (106.8 .. 117.4)
FS, −40 °C, 1.62 V (lebar terkecil)	**70/100**	20.9 ± 5.50 (9.95 .. 43.41)	102.0 ± 6.50 (67.1 .. 111.5)



Gambar 6: Distribusi gap yang lebih kecil (atas) dan lebar yang lebih kecil (bawah) pada tiga titik Monte Carlo. Garis putus-putus adalah batas penyaringan.



Gambar 7: Lebar terhadap gap untuk seluruh 300 sampel. Sampel mengikuti trade-off (1); titik di kanan bawah gagal pada batas lebar.

Pengamatan:

- Rerata Monte Carlo sesuai dengan nilai deterministik pada titik yang sama (10.00 vs. 9.99 ns pada SF; 20.9 vs. 20.58 ns pada FS). Mismatch menyebarkan hasil di sekitar nilai nominal; ia tidak menggesernya.
- Seluruh 30 kegagalan pada FS, $-40\,^{\circ}\mathrm{C}$, 1.62 V memiliki lebar di bawah 100 ns. Gap tidak pernah turun di bawah 5 ns di sana. Interval 95 % untuk tingkat lolos 70/100 sekitar 60–78 %.
- Distribusinya miring (Shapiro–Wilk $p < 0.01$), sehingga "rerata -3σ" bukan klaim 3σ. Lebar terburuk yang terukur, 67.1 ns, jauh di bawah ekstrapolasi Gaussian 82.5 ns.
- Pada SF gap terkecil adalah 6.31 ns, hanya 1.3 ns di atas batas.
- Seed yang sama menjadi yang terburuk pada ketiga run (seed 2046 memberi lebar terkecil, seed 2038 gap terkecil), dan gap per seed berkorelasi dengan koefisien 0.99 antara run FS dan SF. Ini konsisten dengan komponen arus bias bersama, misalnya transistor mirror generator yang kecil, tetapi saya belum mengujinya.
- Overlap tetap di bawah 0.05 mV pada seluruh 300 sampel.

Nilai gap dan lebar adalah yang lebih kecil dari dua fase, sehingga satu sampel dapat memiliki gap terkecil dan lebar terkecil pada fase yang berbeda. Karena itu jumlah keduanya dapat turun di bawah $T/2$ (sampai 110.5 ns pada FS).

4.5 Start-up

Tabel 5: Start-up dari ramp supply (nilai akhir setelah settle; pulsa dihitung dari awal clock).

Corner / T / V_{DD}	Gap (ns)	Lebar (ns)	Overlap (mV)	Pulsa untuk settle (sesudah / selama)
TT / 27 °C / 1.8 V	13.93	110.98	0.004	2 / 3
SS / −40 °C / 1.62 V	19.70	105.11	0.004	2 / 3
FF / 125 °C / 1.98 V	10.85	114.16	0.619	2 / 4
FS / −40 °C / 1.98 V	15.94	108.99	0.004	2 / 3

Seluruh 12 run settle: lebar dan gap akhir berada dalam 1 ns dari nilai akhirnya, gap minimal 5 ns, lebar minimal 100 ns, dan overlap di bawah 1 % dari V_{DD}. Nilai akhirnya sama dengan sweep PVT. Dengan clock mulai setelah ramp (ramp 1 dan 20 μs), blok sudah settle sejak pulsa kedua; dengan clock berjalan selama ramp 1 μs, dibutuhkan tiga atau empat pulsa. "Pulsa pertama" pada kasus pertama bukan pulsa clock: ϕ_1 mengikuti V_{DD} dan tetap tinggi selama seluruh ramp (lebar 300 ns sampai 10 μs) sampai clock mulai. Ini sifat rangkaian dan pengaruhnya pada switch Block 5 tidak dievaluasi.

4.6 Clock comparator dari ϕ_{2b}

Clock StrongARM diambil dari ϕ_{2b} melalui dua inverter dengan beban placeholder 20 fF. Pada 45 kondisi ia naik di dalam gap pada 45 dari 45: 0.28 sampai 0.73 ns setelah ϕ_2 turun dan 9.69 sampai 19.68 ns sebelum ϕ_1 naik. Clock tinggi selama 134.6 sampai 145.0 ns. Block 3 melaporkan tunda keputusan terintegrasi terburuk 3.189 ns dari kampanyenya sendiri dengan tepi clock 5 ns; kedua angka memakai definisi berbeda dan belum disamakan, sehingga ini indikasi, bukan klaim margin.

4.7 Closed loop

Tabel 6: Closed loop pada TT, 27 °C, 1.8 V; sinus 300 mV, bin 13, OSR 80, 4112 siklus, FFT 4096 titik.

Run	Konfigurasi	SNDR (dB)	ENOB
`sine300_n4096`	fase ideal, clock comparator ideal	75.37	12.23
`f1_sine300_b6_n4096`	fase Block 6 (bias ideal), clock comparator ideal	73.87	11.98
`f5_sine300_n2_n4096`	fase Block 6 (bias ideal), clock comparator dari ϕ_{2b}	72.44	11.74
`f6_sine300_b6res_n4096`	Block 6 dengan generator resistor, clock comparator dari ϕ_{2b}	73.62	11.94

Keempat baris berbeda sampai 2.9 dB. Sebaran satu run sekitar ±1 dB pada OSR 80, sehingga saya tidak mengklaim penurunan atau perbaikan antar baris. Target sistem sekitar 75 dB pada OSR 80.

5 Batas yang diketahui dan butir terbuka

- **Hanya pra-layout.** Tanpa ekstraksi atau parasitik; beban node clock adalah placeholder 20 fF.

- **Kriteria.** Batas penyaringan pada Tabel 2 tidak diturunkan dari anggaran settling Block 5. Lolos berarti lolos terhadap batas itu.
- **Cakupan Monte Carlo.** Hanya mismatch lokal, resistor ideal, tanpa sebaran proses global, tiga titik (tidak digabung dengan 42 kondisi PVT lain), masing-masing 100 seed. Pada FS, $-40\,^{\circ}\mathrm{C}$, 1.62 V tingkat lolos 70/100 terhadap batas lebar; pada SF, $125\,^{\circ}\mathrm{C}$, 1.98 V gap terkecil 1.3 ns di atas batas.
- **Model resistor.** ngspice tidak menerapkan tempco model atau ketergantungan corner; tempco diterapkan manual. Sebaran resistor hanya dicakup oleh $\times 0.8$ dan $\times 1.2$ pada kondisi ekstrem, tanpa tempco.
- **Closed loop.** Hanya pada titik nominal: satu amplitudo, satu bin, satu run per konfigurasi.
- **Ramp supply.** ϕ_1 mengikuti V_{DD} dan ϕ_2 dapat naik ke sebagian V_{DD} (sekitar 0.27 V pada uji awal); pengaruhnya pada switch Block 5 tidak dievaluasi. Siklus pertama setelah start tidak nominal dan diasumsikan jatuh di dalam reset $5\,\mu$s, yang merupakan nilai default dan bukan kebutuhan tervalidasi. Overlap saat start-up hanya diukur setelah ramp.
- **Arus supply** generator diperkirakan sekitar $2 \times I$ dan tidak dilaporkan terpisah.
- **Antarmuka Block 3.** Tunda keputusan Block 3 dan timing clock laporan ini memakai definisi berbeda.

6 Keputusan dan iterasi berikutnya

Tanggal	Keputusan
2026-11-09	Tutup Block 6 dengan opsi A: terima tingkat lolos 70/100 pada FS, $-40\,^{\circ}\mathrm{C}$, 1.62 V terhadap batas penyaringan lebar sebagai batas yang diketahui, dan tunda iterasi berikutnya.

Belum dikerjakan, urut menurut perkiraan pengaruh:

1. Memusatkan ulang R ke $\times 0.75$–0.8. Run deterministik $\times 0.8$ memberi lebar minimal 109.5 ns pada 12 kondisi ekstrem (tanpa tempco). Pemeriksaan awal pada beberapa kondisi ekstrem, lalu Monte Carlo pada dua titik corner, sebaiknya mendahului re-run besar.
2. Memperbesar transistor mirror generator untuk mengurangi sebaran, bila korelasi yang terlihat di Bagian 4 terbukti berasal dari sana.
3. Menurunkan kebutuhan lebar fase dari settling Block 5 sebagai ganti nilai penyaringan 100 ns.

Perubahan R membatalkan hasil PVT, Monte Carlo, start-up, clock comparator, dan closed loop dalam laporan ini.

A Reproduksi

Lingkungan: ngspice 46, model SKY130A dari PDK di lingkungan simulasi (`libs.tech/combined/sky130.lib.s`
Python 3 dengan NumPy dan Matplotlib. Tool ada di repositori; opsi `--repo` menunjuk ke pohon simulasi yang berisi `blocks/06_Clock_gen/sim/out/netlist/`.

```
python3 tools/pvt_block6.py --repo <sim tree> --out results/pvt_block6_fixed45 --jobs 2
python3 tools/mc_block6.py --repo <sim tree> --n 100 --jobs 2            # TT_mm, 27 C, 1.8 V
python3 tools/mc_block6.py --repo <sim tree> --n 100 --corner fs --temp=-40 --vdd 1.62 --out results/
     mc_block6_fs_m40_1p62
python3 tools/mc_block6.py --repo <sim tree> --n 100 --corner sf --temp 125 --vdd 1.98 --out results/
     mc_block6_sf_125_1p98
python3 tools/startup_block6.py --repo <sim tree> --deck <..._biasgen_res_tc.spice>
python3 tools/startup_report_block6.py --dir <sim tree>/results/startup_block6
python3 top_level/closed_loop/tools/f5_clkcmp_pvt.py --run --jobs 2
python3 tools/summarize_block6.py --repo <repo> --results <sim tree>/results --max-ovl 0.01
```

Deck generator dan kalibrasinya berasal dari `tools/bias_gen_block6.py` (lihat header file untuk sub-perintahnya). Closed loop memakai `top_level/closed_loop/run_closed_loop_f1.py` dengan `--b6-bias res`; argumen tepat tiap run tersimpan di `manifest.json`-nya.


B Indeks bukti

ID	Isi	Path repositori
E01	PVT, bias ideal tetap, 45 kondisi	`results/pvt/`
E02	PVT, sweep generator dan tabel per kondisi	`docs/pvt_results_block6.md`
E03	Monte Carlo TT, 100 seed	`results/mc/tt_27_1p8/`
E04	Monte Carlo SF, 100 seed	`results/mc/sf_125_1p98/`
E05	Monte Carlo FS, 100 seed	`results/mc/fs_m40_1p62/`
E06	Start-up, 12 run	`results/startup/startup_summary.csv`
E07	Clock comparator, 45 kondisi	`results/pvt/f5_clkcmp_pvt_summary.csv`
E08	Folder run closed loop	`top_level/closed_loop/results/closed_loop/`


Semua path relatif terhadap `blocks/06_Clock_gen/` kecuali E08. Gambar 5–7 dibuat dari E01–E05.


C Sel level gerbang

Sel berikut dipakai di dalam NONOV (ekspor Xschem dari file di `blocks/06_Clock_gen/xschem/`). Skematik XOR berisi sel gerbang XNOR `B6_NOR2` sebagai instance internal.



Gambar 8: Ekspor Xschem dari `B6_XOR.sch`.





Gambar 9: Ekspor Xschem dari `B6_AND2.sch`.

Daftar pustaka

[1] R. Spilka, G. Hilber, A. Rauchenecker, D. Gruber, M. Sams, and T. Ostermann, "Generation of Non-Overlapping Clock Signals without using a Feedback Loop," Johannes Kepler University, Institute for Integrated Circuits, Linz, Austria; IEEE, 2012 (DDECS 2012), ISBN 978-1-4673-1188-5/12.

[2] SkyWater PDK documentation, "Device Details: 1.8 V NMOS FET and 1.8 V PMOS FET." https://skywater-pdk.readthedocs.io/en/main/rules/device-details.html. Online documentation is contextual; the model files actually used are the SKY130A files in the simulation environment (Appendix A).

[3] Ngspice project, *Ngspice User's Manual*. https://ngspice.sourceforge.io/docs.html. The experiment logs identify simulator version 46.