

浙江大学课程设计报告

课程名称： 信息与电子工程导论 任课老师： 回晓楠

课程设计名称： 4bit 加法器 完成日期： 2025.12.27

第 1 小组

成员及分工：

姓名	专业	学号	分工	贡献比
	电子科学与技术		资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写	33.33%
	电子科学与技术		资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写	33.33%
	电子科学与技术		资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写	33.33%

1 目的和要求

1.1 课程设计目的

本次课程设计旨在通过动手设计和实验，通过循序渐进的尝试和探究，从逻辑门、逻辑门改进到半加器、全加器的实现，进行一步步的模拟加上动手实操连接实物，在实践中感受数字电路原理，最终掌握 4 位加法器的工作原理和实现方法，提升专业素养。

通过这个项目进一步理解数字逻辑电路、加法器的设计与实现，以及如何利用 Multisim 电路仿真和物理实验。

1.2 课程设计要求


- (1) 对 Multisim 的电路仿真技术、数字逻辑和电路这两块知识进行重点回顾与深入研究。
- (2) 参考视频 “Making your own 4 bit computer from transistors”，利用三极管构建逻辑门，实现半加器、全加器电路并进行优化分析。
- (3) 对加法器电路进行仿真测试，分析仿真结果，进一步优化与验证来完成创新方案。
- (4) 搭建 4 位加法器的物理电路，进行实物测试，检查电路错误并分析原因、修改。
- (5) 根据实验结果进行分析，撰写实验报告。

2 原理

4-bit 加法器是一种实现多位二进制加法的电路，主要由多个加法器级联而成。每个全加器/半加器处理一个二进制位的加法，产生和与进位输出。4-bit 加法器由一个半加器与三个全加器构成，最终输出 4 位和与 1 位进位。


2.1 三种基本逻辑门

2.1.1 与门 (AND)




与门(AND)

输入 A	输入 B	输出 $Y = A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1




2.1.2 或门 (OR)




或门(OR)

输入 A	输入 B	输出 $Y = A + B$
0	0	0
0	1	1
1	0	1
1	1	1




2.1.3 非门 (NOT)



非门

输入 A	输出 $Y = \text{非} A$
------	---------------------



输入 A	输出 Y = 非 A
0	1
1	0

2.2 四种常用逻辑门

2.2.1 同或门&异或门

对于同或门，当两个输入信号相同时，输出高电平（逻辑 1）；当两个输入信号不同时，输出低电平（逻辑 0）。同或门由与门、或门、非门直接构成。

同或门与异或门互为反运算，对于异或门，当两个输入信号相同时，输出低电平（逻辑 0）；当两个输入信号不同时，输出高电平（逻辑 1）。异或门由 2 个非门 + 2 个与门 + 1 个或门构成。



同或门



异或门(XOR)

输入 A	输入 B	输出 $Y = A \odot B$	对应的异或输出 $A \oplus B$
0	0	1	0
0	1	0	1
1	0	0	1
1	1	1	0

2.2.2 与非门

与非门=与门+非门，其逻辑功能是“先与后非”，只有当所有输入全为 1 时，输出为 0，只要有一个输入为 0，输出为 1。

输入 A	输入 B	与非运算结果 $Y = A \cdot B$
0	0	1
0	1	1
1	0	1
1	1	0




与非门(NAND)

2.2.3 或非门


或非门等效为或门的输出端接一个非门，其逻辑功能是“先或后非”，只有当所有输入全为 0 时，输出为 1；只要有一个输入为 1，输出为 0。

输入 A	输入 B	或非运算结果 $Y = A + B$
------	------	--------------------



或非门(NOR)

输入 A	输入 B	或非运算结果 $Y=A+B$
0	0	1
0	1	0
1	0	0
1	1	0



或非门(NOR)


2.3 全加器与半加器

半加器和全加器是算术运算电路中的基本单元，它们是完成 1 位二进制相加的一种组合逻辑电路。


2.3.1 半加器

半加器由 1 个异或门和 1 个与门构成，核心功能是两个 1 位二进制数 A 和 B 进行加法运算，输出本位和 S 与向高位的进位 C。在 4bit 加法器中用于最低位的相加与进位。

输入 A	输入 B	本位和 $S=A \oplus B$	进位 $C=A \cdot B$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




半加器电路图：




2.3.2 全加器

全加器可由 2 个异或门，2 个与门，1 个与门+ 1 个或门构成，也可以由两个半加器和一个或门组合而成。全加器对两个 1 位二进制数、加上来自低位的进位 C_{in} 进行加法运算，输出本位和 S_i 与向高位的进位 C_{out} 。其本质功能可以与半加器类比。



输入 Ai	输入 Bi	低位进位 Cin	本位和 Si	高位进位 Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

全加器电路图：



2.4 对于电路的优化

1. 进位损失问题：普通门电路在仿真过程中出现了进位损失，最常见的是 $C_{in}=1, A=1, B=0$ 时不能进位。究其根本是因为两个三极管并联，损失的电压只有一个三极管的集射压降，而与门中是两个集射压降之和。常规电路门不可避免会带来电压损失，在累积到一定程度后即便逻辑正确也无法正常点亮后几位发光二极管。基于此，考虑到非门没有电压损失，使用与非门+非门可实现无损与门来优化电路。

2. 减少二极管使用问题：一方面通过层次化设计全加器、半加器等模块，合理合并不同层次的逻辑门，可以有效减少门电路的总数。另一方面，通过分析逻辑表达式，可以将多个逻辑门组合成更少的门。如多发射极三极管的多个发射极可直接作为“与门”的输入。同时通过元件的复用也可以有效减少二极管使用数量。

3. 加法器输出优化设计：传统全加器的本位和通常由异或门直接输出，存在输出驱动能力弱、电平兼容性差、抗干扰能力差的缺点。我们认为用三极管推挽结构替代了异或门的输出级可以实现本位和的电平缓冲与驱动输出，从而保证全加器输出信号的稳定性。

3 内容

3.1 电路设计阶段

1. 我们首先对 4bit 加法器所需要用到的理论知识进行了系统性的拓展学习，初步形成加法器设计构思。

2. 基于初始方案，我们以减少三极管使用数量，稳定信号输出为目的进行电路优化。具体体现在：

A. 在整体的电路设计上，不同于传统的 4bit 加法器由一个半加器和三个全加器构成，我们为了布局的便利性和降低设计的复杂度，我们直接设计用 4 个全加器实现 4bit 加法器功能。

B. 我们利用三极管发射极直接作为与门的输入，代替传统的门电路（如 Q13 Q14）；


C. 同时，不同于传统串行进位全加器的进位需要逐位传递，我们利用三极管的直接级联，将进位逻辑与本位和逻辑部分复用（如 Q15）；


D. 在本位逻辑上我们通过三极管的导通/截止状态组合，直接实现了异或逻辑，省去了两个异或门（如 Q16）；

E. 我们采用了原件复用的方式在本位和和进位运算时共享部分三极管（如 Q20），减少了原件数量；

F. 为了稳定信号输出我们在全加器输出端用推挽结构替代了异或门的输出极（如 Q23 Q24）。


我们进行仿真测试。最终电路概念图以及仿真数据如下图所示（非实际走线）：






3.2 4 bit 加法器实物搭建阶段

1. 基于以上电路设计我们在面包板上初步进行了 4 bit 加法器的实物搭建，但直接在面包板上搭建线路较为庞杂而且面包板有部分点不可用，若出现故障排查较为困难。故我们在实物搭建前先使用Fritzing进行面包板 4bit 加法器实际电路的仿真。下图为一个全加器的示例：




2. 在 Fritzing 上确定能运行后，我们进行了实物搭建，成果如下图：


2.1 2bit 加法器：



2.2 3bit 加法器：




2.3 4bit 加法器：



4 结果和分析

经过反复调试和测试，最终我们成功实现了 4-bit 加法器的功能。结果显示，无论输入组合如何，电路均能稳定、准确地产生正确的输出。Multisim 仿真中通过电压探针和 LED 灯监测输入输出状态，显示每个位的和 (S) 信号与进位 (C) 信号的动态变化，此处仅就一个全加器模块进行举例，结果如下图所示：



我们在面包板上实际搭建了 4-bit 加法器电路，最终电路如上图，测试结果显示，所有输入组合的输出结果均与仿真结果一致。这表明仿真与实际电路的行为一致性较高。在进位信号传递方面，各位之间的进位信号传递稳定，无延迟或丢失问题。在电源稳定性上，通过合理的布局和布线，减少了电压损失，确保了电路的正常运行。

5 结论

在搭建 4bit 加法器的过程中，我们有了一定的心得：

1. 在对逻辑电路的主体优化策略

通过半加器和全加器的真值表，可得其逻辑表达式并化简后用与门、或门、非门实现。其中，半加器的本位输出为异或运算，进位为与运算；全加器的本位输出为三输入的异或，进位通过与门和或门实现。为解决实际三极管的集射压降导致的电平不稳定问题，可用与非门和或非门代替基本逻辑门，从而提高电路性能和稳定性。

2. 电路元件对于电路功能实现的影响

在电路搭建的过程中，电路元件的松动以及面包板本身点位间断路时有出现，这些都会影响电路功能的最终实现。因此，在实验中必须逐步排查问题，保持耐心，而不是轻易怀疑电路设计本身。

3. 分模块分析的思维方式

面对复杂电路，拆分为多个功能模块并逐一分析是非常高效的策略。比如可以将全加器拆分为两个半加器进行理解，通过分别验证每个模块的输入输出，可以有效减少思维负担，同时快速锁定可能存在的问题。

4. 实验策略的规划

在动手之前，需要制定详细的实验策略。例如，合理估算每个模块的空间占用，确保面包板的布线简洁、清晰；统一导线颜色规范，以及在电路关键位置增加标识点。这样的规范在电路复杂化后尤其有助于排查问题，提高效率。另外，应该在每个加法器模块搭建完成后进行测试，能在出现故障时以缩小寻找问题点的范围。当然，细心在电路搭建时也是至关重要的，一次性完成电路的正确搭建能为后续节省不少精力。

5. 面对问题保持冷静并系统排查

正式的搭建中不可避免会遇到问题，无论是主观疏忽还是器件接触不良，保持冷静尤为重要。结合仿真结果，利用工具如万用表逐一排查是解决问题的关键。此外，记录排查过程中的每一步，以及在电路搭建时标明关键点位可以帮助快速总结经验并避免重复错误。

通过 4bit 加法器的搭建，我们对电路门、全加器和 4-bit 加法器的设计与实现有了更深的理解，同时积累了宝贵的经验。本次实验让我们从理论学习转向实践，经历了设计、调试与优化的完整过程，对知识点有了更直观的理解。当然，团队合作也发挥了极其重要作用，通过分工合作我们稳步推进项目进度，高效完成了任务。