



Министерство науки и высшего образования Российской Федерации  
Калужский филиал  
федерального государственного автономного  
образовательного учреждения высшего образования  
«Московский государственный технический университет имени Н.Э. Баумана  
(национальный исследовательский университет)»  
(КФ МГТУ им. Н.Э. Баумана)

**ФАКУЛЬТЕТ ИУК «Информатика и управление»**

**КАФЕДРА ИУК2 «Информационные системы и сети»**

## **ДОМАШНЯЯ РАБОТА №1**

**«Моделирование функционирования устройств управления»**

**ДИСЦИПЛИНА: «Архитектура вычислительных систем»**

Выполнил: студент гр. ИУК2-62Б \_\_\_\_\_ ( Низовская М.Ю. )  
(Подпись) (Ф.И.О.)

Проверил: \_\_\_\_\_ ( Онуфриева Т.А. )  
(Подпись) (Ф.И.О.)

Дата сдачи (защиты):

Результаты сдачи (защиты):

- Балльная оценка:

- Оценка:

Калуга, 2026

**Цель:** сформировать практические навыки моделирования функционирования вычислительного устройства процессора для заданной системы команд.

**Задачи:**

- выполнить анализ исходных данных;
- определить порядок выполнения команды процессором;
- определить и рассчитать параметры внутренних функциональных блоков процессора и их взаимодействие с аппаратным обеспечением, генерирующим внутренние управляющие сигналы;
- разработать алгоритм функционирования процессора в соответствии с заданием.

**Вариант №9:**

| № вар. | Команды         |                     | Mod/r/m | Объем памяти | Ширина выборки из памяти |
|--------|-----------------|---------------------|---------|--------------|--------------------------|
| 9      | ADD<br>r32, r32 | SHLD<br>m16,<br>r16 | 11/001  | 32ГБ         | 32                       |

**Выполнение работы:**

**1. Описание команд:**

**ADD** - сложение

| КОП   | Команда      | Такты | Описание                                                                    |
|-------|--------------|-------|-----------------------------------------------------------------------------|
| 01 /r | ADD r32, r32 | 1     | EAX = EAX + ECX (r32=ECX).<br>Прибавление к регистру 32-разрядного значения |

Операция:

$DEST = DEST + SRC;$

Описание:

Команда ADD (Signed or Unsigned Add) относится к группе команд целочисленной (или двоичной) арифметики (Binary Arithmetic Instructions) и производит целочисленное сложение двух операндов. В данном варианте оба операнда являются 32-разрядными регистрами. Результат помещается в первый операнд (DEST). Флаги в регистре EFLAGS (CF, OF, SF, ZF, AF, PF) устанавливаются в соответствии с полученным результатом. Результат

сложения командой ADD помещается на место первого операнда (DEST).  
Флаги в регистре EFLAGS устанавливаются в соответствии с полученным результатом.

### SHLD - арифметический сдвиг влево

| КОП      | Команда                | Такты | Описание                                                                                  |
|----------|------------------------|-------|-------------------------------------------------------------------------------------------|
| 0F<br>A4 | SHLD m16, r16,<br>imm8 | 2-4   | Сдвиг влево операнда m16 на число бит, заданное imm8, с заполнением справа битами из r16. |

#### Операция:

```
tempCOUNT = (imm8 AND 1FH);
IF tempCOUNT > 0 THEN
    tempDEST = DEST;
    DEST = ShiftLeft(DEST, tempCOUNT);
    DEST = DEST OR ShiftRight(SRC, 16 - tempCOUNT);
    CF = Последний бит, выдвинутый из DEST;
FI;
```

#### Описание:

Команда SHLD выполняет сдвиг влево битов первого операнда (назначения). Освобождающиеся при сдвиге младшие биты заполняются старшими битами второго операнда (источника). Количество бит сдвига задается третьим операндом (в данном случае непосредственным значением imm8). Операнд-назначение может находиться в памяти (m16).

## 2. Форматы исходных данных

Для ADD:

|     |   |   |   |   |   |   |   |   |    |     |     |   |   |   |   |   |
|-----|---|---|---|---|---|---|---|---|----|-----|-----|---|---|---|---|---|
| 0   | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1  | 1   | 0   | 0 | 0 | 0 | 0 | 1 |
| КОП |   |   |   |   |   |   | d | w | mo | reg | r/m |   |   |   |   |   |
|     |   |   |   |   |   |   |   |   | d  |     |     |   |   |   |   |   |

Анализ исходных данных указывает на формат Регистр-регистр (mod = 11), d = 0, w = 1. Команда: ADD ECX, EAX (так как при mod=11 и w=1, r/m=001 — это ECX).

Для SHLD:

Выберем формат Память-регистр с использованием 8-битного смещения:

mod = 01, r/m = 011 (база [EBX]), reg = 000 (EAX).



## **Основные элементы:**

ШД (Шина данных) - разрядность 32 бита. Служит для передачи данных между памятью и внутренними регистрами процессора.

РгАОП (Регистр адреса оперативной памяти) - разрядность 33 бита. Содержит адрес ячейки памяти, к которой осуществляется доступ. Разрядность определена исходя из объема памяти 32 ГБ и ширины выборки 32.

РгИОП (Регистр информации оперативной памяти) - разрядность 32 бита. Хранит данные, считанные из памяти или предназначенные для записи.

РгК (Регистр команд) - разрядность 32 бита. Предназначен для хранения текущей выполняемой команды (например, кодов ADD или SHLD).

БУУ (Блок управления) - декодирует команду из РгК и генерирует последовательность управляющих сигналов для всех узлов процессора.

СчК (Счетчик команд) - разрядность 33 бита. Хранит адрес следующей команды. Его разрядность всегда совпадает с РгАОП.

РОН (Регистры общего назначения) - набор 32-разрядных регистров (EAX, ECX, EBX и др.). Используются для хранения операндов и промежуточных результатов.

АЛУ (Арифметико-логическое устройство) - выполняет непосредственно операции сложения (ADD) и сдвига (SHLD). Разрядность основных портов - 32 бита.

РгФ (Регистр флагов / EFLAGS) - 32-разрядный регистр, биты которого (CF, OF, SF, ZF) устанавливаются по результатам работы АЛУ.

БуфРг (Буферный регистр) - разрядность 32 бита. Используется для временного хранения данных при обмене с ШД.

## **5. Разработка алгоритма функционирования процессор**

На рисунке 2 представлен алгоритм функционирования процессора.




Рисунок 2 - Алгоритм функционирования микропроцессора

### Описание:

#### Блоки 1-5: Цикл выборки команды.

Осуществляется инициализация счетчика команд (СчК) начальным адресом программы. Адрес передается через шину данных в регистр адреса оперативной памяти (РгАОП). Производится чтение 32-битного слова из

памяти в регистр информации (РгИОП). Полученный код через внутреннюю шину данных поступает в регистр команд (РгК). Блок управления (БУУ) анализирует код операции (КОП) в ромбовидном блоке дешифрации для выбора соответствующей ветки управляющих сигналов.

#### **ADD r32, r32 (блоки 6-18):**

Реализуется ветка целочисленного сложения двух 32-разрядных регистровых операндов. Блоки 6-8 устанавливают управляющие признаки: направление передачи данных ( $d=0$ ), разрядность операндов и режим адресации «регистр-регистр» ( $mod=11$ ). Процессор извлекает номер регистра-источника из поля *reg* и считывает его значение из РОН во входной регистр АЛУ (Рг2). Аналогично из поля *r/m* извлекается адрес регистра-назначения, данные которого загружаются в первый входной регистр АЛУ (Рг1). Арифметико-логическое устройство выполняет операцию суммирования. Полученный результат (РгСм) через регистр информации записывается обратно в РОН на место операнда-назначения. В блоке 18 формируется состояние признакового регистра (РгФЛ) - выставляются флаги знака (SF), нуля (ZF), переноса (CF) и переполнения (OF) в соответствии с результатом операции.

#### **SHLD m16, r16 (блоки 19-31):**

Выполняется ветка арифметического сдвига влево двойной точности. Устанавливается режим работы с 16-битными данными ( $w=0$ ) и способ адресации памяти «база+смещение» ( $mod=01$ ). Блок 21 вычисляет исполнительный адрес ячейки памяти путем суммирования содержимого базового регистра EBX и константы смещения. По этому адресу из оперативной памяти считывается первый операнд (*m16*) и подается на вход АЛУ (Рг2). Далее из РОН извлекается значение второго операнда (регистра *r16*) и загружается во второй вход АЛУ (Рг2). АЛУ выполняет сдвиг бит первого операнда влево, заполняя освободившиеся разряды старшими битами второго операнда на число позиций, заданное константой *imm8*. Результат операции (РгСМ) через РгИОП записывается обратно в исходную ячейку памяти. Регистр флагов обновляется для фиксации последнего выдвинутого

бита в флаге CF и контроля переполнения в OF.

**Завершение (блок 32):**

После выполнения любой из команд управление передается блоку 32, который производит инкремент счетчика команд ( $СчК := СчК + 1$ ). Это обеспечивает переход к адресу следующей инструкции в памяти и переход системы в состояние готовности к новому циклу выборки.

**Вывод:** в ходе выполнения домашней работы были сформированы практические навыки моделирования функционирования вычислительных систем.

### Список литературы:

1. Андреев А.М. Многопроцессорные вычислительные системы: теоретический анализ, математические модели и применение [Текст]: учебное пособие / А.М Андреев, Г.П. Можаров, В.В. Сюзев.- М.: Изд-во МГТУ им. Н.Э. Баумана, 2011.-332с.
2. Смелянский Р.Л. Компьютерные сети. В 2 т. Т. 1. Системы передачи данных [Текст]: учебник/ Р.Л. Смелянский.- М.: Академия, 2011.-304с.
3. Смелянский Р.Л. Компьютерные сети. В 2 т. Т. 2. Сети ЭВМ [Текст] : учебник/ Р.Л. Смелянский.- М.: Академия, 2011.-240с.
4. Юров В.И. ASSEMBLER [Текст]: учебник / В.И.Юров.- СПб.: Питер, 2011.- 637с.
5. Овчинников В.А. Графы в задачах анализа и синтеза структур сложных систем [Текст]: учебник для вузов -М.: Изд-во МГТУ им. Н.Э. Баумана, 2014.- 423с.Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем: Учебник для вузов.-СПб.:Питер, 2004.-668с.
6. Таненбаум Э.Архитектура компьютера: .-СПб.:Питер, 2002. -704 с.
7. Гук.М.Аппаратные средства IBM PC.:.-СПб.: Питер,2000.-793 с.
8. Хамахер К., Вранешич З., Заки С. Организация ЭВМ: .-СПб.:Питер, 2003.- 848 с.
9. Каган Б. М.Электронные вычислительные машины и системы : М.:Энергия , 1991, 590с.