



Министерство науки и высшего образования Российской Федерации
Калужский филиал
федерального государственного автономного
образовательного учреждения высшего образования
«Московский государственный технический университет имени Н.Э. Баумана
(национальный исследовательский университет)»
(КФ МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ ИУК «Информатика и управление»

КАФЕДРА ИУК2 «Информационные системы и сети»

ДОМАШНЯЯ РАБОТА №1

«Моделирование функционирования устройств управления»

ДИСЦИПЛИНА: «Архитектура вычислительных систем»

Выполнил: студент гр. ИУК2-62Б _____ (Низовская М.Ю.)
(Подпись) (Ф.И.О.)

Проверил: _____ (Онуфриева Т.А.)
(Подпись) (Ф.И.О.)

Дата сдачи (защиты):

Результаты сдачи (защиты):

- Балльная оценка:

- Оценка:

Калуга, 2026

Цель: сформировать практические навыки моделирования функционирования вычислительного устройства процессора для заданной системы команд.

Задачи:

- выполнить анализ исходных данных;
- определить порядок выполнения команды процессором;
- определить и рассчитать параметры внутренних функциональных блоков процессора и их взаимодействие с аппаратным обеспечением, генерирующим внутренние управляющие сигналы;
- разработать алгоритм функционирования процессора в соответствии с заданием.

Вариант №9:

№ вар.	Команды		Mod/r/m	Объем памяти	Ширина выборки из памяти
9	ADD r32, r32	SHLD m16, r16	11/001	32ГБ	32

Выполнение работы:

1. Описание команд:

ADD - сложение

КОП	Команда	Такты	Описание
01 /r	ADD r32, r32	1	EAX = EAX + ECX (r32=ECX). Прибавление к регистру 32-разрядного значения

Операция:

$DEST = DEST + SRC;$

Описание:

Команда ADD (Signed or Unsigned Add) относится к группе команд целочисленной (или двоичной) арифметики (Binary Arithmetic Instructions) и производит целочисленное сложение двух операндов. В данном варианте оба операнда являются 32-разрядными регистрами. Результат помещается в первый операнд (DEST). Флаги в регистре EFLAGS (CF, OF, SF, ZF, AF, PF) устанавливаются в соответствии с полученным результатом. Результат

сложения командой ADD помещается на место первого операнда (DEST).
Флаги в регистре EFLAGS устанавливаются в соответствии с полученным результатом.

SHLD - арифметический сдвиг влево

КОП	Команда	Такты	Описание
0F A4	SHLD m16, r16, imm8	2-4	Сдвиг влево операнда m16 на число бит, заданное imm8, с заполнением справа битами из r16.

Операция:

```
tempCOUNT = (imm8 AND 1FH);
IF tempCOUNT > 0 THEN
    tempDEST = DEST;
    DEST = ShiftLeft(DEST, tempCOUNT);
    DEST = DEST OR ShiftRight(SRC, 16 - tempCOUNT);
    CF = Последний бит, выдвинутый из DEST;
FI;
```

Описание:

Команда SHLD выполняет сдвиг влево битов первого операнда (назначения). Освобождающиеся при сдвиге младшие биты заполняются старшими битами второго операнда (источника). Количество бит сдвига задается третьим операндом (в данном случае непосредственным значением imm8). Операнд-назначение может находиться в памяти (m16).

2. Форматы исходных данных

Для ADD:

0	0	0	0	0	0	1	0	1	1	1	0	0	0	0	0	1
КОП							d	w	mo	reg	r/m					
									d							

Анализ исходных данных указывает на формат Регистр-регистр (mod = 11), d = 0, w = 1. Команда: ADD ECX, EAX (так как при mod=11 и w=1, r/m=001 — это ECX).

Для SHLD:

Выберем формат Память-регистр с использованием 8-битного смещения:

mod = 01, r/m = 011 (база [EBX]), reg = 000 (EAX).

Основные элементы:

ШД (Шина данных) - разрядность 32 бита. Служит для передачи данных между памятью и внутренними регистрами процессора.

РгАОП (Регистр адреса оперативной памяти) - разрядность 33 бита. Содержит адрес ячейки памяти, к которой осуществляется доступ. Разрядность определена исходя из объема памяти 32 ГБ и ширины выборки 32.

РгИОП (Регистр информации оперативной памяти) - разрядность 32 бита. Хранит данные, считанные из памяти или предназначенные для записи.

РгК (Регистр команд) - разрядность 32 бита. Предназначен для хранения текущей выполняемой команды (например, кодов ADD или SHLD).

БУУ (Блок управления) - декодирует команду из РгК и генерирует последовательность управляющих сигналов для всех узлов процессора.

СчК (Счетчик команд) - разрядность 33 бита. Хранит адрес следующей команды. Его разрядность всегда совпадает с РгАОП.

РОН (Регистры общего назначения) - набор 32-разрядных регистров (EAX, ECX, EBX и др.). Используются для хранения операндов и промежуточных результатов.

АЛУ (Арифметико-логическое устройство) - выполняет непосредственно операции сложения (ADD) и сдвига (SHLD). Разрядность основных портов - 32 бита.

РгФ (Регистр флагов / EFLAGS) - 32-разрядный регистр, биты которого (CF, OF, SF, ZF) устанавливаются по результатам работы АЛУ.

БуфРг (Буферный регистр) - разрядность 32 бита. Используется для временного хранения данных при обмене с ШД.

5. Разработка алгоритма функционирования процессор

На рисунке 2 представлен алгоритм функционирования процессора.




Рисунок 2 - Алгоритм функционирования микропроцессора

Вывод: в ходе выполнения домашней работы были сформированы практические навыки моделирования функционирования вычислительных систем.