Diseño de Controlador de Semáforo

Autor: Calpanchay Alvaro Román

Carrera: Ingeniería Electrónica

Materia: Electrónica II

Año: 2026

Resumen

En el presente informe se expone el diseño, modelado e implementación en lenguaje de descripción de hardware VHDL de un controlador digital de semáforos para una intersección vehicular de dos vías (Norte-Sur y Este-Oeste). El sistema regula la secuencia normal de tránsito compuesta por fases de 60 segundos en rojo, 50 segundos en verde y 10 segundos en amarillo, garantizando la exclusión mutua de vías para prevenir colisiones. Asimismo, se integraron mecanismos de atención a solicitudes de cruce peatonal y detección prioritaria de vehículos de servicio de emergencia. Se analizaron dos enfoques metodológicos de diseño: una Máquina de Estado Finito (MEF) monolítica única de 6 estados y una arquitectura de MEF factorizada dividida en un módulo de Control y un módulo de Temporización (Datapath). La verificación del funcionamiento lógico, la temporización y las transiciones de estado se llevó a cabo mediante simulación funcional en GHDL y visualización de ondas en GTKWave, validando la respuesta del sistema ante estímulos de prueba.

Introducción

El presente trabajo tiene como objetivo diseñar e implementar un controlador digital de semáforo empleando una MEF codificada en lenguaje VHDL, considerando las señales de emergencia y de cruce peatonal, además del ciclo normal de funcionamiento. El sistema se basa en una arquitectura sincrónica, gobernada por un reloj de 12 MHz y un temporizador derivado del mismo, que permite generar los intervalos temporales de 60 s, 50 s y 10 s requeridos para cada fase del semáforo.

El objetivo de la Actividad 6 es diseñar e implementar la descripción de hardware en VHDL y el banco de pruebas correspondiente para un controlador de semáforo digital que gobierna el cruce entre la vía Norte-Sur (NS) y la vía Este-Oeste (EO). La operación del sistema se rige por un reloj de 12 MHz provisto por la placa EDU-CIAA-FPGA y contempla las siguientes especificaciones funcionales:

1- Secuencia normal de tiempos:
   Luz Roja: 60 s de duración total por via
   Luz Verde: 50 s de tiempo de paso vehicular
   Luz Amarilla: 10 s de precaución y despeje de intersección
2- Excursión mutua: Mientras una dirección transita sus fases de Verde o Amarillo, la dirección transversal debe permanecer estrictamente en Luz Roja
3- Solicitud de Cruce peatonal: Cada dirección dispone de un pulsador peatonal (S_NS y S_EO)- Cuando un peatón presiona el botón durante la fase de verde de su dirección, la maquina extiende el tiempo en un estado dedicado (VRext o RVext) y emite una señal de reseteo (RES_NS o RES_EO) para limpiar la memoria del pedido al pasar a amarillo.

4- Modo de emergencia: Cada via cuenta con sensores de presencia de vehículos de emergencia (E_NS y E_EO). Al detectarse una emergencia en una calle retenida en rojo, la vía opuesta interrumpe inmediatamente su fase verde, conmuta a amarillo por 10 s para despeje seguro, y otorga el paso verde directo a la vía de emergencia hasta que la señal de entrada retorne a nivel bajo. Las emergencias poseen la prioridad jerárquica más alta del sistema, sobreponiéndose a los ciclos normales y a los pedidos peatonales.
5- Iniciación y reset: el sistema cuenta con una entrada de reset global asincrónico/sincrónico activa en bajo (nreset), la cual fuerza el controlador al estado inicial seguro (RV: Rojo-Norte-Sur) y limpia los registros internos de solicitud

Materiales y Métodos

Especificación funcional y módulos

El diseño del sistema digital se abordó mediante una arquitectura jerárquica dividida en bloques funcionales, conectando el bloque de control central con los periféricos de entrada y salida definidos en la especificación de la cátedra:

Entradas:

Clk: Señal de reloj principal del sistema.

Nreset: Reset general activo bajo.

S_NS, S_EO: Pulsadores de solicitud de cruce peatonal.

E_NS, E_EO: Sensores de vehículos de emergencia.

Z: Pulso de fin de cuenta emitido por el módulo temporizador

Salidas:

L_NS, LEO: Vectores de control de semáforos vehiculares (luces).

C: señal de carga/inicio de temporización hacia el módulo contador.

Q: Valor entero de tiempo (10s o 50s) precargado

RES_NS, RES_EO: Pulsos de limpieza de memoria de cruce peatonal

Máquina de Estado Finito Única

En el enfoque de MEF monolítica única, todas las decisiones lógicas de temporización, cambios de luces, atención a emergencias y solicitudes peatonales se integran dentro de un único proceso de estado.

La máquina transita entre 6 estados fundamentales:

RV: Rojo Norte-Sur / Verde Este-Oeste (50 s).

RVext: Extensión de Verde en Este-Oeste por solicitud de peatón (10 s o tiempo adicional).

RA: Rojo Norte-Sur / Amarillo Este-Oeste (10 s).

VR: Verde Norte-Sur / Rojo Este-Oeste (50 s).

VRext: Extensión de Verde en Norte-Sur por solicitud de peatón (10 s o tiempo adicional).

Máquina de Estado Finito Factorizada

Para superar las limitaciones del enfoque monolítico, se implementó la técnica de factorización de la MEF, desatando el sistema en dos subsistemas desacoplados y coordinados:

Unidad de Control (Control Path): Implementa una máquina de estados sincrónica tipo Moore pura. Su única responsabilidad es administrar la secuencia de fases (RV → RA → VR → AR), atender las condiciones lógicas de emergencia y peatones, e indicar al temporizador qué valor de tiempo debe contar mediante la señal Q y la orden de carga C.

Datapath (Data Path): Compuesta por un Contador Sincrónico Descendente. Cuando la unidad de control emite el pulso C = '1', el contador carga el valor especificado en Q (10 o 50) y decrementa segundo a segundo hasta alcanzar cero, momento en el cual genera la bandera Z = '1' para habilitar el salto de estado en la MEF de Control.

Esta arquitectura modular (Datapath + Control) simplifica la lógica combinacional, reduce la cantidad de puertas necesarias en la placa FPGA y permite modificar los tiempos de luces alterando únicamente los valores constantes de carga Q.

Flujo de Trabajo en VHDL, Simulación y Síntesis en FPGA

El desarrollo en hardware se realizó utilizando un flujo de diseño de código abierto en VS Code:

Edición: Escritura de los módulos VHDL estandarizados según norma IEEE 1076-2008 (IEEE.std_logic_1164 y IEEE.numeric_std).

Compilación y Análisis Lógico: Uso de la herramienta GHDL para el análisis sintáctico y compilación del archivo de diseño (contador_semaforo.vhd) y del banco de pruebas (contador_semaforo_tb.vhd).

Simulación Temporal y Verificación: Generación del archivo de simulación de ondas .ghw mediante la ejecución del Makefile de proyecto con el comando make out/contador_semaforo_tb.ghw.

Inspección Visual: Inspección del diagrama de tiempos en GTKWave (gtkwave out/contador_semaforo_tb.ghw), verificando la correcta secuencia de conmutación de bus L_NS y L_EO, la duración de pulsos C y la activación de señales RES_{NS} y RES_{EO}.

Resultados

Identificación de Señales de Entradas y Salidas

La Tabla 1 detalla la totalidad de las señales del puerto de la entidad contador_semaforo, especificando su dirección, tipo de dato bit/vector y descripción funcional en el diseño VHDL.

Señal	Dirección	Tipo de dato	Descripción funcional
clk	Entrada (in)	std_logic	Reloj principal del sistema (12 MHz). Sincroniza los flip-flops D de la memoria de estado.
reset	Entrada (in)	std_logic	Reset del sistema. Al activarse en alto, fuerza el estado inicial RV.
Z	Entrada (in)	std_logic	Pulso de fin de cuenta emitido por el temporizador (Z='1' indica 0 segundos restantes).
S_NS	Entrada (in)	std_logic	Pulsador de solicitud de cruce peatonal para la vía Norte-Sur.
S_EO	Entrada (in)	std_logic	Pulsador de solicitud de cruce peatonal para la vía Este-Oeste.
E_NS	Entrada (in)	std_logic	Sensor de vehículo de emergencia en la vía Norte-Sur.
E_EO	Entrada (in)	std_logic	Sensor de vehículo de emergencia en la vía Este-Oeste.
L_NS	Salida (out)	std_logic_vector(2 downto 0)	Control de luces vehiculares Norte-Sur (Rojo = “100”, Amarillo = “010”, Verde = “001”)
L_EO	Salida (out)	std_logic_vector(2 downto 0)	Control de luces vehiculares Este-Oeste (Rojo = “100”, Amarillo = “010”, Verde = “001”)
C	Salida (out)	Std_logic	Pulso de orden de carga e inicio de cuenta para el temporizador.
Q	Salida (out)	Integer range 0 to 60	Valor entero de segundos precargados en el temporizador (10 o 50).
RES_NS	Salida (out)	Std_logic	Pulso de confirmación y reseteo del pedido peatonal Norte-Sur.
RES_EO	Salida (out)	Std_logic	Pulso de confirmación y reseteo del pedido peatonal Este-Oeste.

Tabla 1: Resumen de señales de interfaz de la entidad del controlador de semáforo.

Diagrama de Estados y Lógica de Transición (MEF de 6 Estados)




Figura 1: Diagrama de transición de estados de la MEF de control del semáforo con cruce peatonal y atención prioritaria de emergencias.

La MEF desarrollada consta de 6 estados discretos. La Tabla 2 presenta la matriz de mapeo entre cada estado de la máquina, las señales de salida conducidas hacia los semáforos y los parámetros enviados al temporizador.

Estado abreviado	Estado físico del semáforo	L_NS (R-A-V)	L_EO (R-A-V)	Carga Q	Orden C	Condición de salida / transición
RV	Rojo N-S/ Verde E-O	100 (Rojo)	001 (Verde)	10	1 (al saltar)	Transita a RA si (Z o E_{NS}) y $\overline{S_{\mathrm{EO}}}$. Transita a RVext si S_{EO} y $\overline{E_{NS}}$
RVext	Extensión Verde E-O	100 (Rojo)	001 (Verde)	10	1	Transita a RA al recibir Z = 1 o E_{NS} = 1, emitiendo RES_{EO} = 1
RA	Rojo N-S/ Amarillo E-O	100 (Rojo)	010 (Amarillo)	50	1	Transita a VR al cumplirse Z = 1 y $\overline{E_{EO}}$
VR	Verde N-S / Rojo E-O	001 (Verde)	100 (Rojo)	10	1 (al saltar)	Transita a AR si (Z o E_{EO}) y $\overline{S_{NS}}$. Transita a VRext si S_{NS} y $\overline{E_{EO}}$
VRext	Extensión Verde N-S	001 (Verde)	100 (Rojo)	10	1	Transita a AR al recibir Z = 1 o E_{EO} = 1, emitiendo RES_{NS} = 1
AR	Amarillo N-S/ Rojo E-O	010 (Amarillo)	100 (Rojo)	50	1	Transita a RV al cumplirse Z = 1 y $\overline{E_{NS}}$

Tabla 2: Mapeo de estados de la MEF, salidas vehiculares y comandos de temporización.

Simplificación Lógica mediante Mapas de Karnaugh

Durante la fase de análisis teórico en clase, las funciones de transición para la lógica de estado siguiente (LES) se simplificaron utilizando mapas de Karnaugh de 4 variables (Z, S_{EO}, E_{NS}, E_{EO})

A modo de ejemplo, para la función de permanencia o transición del estado RV hacia RA y RVext, la minimización por agrupamiento de mintérminos adyacentes en código Gray se obtuvo la siguiente ecuación lógica reducida para la bifurcación:

$$RVext = (E_{NS} + Z) \cdot S_{EO} \cdot \overline{E_{EO}}$$

$$RA\ (transicion) = (E_{NS} + Z) \cdot \overline{S_{EO}} \cdot \overline{E_{EO}}$$

Estas expresiones minimizadas garantizan que la implementación en puertas lógicas AND-OR de la FPGA consuma la menor cantidad posible de elementos lógicos (LEs), reduciendo el retardo de propagación combinacional.

Conclusiones

El desarrollo de la Actividad 6 permitió consolidar el diseño de sistemas digitales secuenciales sincrónicos mediante la descripción de hardware en VHDL y el uso de Máquinas de Estado Finito.

Al comparar las dos metodologías de diseño analizadas, se concluye lo siguiente:

1. **MEF Monolítica Única:** Presenta la ventaja de concentrar todo el comportamiento en una única entidad, pero sufre de una elevada complejidad combinacional a medida que aumentan los estados y las señales de entrada. Esto genera ecuaciones de transición extensas, mayor riesgo de estados no deseados o carreras lógicas, y una menor legibilidad del código VHDL.

2. **MEF Factorizada (Control + Datapath):** Demostró ser la metodología óptima y más robusta. Al aislar la lógica de temporización en un contador/prescaler dedicado y dejar a la MEF únicamente la toma de decisiones conceptuales, se logra un código modular, altamente legible y fácilmente escalable. Además, este enfoque facilita la reutilización de bloques lógicos en síntesis FPGA y simplifica el mantenimiento del sistema frente a modificaciones en los tiempos de conmutación.

La simulación funcional en GHDL y GTKWave confirmó que el controlador respeta estrictamente la exclusión mutua de vías, resuelve prioritariamente los vehículos de emergencia y gestiona correctamente las demandas peatonales, cumpliendo de manera satisfactoria con todos los requerimientos especificados por la cátedra.

Referencias

- Harris, S. L., & Harris, D. M. (2022). *Digital Design and Computer Architecture: RISC-V Edition*. Morgan Kaufmann.
- Wakerly, J. F. (2018). *Digital Design: Principles and Practices* (5a ed.). Pearson Education.