Contadores

Autor: Calpanchay Álvaro Román

Resumen

En esta actividad se investigaron los fundamentos de los circuitos secuenciales, incluyendo el latch D, el flip-flop D maestro-esclavo, los registros y las diferencias entre circuitos secuenciales sincrónicos y asincrónicos. Se revisaron las máquinas de estado finito (FSM) y su representación, así como la técnica de datapath para diseñar contadores. Posteriormente, se implementaron:

(i): un contador binario de 3 bits con reset sincrónico mediante FSM.

(ii): un contador binario de 4 bits con reset, carga y habilitación usando datapath con sumador.

Introducción

Los contadores son circuitos secuenciales que avanzan a través de una secuencia de estados en cada flanco de reloj. Constituyen bloques básicos en sistemas digitales como divisores de frecuencia, temporizadores y máquinas de control (Wakerly, 2018).

El diseño de contadores puede abordarse mediante máquinas de estado finito (FSM) o mediante datapath, combinando registros, sumadores y multiplexores bajo control. Las FSM se modelan con diagramas de estados, tablas de transición y ecuaciones de próximo estado (Harris & Harris, 2022).

Materiales y métodos

1) Objetivos

1_ Cerrojo D (Latch D).

El cerrojo D (ver Figura 1) es un dispositivo secuencial sensible al nivel que copia el valor de la entrada D hacia la salida Q mientras la señal de habilitación (EN o CLK) está activa. Cuando la habilitación se desactiva, el latch conserva el valor almacenado, funcionando como una memoria temporal de un bit. Se utiliza ampliamente como bloque elemental en registros y como parte interna de flip-flops más complejos (Wakerly, 2018).




Figura 1. a) Diagrama lógico del cerrojo D, b) Símbolo lógico del cerrojo D.

2_ Flip-flop D maestro-esclavo.

El flip-flop D (ver Figura 2) está formado por dos Cerrojos D conectados en cascada, controlados por fases opuestas de la señal de reloj. Esto asegura que la salida solo cambie en el flanco de reloj especificado. Con este arreglo, la salida Q solo cambia en el flanco del reloj, eliminando el problema de "transparencia"del latch simple (Wakerly, 2018).




Figura 2. Diagrama lógico de un flip-flop D.

3_ Registro.

Un registro es un circuito digital con dos funciones básicas: almacenamiento de datos y movimiento de datos. La capacidad de almacenamiento de un registro lo convierte en un tipo importante de dispositivo de memoria. La Figura 3 ilustra el concepto de almacenar un 1 o un 0 en un flip-flop tipo D.

Un 1 se aplica a la entrada de datos, como se muestra, y se aplica un pulso de reloj que almacena el 1 configurando el flip-flop. Cuando el 1 en la entrada se retira, el flip-flop permanece en el estado SET, almacenando así el 1.

Un procedimiento similar se aplica para el almacenamiento de un 0, restableciendo el flip-flop como se muestra en la Figura 3 (Wakerly, 2018).




Figura 3. El Flip-flop como elemento de almacenamiento.

4_ Circuito secuencial.

A diferencia de los circuitos combinacionales los circuitos secuenciales dependen no solo de las entradas actuales, sino también que dependen del estado previo, que se mantienen gracias a elementos de memoria, como los flip-dlops o latches.

Se describen mediante ecuaciones de próximo estado y de salida, lo que permite modelarlos matemáticamente y diseñarlos con herramientas como diagramas de estados (Harris & Harris, 2022).

5_ Circuito secuencial asincrónico.

En los circuitos secuenciales asincrónicos, los cambios de estado se producen únicamente en los flancos de la señal de reloj, lo que aporta predecibilidad y facilita el análisis temporal (Wakerly 2018).

6_ Circuito secuencial sincrónico.

En los circuitos sincronicos, las transiciones dependen de los cambios inmediatos en las entradas, sin señal de reloj, por lo que son más rápidos, pero más sensibles a problemas como hazards y condiciones de carrera (Wakerly 2018).

7_ Máquinas de estado finito (FSM, Finite State Machines).

Concepto

Una máquina de estado finito (FSM) es un modelo de circuito secuencial cuyo comportamiento se describe mediante un conjunto finito de estados, un conjunto de entradas, un conjunto de salidas y un mecanismo de transición que determina el próximo estado y (según el tipo) las salidas. A diferencia de la lógica combinacional, las salidas de una FSM dependen de las entradas y del estado (Harris & Harris, 2022).

Estructura general y tipos.

Existen dos tipos principales:

- Moore: donde las salida dependen solo del estado (ver imagen 4.a).
- Mearly: donde las salidas dependen del estado y de las entradas (ver imagen 4.b).




Figura 4.a). Máquina de Moore. 4.b). Máquina de Mearly

Formas de representación.

Las FSM se representan mediante diagramas de estados, tablas de transición y salida, o ecuaciones lógicas. El proceso de diseño incluye la asignación de estados y la síntesis en hardware usando flip-flops y lógica combinacional. Son esenciales para diseñar contadores, controladores y unidades de control de datapaths (Harris & Harris, 2022).

Asignación de estados.

La codificación de estados (cómo mapear cada estado simbólico a bits) impacta área, velocidad y facilidad de ruteo:

- Binaria/minimal: usa $[\log_2 N]$ flip-flops para N estados. Ahorra Flip-Flop, puede aumentar la complejidad combinacional.
- One-hot: un Flip-Flop por estado (solo uno en'1'). Simplifica la lógica, acelera diseño en FPGA; usa más Flip Flop.
- Gray: estados adyacentes difieren en 1 bit; útil para reducir conmutaciones y riesgos de "hazards" en contadores/secuencias.
- Johnson/Anillo y codificaciones específicas: convenientes en contadores o secuencias periódicas.
- Criterios de elección: objetivo de tecnología (ASIC vs FPGA), frecuencia de reloj requerida, área/consumo, facilidad de verificación y depuración.

(Wakerly, 2018; Harris & Harris, 2022).

Análisis y síntesis.

Análisis (partir de un circuito y obtener su comportamiento):

1- Identificar flip-flop (tipo D, JK, etc.) y su ecuación característica.
2- Escribir las ecuaciones del próximo estado a partir de la lógica combinacional.
3- Construir un diagrama de estados y deducir la secuencia, salidas y posibles condiciones indeseadas.

Síntesis:

Partir de la especificación y construir el circulo

1- Definir especificación (requisitos funcionales, temporales y de reset).
2- Elaborar un diagrama de estados, tabla de transiscion y salidas (Moore o Mearly).
3- Elegir codificación de estados (binaria, one-hot, gray).
4- Derivar las ecuaciones y simplificar.
5- Implementar en flip-flops D y lógica combinacional.
6- Definir reset y condiciones de arranque (estado inicial).
7- Realizar verificación, simulación, cobertura de estados/transiciones, si hay múltiples dominios de reloj, sincronización y control de meta estabilidad.

(Harris & Harris, 2022; Wakerly, 2018).

2) Diseño de un contador de 3 bits.

Requerimientos:

- Entradas: reset.
- Salida: número binario de 3 bits.
- Si el reset está activo, en el próximo flanco de reloj la salida será 0.
- Si es otro caso, se suma 1 al estado actual.


a)

identificación de estados y salidas.

Estados	E0	E1	E2	E3	E4	E5	E6	E7
Salidas	0	1	2	3	4	5	6	7

b)

Esquema y topológica de la MEF Moore.



c)

tabla de estados y de salida.

Estados	Entradas (Reset)		Salida (Y)
	0	1	
E0	E1	E0	0
E1	E2	E0	1
E2	E3	E0	2
E3	E4	E0	3
E4	E5	E0	4
E5	E6	E0	5
E6	E7	E0	6
E7	E0	E0	7

Tabla 1. Estados y salida

d)

codificación de estados y salidas.

Salida	Binario natural
0	000
1	001
2	010
3	011
4	100
5	101
6	110
7	111

Tabla 2. Salidas

Estado	Binario natural
E0	000
E1	001
E2	010
E3	011
E4	100
E5	101
E6	110
E7	111

Tabla 3. Estados

e)

Tabla de transición.

Estado actual			Salida
$Q_2\ Q_1\ Q_0$	Reset		$Y_2\ Y_1\ Y_0$
	0	**1**	
000	001	000	000
001	010	000	001
010	011	000	010
011	100	000	011
100	101	000	100
101	110	000	101
110	111	000	110
111	000	000	111
	$D_2\ D_1\ D_0$	$D_2\ D_1\ D_0$	

Tabla 4. Transiciones

f)

Síntesis de lógica de transición.

En las siguientes imágenes se presentan los diferentes diagramas de Karnaugh basados en la tabla 4 (Ver figura 5 y figura 6).




Figura 5. Diagrama de Karnaugh para Do




Figura 6. Diagramas de Karnaugh para D1 y D2

En la figura 7 se muestra el diagrama circuital de la síntesis del contador de 3 bits.




Figura 7. Diagrama de síntesis del contador de 3 bits.

3)

Contador de 4 bits

Requerimientos

- Entradas: reset, carga, habilitación.
- Salida: número binario de 4 bits
- Si el reset está activo, en el próximo flanco de reloj la salida será 0, sino se mira la carga.
- Si la carga está en activo, se asigna a la salida.
- Si la habilitación está activa, en cada flanco de reloj la salida se incrementa en 1.

a)

Se identifican las variables de entrada y salida.

Entradas:

- Reset (RST)
- Carga
- Habilitacion (HAB)
- Valor_carga
- Clk

Salidas

- Cuenta

Modos de operación del Datapath:

REINICIAR (0000): Se activa con RST = 1

CARGAR (valor_carga): Se activa con $\overline{RST}.Carga$ = 1

CONTAR (Cuenta +1): Se activa con $\overline{RST.CARGA}.HAB$ = 1

DETENER (Cuenta): Se activa con $\overline{RST.CARGA.HAB}$ = 1

b)

Se determina la función estado siguiente (ES) en función del estado actual (EA) y de las entradas (ENT) (ver table 5):

$$\mathrm{ES} = \mathrm{f}(\mathrm{EA}, \mathrm{ENT})$$

RST	CARGA	HAB	MODO	VALORES
1	-	-	REINICIAR	0000
0	1	-	CARGAR	$V_3V_2V_1V_0$
0	0	1	CONTAR	EA+1
0	0	0	DETENER	EA

Tabla 5. Variables de entrada y de salida.

De la tabla 5 obtengo la función estado siguiente:

$$ES = \begin{cases} REINICIAR\ si\ RST \\ CARGAR\ si\ \overline{RST}.CARGA \\ CONTAR\ si\ \overline{RST.CARGA}.HAB \\ DETENER\ si\ \overline{RST.CARGA.HAB} \end{cases}$$

Para determinar cada caso, se añade un bloque de prioridad con una salida de 2 bits que indicará al multiplexor que caso debe ejecutar.

RST	CARGA	HAB	P0	P1
1	-	-	0	0
0	1	-	0	1
0	0	1	1	0
0	0	0	1	1

Tabla 6. Valores para cada función.

f)

Diagrama esquemático del contador de 4 bits (Figura 8).




Figura 8. Contador síncrono de 4 bits con carga paralela, habilitación y reset, implementado mediante un registro de 4 bits, un multiplexor y lógica combinacional.

Conclusiones

El uso de mapas de Karnaugh en una MEF permite obtener ecuaciones lógicas mínimas para cada bit del próximo estado y es ideal para diseños pequeños, donde se busca comprender la relación directa entre el álgebra booleana y el comportamiento del circuito.

En cambio, el método de datapath organiza el sistema en bloques funcionales (registro, sumador, multiplexores y unidad de control), lo que facilita el diseño en implementaciones más complejas.

En síntesis, Karnaugh optimiza la lógica, mientras que datapath optimiza la estructura y el flujo de datos dentro de la MEF.

Resultados y discusiones

En la figura 9 se puede visualizar el diagrama de tiempo de la maquina sintetizada estudiada.




Figura 9. Diagrama de tiempo del contador de 3 bits.

En la figura 10, a la CARGA se le asigno un valor aleatorio $(0011)_2$ para ver el funcionamiento del circuito cuando se activa:




Figura 10. Diagrama de tiempo del contador de 4 bits.

Referencias

- Harris, S. L., & Harris, D. (2022). Digital design and computer architecture: RISC-V edition. Morgan Kaufmann.
- Wakerly, J. F. (2018). Digital design: Principles and practices. Prentice Hall.