

目录

光刻技术基础

第一章 纳米制造技术概论

第二章 光学光刻

第三章 电子束光刻

直写与压印技术

第四章 聚焦离子束加工

第五章 扫描探针光刻

第六章 纳米压印光刻

图形转移与自组装

第七章 刻蚀与图形转移

第八章 薄膜沉积技术

第九章 自组装与间接纳米制造

工艺实践与应用

第十章 半导体衬底与热处理工艺

第十一章 工艺配方手册

第十二章 应用前景与发展趋势

纳米制造技术：原理、工艺与实践

前言

纳米制造 (nanofabrication) 是现代技术的基础工艺之一。从集成电路 (integrated circuit) 的持续微缩, 到光子器件 (photonic device)、微机电系统 (MEMS) 和生物芯片 (bioMEMS) 的兴起, 纳米尺度的图形化与加工能力决定了众多领域的技术边界。

然而, 纳米制造的知识体系分散在大量英文文献中, 且不同来源的侧重点各异: 有的偏重物理原理, 有的强调工艺实践, 有的聚焦于特定技术路线。对于需要系统掌握这一领域的工程师和研究人员而言, 缺少一本结构清晰、覆盖全面的中文参考书。

本书正是为填补这一空缺而编写。我们从四部权威来源中提取核心内容, 经过系统整理和交叉验证, 编纂为这本中文参考手册:

- **Cui (2025)** 《Nanofabrication: Principles, Capabilities and Limits》——全面覆盖纳米制造各项技术的原理与极限, 共419页, 是本书的主要骨架来源。
- **Campbell (2008)** 《Fabrication Engineering at the Micro and Nanoscale》第3版——半导体制造工艺的经典教材, 共825页, 提供了扎实的工艺基础和器件背景。
- **De Teresa (2020)** 《Nanofabrication: Nanolithography Techniques and Their Applications》——一篇精炼的综述, 梳理了各类纳米光刻技术的对比与应用前景。
- **Georgia Tech EBL Facility**——来自佐治亚理工学院电子束光刻实验室的实际操作手册, 提供了具体的工艺参数和配方。

本书不是上述文献的简单翻译, 而是在理解原意的基础上进行了重新组织、精简和补充。每个技术点都标注了出处, 读者可据此查阅原文获取更多细节。

本书结构

全书分为四篇, 共十二章:

第一篇 光刻技术基础 (第1-3章)

奠定纳米制造的基础知识。第1章介绍纳米制造的基本概念与技术分类；第2章系统讲解光学光刻（optical lithography）的原理、分辨率极限与工艺流程；第3章详述电子束光刻（electron beam lithography, EBL）的成像机理、邻近效应校正与典型应用。

第二篇 直写与压印技术（第4–6章）

覆盖三种非掩模（maskless）图形化技术。第4章讨论聚焦离子束（focused ion beam, FIB）的加工原理与应用；第5章介绍扫描探针光刻（scanning probe lithography, SPL）的各种模式；第6章讲解纳米压印（nanoimprint lithography, NIL）的工艺方案与模具制备。

第三篇 图形转移与自组装（第7–9章）

从光刻胶图形到功能结构的关键步骤。第7章涵盖干法与湿法刻蚀（etching）技术及其选择性控制；第8章介绍薄膜沉积（thin film deposition）方法，包括物理气相沉积（PVD）和化学气相沉积（CVD）；第9章讨论自组装（self-assembly）与嵌段共聚物光刻（block copolymer lithography）等自下而上的方法。

第四篇 工艺实践与应用（第10–12章）

面向实际操作。第10章讲解衬底（substrate）准备与表面处理；第11章汇总常用工艺配方与参数窗口；第12章以典型应用案例展示各技术的集成与选择。

参考来源说明

本书所有技术论述均标注来源，以便读者追溯和深入阅读。引用格式如下：

在正文中，来源信息以括注形式出现在相关段落末尾，格式为：

[1]

其中 § 后为原文章节编号，pp. 后为原文页码。多个来源时用分号分隔，例如：

[2]

四个来源的缩写分别为：

缩写	完整来源
Cui 2025	Zheng Cui, 《Nanofabrication: Principles, Capabilities and Limits》, 2025
Campbell 2008	Stephen A. Campbell, 《Fabrication Engineering at the Micro and Nanoscale》 3rd ed., 2008
De Teresa 2020	De Teresa et al., 《Nanofabrication: Nanolithography Techniques and Their Applications》, 2020
GT EBL	Georgia Tech EBL Facility, nanolithography.gatech.edu

当某一论述仅基于编者的综合理解而非某一特定段落时，会标注多个来源并注明"综合"。

阅读建议

本书可以通篇顺序阅读，也可以根据读者背景和需求选择重点章节：

IC工艺工程师 建议优先阅读第2章（光学光刻）、第7章（刻蚀）、第8章（沉积）和第10章（衬底准备）。这四章覆盖了半导体产线中最常用的工艺模块。有需要时再参考第3章了解电子束直写在掩模制备中的应用。

科研人员 建议重点阅读第3章（EBL）、第4章（FIB）、第5章（SPL）和第9章（自组装）。这些章节涉及实验室中常用的纳米加工手段及其前沿进展。第11章的工艺配方对实验方案设计有直接参考价值。

初学者 建议从第1章开始，建立对纳米制造技术体系的整体认识，然后根据兴趣选择后续章节。第2章和第7章的内容相对基础，适合作为进一步学习的起点。

无论哪种读者，第12章的应用案例都值得浏览，它展示了不同技术如何在实际器件制造中协同工作。

本书编纂于2026年。技术参数以各来源出版时的数据为准，读者在实际工艺中应参考设备厂商的最新规格。

参考文献

1. [Cui 2025, § X.X, pp.XX](#)  ↩
2. [Cui 2025, § 3.2, pp.45–48; Campbell 2008, § 7.1, pp.201–205](#)  ↩

第一篇

光刻技术基础

第一章 纳米制造技术概论

1.1 纳米制造的定义与范畴

纳米制造（Nanofabrication）是指制造特征尺寸在100纳米以下的结构和器件的技术总称。传统机械加工虽然可以实现纳米级的定位精度，但加工出的零件本身仍然是宏观尺度。纳米制造根本不同：所制造的结构本身就处于纳米尺度。实现这一目标依赖于平面工艺（Planar Processing）的制造范式，该范式由集成电路发明人Jack Kilby在60多年前提出，奠定了现代IC制造和微纳制造技术的基础。^[1]

纳米制造涵盖广泛的知识领域，涉及不同的物理和化学原理。反应离子刻蚀通过等离子体放电同时涉及物理和化学过程；湿法刻蚀则完全是化学过程。从应用角度看，一项成熟且成功的工艺技术可能没有完整的理论基础，但只要能稳定地产出预期结果，就具有实用价值。^[2]

自上而下与自下而上

纳米制造技术可以明确地分为两大类：自上而下（Top-down）和自下而上（Bottom-up）。

自上而下方法从宏观材料出发，通过光刻、刻蚀等手段逐步去除或加工材料，形成纳米结构。这是集成电路制造的核心方法。自下而上方法则依赖纳米尺度实体（如纳米球、纳米晶体或分子）之间的自发吸引力进行自组装（Self-assembly），可以突破自上而下工艺的特征尺寸极限。自组装过程通常形成晶格状结构或周期性阵列。要制造有用的纳米结构，自组装通常需要由自上而下制造的模板结构来引导或定向。^{[3][4]}

一般而言，特征尺寸大于100 nm的制造属于微制造（Microfabrication），100 nm以下则称为纳米制造。大多数纳米制造技术（除扫描探针外）都是从微制造技术发展而来。从微米到纳米不仅仅是尺寸的缩小，而是制造技术的重大飞跃。例如，光学光

刻的分辨率过去受限于照明光的波长，但随着技术进步，光学光刻的分辨率极限持续降低，光学衍射的理论极限已被突破，现在光学光刻可以制造小于10 nm的特征。^[5]

1.2 历史发展脉络

集成电路制造自1960年代开始以来，光学光刻一直是制造平面微结构的首选技术。早期IC的特征尺寸为数微米，光学光刻使用可见光，与照相馆的照片复印没有本质区别。随着电路特征尺寸缩小，需要更短波长的照明光。

光源演进路径如下：

时期	光源	波长	最小特征尺寸
1970-1980年代	汞灯 g线	436 nm	7000-1000 nm
1980-1990年代	汞灯 i线	365 nm	1000-350 nm
1990-2000年代	KrF准分子激光	248 nm	350-180 nm
2000-2010年代	ArF准分子激光	193 nm	180-32 nm
2019年至今	EUV	13.5 nm	32 nm及以下

^{[6][7]}

摩尔定律（Moore's Law）预测集成电路的晶体管密度每18-24个月翻一番，60多年来一直指导着IC产业的发展方向。2016年Nature杂志曾刊文称摩尔定律将走向终结。然而IC产业提出了新的解读方式：当前"3纳米代"IC实际上只需制造12 nm半节距（Half-pitch）的最小特征，这得益于高数值孔径EUV光刻等纳米制造技术的进步。摩尔定律至少在未来15年内仍将有效。^[8]

电子束光刻（Electron Beam Lithography, EBL）实现纳米制造的时间远早于光子。1970年代初期，EBL已能够图案化小至60 nm的特征。1980年代初期，当光学光刻

被预言即将终结时，EBL曾被提议作为大规模IC制造的替代技术。但光学光刻的持续进步使这一设想未能实现。^[9]

1.3 主要技术分类

纳米制造技术本质上关乎图案化（Patterning）和图案转移（Pattern Transfer）两个核心步骤。图案化是最关键的环节，决定了能制造多小的结构。图案转移分为两类：通过刻蚀实现的减材工艺和通过沉积实现的增材工艺。^[10]

投影光刻

投影光刻（Projection Lithography）将掩模图像投射到涂覆聚合物抗蚀剂的平面基底上。照射源可以是光（光学投影光刻）、电子（电子投影光刻）、离子（离子投影光刻）或原子（原子投影光刻）。投影光刻是并行图案化过程，掩模中的所有特征同时成像。IC的大批量制造完全依赖投影光刻。^[11]

探针光刻

探针光刻（Probe Lithography）使用微纳尺度的探针替代传统机械加工工具。探针可以是非固体型（聚焦电子束、离子束或激光束），也可以是固体型（扫描隧道显微镜或原子力显微镜的探针）。非固体探针以逐点扫描方式曝光聚合物抗蚀剂，属于低吞吐量工艺。固体探针可以直接操纵原子、形成氧化图案，或像“钢笔”一样将液体转移到固体表面。^[12]

模具光刻

纳米压印光刻（Nanoimprint Lithography, NIL）使用母版压印对纳米图案进行复制。一旦制造出压印模板，就可以反复使用，以极低成本复制大量相同的纳米结构。制造压印模板本身仍需依赖投影或探针光刻。^{[13][14]}

其他关键技术

技术类别	代表性技术	主要特点
聚焦离子束（FIB）	Ga+ FIB, He离子显微镜	直接铣削或沉积，无需抗蚀剂
扫描探针光刻（SPL）	氧化SPL, 热SPL	原子级精度，面积小
自组装	嵌段共聚物DSA	周期性结构，需模板引导
刻蚀技术	RIE, ICP, 湿法刻蚀	图案转移的核心工艺
薄膜沉积	CVD, PVD, ALD	增材图案转移

[15][16]

1.4 分辨率的物理极限

光学衍射极限

光学光刻的分辨率由Rayleigh准则定义：

$$R=k_1\lambda NA$$

其中 λ 为照明波长，NA 为数值孔径（Numerical Aperture）， k_1 为与成像过程相关的因子（ $k_1 < 1$ ）。Abbe衍射极限给出了更精确的描述：显微镜无法分辨距离小于 $\lambda/2NA$ 的两个物体，对应 $k_1=0.5$ 。理论上 k_1 的极限值为0.25。通过各种分辨率增强技术（Resolution Enhancement Technique, RET），光学光刻已经突破了这一理论极限。 [17][18]

电子的德布罗意波长

电子的波长由德布罗意关系给出：

$$\lambda=1.2V \text{ (nm)}$$

其中 V 为电子能量 (eV)。100 eV 电子的波长仅为 1.2 埃 (0.12 nm)，比光学波长短数十万倍。这意味着电子波长本身不是 EBL 的分辨率限制因素。实际限制来自电子像差和电子在抗蚀剂中的散射。^[19]

二次电子散射极限

数十年前研究者曾总结，二次电子平均散射距离约 10 nm，这限制了 EBL 的分辨率不会优于 10 nm。然而这一结论并不完全正确，因为 EBL 不仅依赖电子能量沉积，还取决于抗蚀剂材料和工艺。后者可以在一定程度上抑制二次电子引起的能量展宽效应，使分辨率突破 10 nm。实验已在 PMMA 中实现了 4-5 nm 的特征，甚至在像差校正 STEM 中实现了 1.7 nm 的线条特征。^{[20][21]}

1.5 关键应用领域

集成电路制造

IC 制造代表了纳米制造的最高水平。全球仅有少数公司能够承担如此昂贵的业务。2019 年 EUV 光刻首次部署于 7 nm 技术节点的逻辑芯片量产。高数值孔径 (High-NA) EUV 扫描仪 (NA = 0.55) 可实现亚 8 nm 半节距分辨率，用于 2 nm 逻辑节点的 IC 制造。ASML 在 2023 年 12 月向 Intel 交付了第一台高 NA EUV 扫描仪，超高 NA (>0.7) EUV 扫描仪也在开发中。^[22]

MEMS/NEMS

微机电系统 (Microelectromechanical Systems, MEMS) 和纳机电系统 (Nanoelectromechanical Systems, NEMS) 是纳米制造技术在传感器、执行器和微流体器件领域的重要应用。掩模对准器仍然在 MEMS 制造中发挥重要作用，特别是大特征尺寸的光刻。^[23]

光子学

光子晶体（Photonic Crystal）结构、波导、光栅等光子学器件的制造广泛依赖纳米制造技术。干涉光刻可以直接制造二维和三维光子晶体结构。EBL则用于制造曲线形状的光学元件，如波导。^{[24][25]}

生物与医学

纳米光刻技术在生物和医学领域有新兴应用，包括纳米传感器、微流控器件、能量存储与转换器件等。^[26]

量子技术

量子器件的制造（如量子点接触、量子比特）对纳米制造精度提出了极高要求，EBL在量子器件原型制造中扮演关键角色。二维材料（如石墨烯异质结构）上的霍尔条和量子点接触器件通过EBL实现图案化。^[27]

1.6 本书结构导读

本书系统梳理了纳米制造领域的核心技术，内容编排按照技术类别和应用深度展开。

第一部分涵盖核心光刻技术：光学光刻（第二章）详述从g线到EUV的光源演进、分辨率增强技术和多重图案化方法；电子束光刻（第三章）介绍电子光学原理、邻近效应校正、抗蚀剂材料与工艺以及高通量方案。

后续部分将覆盖聚焦离子束技术、纳米压印、扫描探针制造、自组装、刻蚀与沉积等图案转移技术，以及这些技术在集成电路、光子学和纳米技术等领域的应用。

每项技术的介绍都力求呈现平衡的视角：既描述其优势，也指出其局限性，使读者对各种纳米制造技术的正面和负面特性都有清晰认识。^[28]

本章要点 | 本章小结

1. 纳米制造是制造100 nm以下特征尺寸结构的技术总称，源于平面工艺范式，涵盖自上而下和自下而上两大技术路线。
2. 光学光刻是IC制造的核心技术，经历了从可见光到EUV（13.5 nm）的波长演进，摩尔定律在纳米制造技术驱动下至少可延续到2040年代。
3. 主要纳米制造技术包括：光学光刻（高吞吐量、高成本）、电子束光刻（高分辨率、低吞吐量）、聚焦离子束（直写、无需抗蚀剂）、纳米压印（低成本复制）、扫描探针（原子级精度）和自组装（周期性结构）。
4. 分辨率极限由不同物理机制决定：光学光刻受衍射极限约束（Rayleigh准则），EBL受电子散射和抗蚀剂特性限制，理论上仅受限于电子束直径。
5. 纳米制造的应用领域涵盖IC制造、MEMS/NEMS、光子学、生物医学和量子技术等，每项技术都有其独特的优势和局限性。

参考文献

1. [Cui 2025, § 1.1, pp.1-3](#)  
2. [Cui 2025, § 1.3, pp.6-8](#)  
3. [Cui 2025, § 1.2, pp.3-6](#)  
4. [De Teresa 2020, § 1.1.1](#)  
5. [Cui 2025, § 1.1, p.6](#)  
6. [Cui 2025, § 2.1, pp.9-10](#)  
7. [Cui 2025, Table 2.2, p.22](#)  
8. [Cui 2025, Preface, pp.v-vi](#)  

9. [Cui 2025, § 3.1, pp.83-85](#)  ↩
10. [Cui 2025, § 1.3, pp.6-8](#)  ↩
11. [Cui 2025, § 1.2, pp.4-5](#)  ↩
12. [Cui 2025, § 1.2, pp.4-5](#)  ↩
13. [Cui 2025, § 1.2, p.5](#)  ↩
14. [De Teresa 2020, § 1.2.3](#)  ↩
15. [De Teresa 2020, § 1.1-1.4](#)  ↩
16. [Cui 2025, § 1.2-1.3](#)  ↩
17. [Cui 2025, § 2.2, pp.10-14](#)  ↩
18. [Cui 2025, § 2.7, pp.34-37](#)  ↩
19. [Cui 2025, § 3.1, pp.83-84](#)  ↩
20. [Cui 2025, § 3.4.3, pp.114-115](#)  ↩
21. [Cui 2025, § 3.6, pp.130-131](#)  ↩
22. [Cui 2025, § 2.4.2, pp.22-26](#)  ↩
23. [Cui 2025, § 2.8, p.59](#)  ↩
24. [Cui 2025, § 2.10, pp.65-68](#)  ↩
25. [Cui 2025, § 3.3.4, p.101](#)  ↩
26. [De Teresa 2020, § 1.6.2-1.6.3](#)  ↩
27. [De Teresa 2020, § 3.5](#)  ↩
28. [Cui 2025, § 1.3, pp.7-8](#)  ↩

第二章 光学光刻

2.1 光学光刻原理

集成电路制造自60多年前开始平面工艺以来，光学光刻（Optical Lithography）一直是制造平面微结构的首选技术。光学光刻也常称为光刻（Photolithography）。其基本原理是将掩模（Mask）或光罩（Reticle）上的图案成像到涂覆光刻胶（Photoresist）的平面基底表面。光子能量聚焦到光刻胶中，引起聚合物链断裂（正性光刻胶）或交联（负性光刻胶），经显影后形成掩模图案的浮雕结构。^[1]




图 2-1 投影光刻系统结构示意图。光源发出的紫外光经照明光学系统均匀化后照射掩模版，投影物镜将掩模图案以4:1缩小比例成像于晶圆表面光刻胶上。

Rayleigh准则与成像方程

投影光学光刻系统的分辨率极限由以下方程定义：

$$R=k_1\lambda/NA$$

其中 R 为最小可分辨特征尺寸， λ 为照明波长， $NA=n\sin\theta$ 为数值孔径（Numerical Aperture）（ n 为介质折射率， θ 为进入透镜的光线最大锥角的半角）， k_1 为与具体成像工艺相关的因子（ $k_1 \leq 1$ ）。

焦深（Depth of Focus, DOF）也与波长和数值孔径相关：

$$DOF=k_2\lambda/NA^2$$

其中 k_2 为与具体光刻系统和光刻胶工艺相关的常数。该方程仅在 $NA \leq 0.5$ 时有效。对于更高NA，DOF按以下修正公式计算，下降更为陡峭：

$$DOF=k_3\lambda/(1-NA^2)$$

[2][3]

从分辨率方程可以直观理解：更短的波长使光衍射分布更窄，因此固定直径的透镜能收集更多衍射光；更大的数值孔径在固定波长下可接纳更多高阶衍射光。两者都能改善成像分辨率。然而增大NA会减小DOF，这在大批量晶圆制造中是严重问题，因为晶圆不可能完全平坦。

IC制造中每层电路布局都有一组关键最小特征，其尺寸称为关键尺寸（Critical Dimension, CD），必须控制在 $\pm 10\%$ 的变化范围内。DOF必须足够大以确保整个晶圆上的CD变化都在目标范围内。[4]

半节距与 k_1 极限

2001年起，半导体产业开始使用半节距（Half-pitch, hp）来定义技术节点，而非最小线宽。按此定义， k_1 因子的理论极限为0.25。Abbe衍射极限表明显微镜无法分辨距离小于 $\lambda/2NA$ 的两个物体，对应 $k_1=0.5$ 。通过各种分辨率增强技术， k_1 已从早期的0.6以上持续降低，甚至突破了0.25的理论极限。[5]

投影与接触式光刻

IC制造最初采用接触式光学光刻（Contact Lithography），掩模与光刻胶直接接触，以1:1比例成像。投影光学光刻可以将掩模图案缩小投影到光刻胶上（5:1或10:1），能够图案化更小的特征，并消除接触光刻中的掩模损伤和污染问题。对于亚微米图案化，投影光学光刻占主导地位。DUV扫描仪的缩小比为4:1。^{[6][7]}

2.2 光源演进

汞灯时代

早期光学光刻使用汞灯作为照明光源。汞灯光谱中波长436 nm的g线首先被利用；随着特征尺寸缩小，365 nm的i线成为选择。汞灯可以同时提供多个波长，但在更短波长处光子能量不足以满足大批量IC生产的需求。^[8]

深紫外准分子激光

准分子激光（Excimer Laser）是脉冲气体放电激光器，在紫外光谱区产生光输出。KrF准分子激光（248 nm）具有最高的相对功率，是进入深紫外（Deep UV, DUV）光刻的首选光源。ArF准分子激光（193 nm）成为下一代DUV光源。

准分子激光	波长	活性气体	相对功率
F ₂	157 nm	分子氟	10
ArF	193 nm	氟化氩	60
KrF	248 nm	氟化氪	100
XeCl	308 nm	氯化氙	50
XeF	351 nm	氟化氙	45

[9]

产业界曾从1998年开始开发157 nm光学光刻，目标是70 nm IC特征尺寸。但157 nm波长面临三个关键技术障碍：透镜材料（熔融石英在157 nm高吸收）、掩模保护膜（Pellicle，无法承受157 nm辐射）和光刻胶（248/193 nm光刻胶在157 nm过度吸收）。2004年193 nm浸没光刻技术成熟后，157 nm光学光刻变得不再必要。[\[10\]](#)

光源演进的完整路线：

时期	光源	波长	最小特征尺寸
1970-1980年代	汞灯 g线	436 nm	7000-1000 nm
1980-1990年代	汞灯 i线	365 nm	1000-350 nm
1990-2000年代	KrF准分子激光	248 nm（DUV）	350-180 nm
2000-2010年代	ArF准分子激光	193 nm（DUV）	180-32 nm
2019年至今	LPP Sn等离子体	13.5 nm（EUV）	32 nm及以下

[\[11\]](#)

2.3 光刻胶

正性光刻胶基础

正性光刻胶中，长链分子在光子能量作用下通过链断裂（Chain Scission）过程断裂为短链，曝光区域在显影后被去除。光刻胶由四种基本成分构成：树脂（Resin，提供抗蚀性）、溶剂（Solvent，保持液态以便旋涂）、光活性化合物（Photoactive Compound，PAC，决定对特定波长的灵敏度）和添加剂（Additives，控制光吸收和溶解性）。

负性光刻胶中，短链分子在曝光后交联（Cross-linking）形成长链，曝光区域在显影后保留。^[12]

光刻胶的关键特性

光刻胶通过以下参数表征：

1. 灵敏度（Sensitivity）：决定曝光速度，定义为使光刻胶完全显影所需的最小曝光剂量（ mJ/cm^2 ）。灵敏度越高，所需剂量越少。
2. 对比度（Contrast）：决定图案侧壁的陡峭程度和高宽比。由显影曲线（剩余厚度 vs. 曝光剂量）的斜率定义。
3. 刻蚀选择性（Etch Selectivity）：光刻胶作为刻蚀掩模时的关键参数，定义为基底刻蚀速率与光刻胶刻蚀速率之比。
4. 分辨率（Resolution）：取决于曝光系统分辨率、分子量 and 对比度、显影条件等因素。薄胶层更容易实现高分辨率图案。
5. 曝光宽容度（Exposure Latitude）：CD变化在 $\pm 10\%$ 内所允许的曝光剂量范围。

^[13]

化学放大胶（CAR）

光学光刻进入248 nm DUV波长后，化学放大胶（Chemically Amplified Resist, CAR）成为工作胶。CAR技术由IBM在1980年代率先开发，以适应早期DUV光源的弱光强。

CAR的高灵敏度依赖于光酸产生剂（Photoacid Generator, PAG）。曝光时PAG产生少量光酸"种子"；在后曝光烘烤（Post-Exposure Bake, PEB）步骤中，光酸催化化学反应，且反应后酸被再生。每个PAG可在PEB后产生800-1200个光酸分子^[14]。传统i线光刻胶需要超过 $100 \text{ mJ}/\text{cm}^2$ 光子能量，CAR仅需 $10\text{-}20 \text{ mJ}/\text{cm}^2$ 。

CAR面临的问题：光酸分子可被空气中痕量胺（低至5 ppb）失活，导致T形顶部或膨胀。解决方案包括在曝光工具或洁净室中使用化学过滤器控制空气质量，以及保持曝光到PEB的时间窗口尽可能短。PEB步骤中极高的化学放大速率也要求对烘烤温度和时间进行极其严格的控制。[15]

负性显影（NTD）

正性光刻胶也可以通过负性显影（Negative Tone Development, NTD）产生负性图案。标准正性显影剂为碱性溶液（四甲基氢氧化铵，TMAH），NTD使用溶剂型显影剂。使用NTD的原因在于193 nm DUV的负性光刻胶质量始终不如正性对应物，正性胶配合亮场掩模和NTD可在亚50 nm范围内获得更好的图案质量。[16]

EUV光刻胶

DUV时代的CAR不再适用于EUV光刻：CAR在13 nm波长下比193 nm波长更透明，吸收更少导致灵敏度低；在22 nm以下特征中因光酸扩散导致线边缘粗糙度（Line Edge Roughness, LER）恶化。

新型EUV光刻胶采用含金属原子（Hf, Zr, Zn, Sn）的无机材料，具有增强的EUV吸收能力。这些非化学放大型金属氧化物光刻胶具有比有机胶更好的等离子体刻蚀抗性。对于亚32 nm代IC，胶厚小于35 nm。全干法负性EUV光刻胶已展示亚10 nm线条分辨率，可通过真空升华进行涂覆和显影。[17]

线边缘粗糙度（LER）与线宽粗糙度（LWR）

LER定义为实际线边缘相对于平均线边缘的 3σ 标准偏差。LER的一般趋势是灵敏度越高的光刻胶，线边缘越粗糙。通过分析建模已证明CAR中灵敏度-LER之间的权衡具有根本性，意味着在任何标准CAR工艺中同时实现低粗糙度、低剂量和高分辨率存在基本限制。

在16 nm以下特征尺寸，LER导致线宽变化，称为线宽粗糙度（Linewidth Roughness, LWR）。当前IC制造要求光刻胶满足 $LWR < 15\%$ ，分辨率 < 10 nm，曝

光剂量低至20 mJ/cm²。EUV光刻中使用非CA型含无机成分的光刻胶使LER问题有所改善。^[18]

2.4 分辨率增强技术

k1 因子的降低是光学光刻发展的核心主题。分辨率增强技术（Resolution Enhancement Technique, RET）涵盖从照明系统到掩模到光刻胶层的全部创新。

光学光刻组件	降低k1的创新
照明光学系统	离轴照明（OAI）：环形、四极或自定义
掩模	相移掩模（PSM）、光学邻近校正（OPC）
光刻胶	顶面成像（TSI）、抗反射涂层（ARC）、无机胶
多重图案化	多次光刻和刻蚀、自对准多重图案化

^[19]

离轴照明（OAI）

传统照明中，高阶衍射光因透镜有限NA而被截断。若照明以倾斜角度通过离轴孔径入射，零阶光被阻挡，高阶衍射光则可以通过掩模特征成像，增强分辨率。

OAI有两种主要方案：环形OAI和四极OAI（也称SHRINC, Super High Resolution by Illumi-Nation Control）。四极OAI对线/间距图案最有效，使用i线光刻可分辨0.275 μm线/间距图案。环形OAI没有方向选择性，但增强效果较弱。

OAI是所有RET中最容易实施且成本最低的方案，也是商用光学光刻系统中使用最广泛的RET。现代DUV扫描仪配备可编程照明器（如ASML的FlexRay，配有4000个微反射镜），可通过光源-掩模优化（Source-Mask Optimization, SMO）进行调优。SMO已成为IC设计流程中的标准做法。^[20]

相移掩模（PSM）

相移概念于1982年提出^[21]：通过在掩模特征周围引入180°相位差的光波来抑制衍射。主要类型包括：

交替PSM（Alternating PSM）具有最强的分辨率增强效果，但存在三个关键限制：仅适用于高周期性图案；相位冲突在180°和0°区域边界产生非预期暗线；掩模制造成本至少是传统掩模的10倍。

衰减PSM（Attenuated PSM，也称半色调PSM或嵌入式PSM）是最广泛使用的类型。其掩模结构与传统二元掩模类似，铬层被5-15%透过率且有180°相移的薄膜取代。虽然增强效果不如交替PSM，但因制造简单和低成本，一直使用到65 nm节点。衰减PSM也可应用于EUV光刻，通过改变吸收层材料和层结构来实现相移和衰减。

无铬相移光刻（Chromeless Phase Lithography, CPL）是交替PSM的变体。在全透明掩模上，0°和180°相位区域的边界处因光波相消产生暗线。CPL配合OAI和0.85NA光学系统，在193 nm波长下实现了70 nm特征和160 nm最小节距（ $k_1 \approx 0.3$ ）。^[22]

光学邻近校正（OPC）

衍射导致精细细节在成像过程中丢失，表现为角部圆化（Corner Rounding）和线端缩短（Line-end Shortening），称为光学邻近效应。OPC通过有意修改原始设计来补偿这些效应。所有OPC特征都是亚分辨率的，不会在光刻胶中成像。

亚分辨率辅助特征（Sub-Resolution Assist Feature, SRAF），也称散射条（Scattering Bars），是放置在主特征旁边的窄线，使孤立线在光刻上表现得更像密集线，均衡CD。

OPC方法分两类：基于规则的方法速度快但准确度有限；基于模型的方法逐段模拟光学成像并迭代最小化边缘放置误差（Edge Placement Error, EPE），更精确但计算密集。当前主流OPC方法已全部采用基于模型的方法。

OPC掩模的制造面临挑战：65 nm代IC的OPC掩模特征小至100 nm。数据文件从90 nm技术的263 GB增长到65 nm的729 GB。^[23]

逆向光刻技术（ILT）

逆向光刻技术（Inverse Lithography Technology, ILT）是OPC的终极解决方案，通过逆向推算生成理想图像所需的掩模布局，实现像素级优化。ILT最早在30多年前提出，但两个障碍阻碍了其广泛采用：巨大的计算量和曲线形掩模特征的制造困难。

近年来，图形处理器（GPU）和多电子束写入器为克服这些障碍提供了方案。2019年ILT首次实现全芯片应用。2022年调查显示超过90%的受访者已在关键层掩模中使用ILT。从照明到掩模的优化（包括PSM，OPC和ILT）统一归于计算光刻（Computational Lithography）领域，机器学习技术的引入进一步提升了效率。^[24]

2.5 浸没式光刻

浸没式光学光刻（Immersion Lithography）是光学光刻历史上最重要的发展之一。其原理直接来源于医学和生物研究中已使用百年的浸没式显微术。将NA方程中的介质折射率 n 从空气 ($n=1$) 替换为液体 ($n>1$)，可使有效NA超过1。

水作为浸没液时 $n=1.44$ ，可实现 $NA = 1.35$ 。假设 $k_1=0.25$ ，透镜 $NA = 0.75$ ，干式193 nm光刻可达65 nm分辨率，同一系统使用水浸没可达45 nm分辨率。

介质	折射率 n	光线角度（ $NA=0.85$ 时）
透镜	1.55	33°
空气	1.00	58°
水	1.437	36°
光刻胶	1.70	30°

^[25]

实现浸没光刻面临三类关键技术挑战：

1. 晶圆台运动控制：高速步进扫描过程中需在透镜和晶圆之间维持无气泡液层。当前采用喷嘴分配水并依靠表面张力维持水"池"，随透镜一同移动。
2. 缺陷控制：水渍和干燥斑痕导致的缺陷；光刻胶组分在水中析出污染浸没液。解决方案包括使用额外的顶部涂层（Topcoat）阻隔胶组分析出和水渗透，或开发无顶涂光刻胶。
3. 高折射率液体：IBM在2006年使用高折射率流体（ $n=1.64$ ）和石英棱镜（ $n=1.67$ ）展示了29.9 nm线/间距特征。但IC产业未继续追求高折射率方案，转而在2009年后固定使用水浸没，并通过多重图案化实现更高分辨率。

[26]

2.6 极紫外光刻

系统架构

EUV光刻在13.5 nm波长工作，通常仍被半导体产业归类为光学光刻，尽管严格来说属于软X射线。传统折射光学元件在此波长下完全失效，系统全部采用反射光学元件。EUV辐射由照明光学系统收集并投射到反射掩模上，掩模反射的图像由投影光学系统聚焦到基底上曝光EUV光刻胶。成像在近真空条件下进行。[27]




图 2-2 极紫外（EUV）光刻系统结构示意图。13.5 nm光源由激光产生等离子体（LPP）产生，整个光路采用反射式设计（钼/硅多层膜反射镜），在真空环境中完成掩模图案的4:1缩小投影。

多层反射镜

EUV反射镜的核心是Mo-Si多层反射涂层（分布式布拉格反射器），由大量交替的Mo和Si薄层组成，层周期约为 $\lambda/2$ 。50对Mo（2.76 nm）-Si（4.14 nm）多层膜的理论反射率峰值约68%。反射率降低源于杂质吸收、层间扩散和界面粗糙度散射。

EUV光学系统的主要问题是污染控制和辐照下的寿命。^[28]

EUV掩模

EUV掩模结构自下而上为：低热膨胀基底（平整度 < 50 nm）、反射多层膜（40-50对Mo-Si，总厚约300 nm）、缓冲层（50 nm SiO₂）和图案化吸收层（Ta基材料，约100 nm厚）。投影系统缩小比为4:1。

EUV掩模缺陷检测和修复极为困难。多层表面65 nm × 1.5 nm的凸起可使25 nm线条产生20%尺寸偏差；吸收层50 nm缺陷即可被打印。电子束辅助反应气体修复方法优于传统聚焦离子束修复，可避免镓沾污（镓在13.5 nm波长强吸收）。^[29]

高NA EUV的发展

EUV系统代次	NA	分辨率能力	目标节点	状态
当前代	0.33	~13 nm hp	7/5/3 nm	量产中
高NA	0.55	<8 nm hp	2 nm	2023年12月首台交付Intel
超高NA	>0.7	待定	1 nm及以下	开发中

EUV光刻的量产里程碑：2019年首次用于7 nm逻辑芯片量产；EUV光源250 W功率实现超过140 WPH吞吐量（20 mJ/cm²剂量）；全晶圆CD均匀性 < 0.5 nm；匹配机器套刻精度1.1 nm。[30][31]

2.7 多重图案化

双重图案化方法

从20 nm节点开始，电路特征在掩模上过于密集，OPC和SRAF特征已无足够空间放置。解决方案是将电路布局拆分到两个独立掩模，即双重图案化（Double Patterning, DP）。三种主要变体：

LFLE（Litho-Freeze-Litho-Etch）：第一次曝光显影后的光刻胶结构经化学修饰（冻结）后不再响应第二次曝光。两次曝光的组合产生密集光刻胶图案。

LELE（Litho-Etch-Litho-Etch）：使用两层硬掩模，各自由光刻胶曝光分别图案化。两层掩模图案的组合成为最终密集掩模图案。

两者都将图案密度加倍，但需要两套掩模和极高的对准精度（1.5-3 nm）。

SADP（Self-Aligned Double Patterning）：仅需单次曝光。在光刻胶图案上沉积均匀的侧墙材料，方向性等离子体刻蚀去除水平面侧墙后留下竖直侧墙图案，密度为原始图案的两倍。SADP简单且无需对准，但仅适用于线/间距型周期性图案。对于逻辑IC等非周期性图案，侧墙产生的图案可能不是电路所需的。[32]

高阶多重图案化

双重图案化使193i光刻延伸至20/16/14 nm节点。10/7/5 nm节点需要三重或四重图案化。八重图案化（反复使用侧墙概念八次）已创建6.25 nm半节距线/间距图案。多重图案化真正突破了k1的理论极限。

即使在EUV光刻中，亚5 nm代也需要多重图案化。EUV光刻的引入使k1因子一度跳升至0.56，但这一优势在更小节点将被耗尽。^[33]

2.8 设计-技术协同优化（DTCO）

随着 $k1 < 0.3$ 时代RETs的大量使用，原始掩模布局经PSM、OPC、SRAF和ILT处理后与最终光刻胶图像可以大相径庭。90 nm节点的设计规则数量激增4-5倍，超过半数IC设计需要重新制作掩模。

可制造性设计（Design for Manufacturability, DFM）要求设计者在设计阶段通过基于模型的计算机仿真预测最终制造结果，识别"热点"并消除潜在失败点。

设计-技术协同优化（Design-Technology Co-Optimization, DTCO）涵盖DFM，同时在制造侧对不同技术和IC架构进行选择优化，目标是改善性能、功耗效率、晶体管密度和成本。EUV光刻的引入实现了"设计友好制造"（Design Friendly Manufacturing），但亚5 nm节点恢复多重图案化后DTCO将再次成为关键。^[34]

示例 | 掩模成本的演进

掩模成本是光学光刻面临的核心经济挑战。十年前最先进节点的掩模组价格为200-300万美元，单块关键层掩模约10万美元。到7 nm节点，单块EUV掩模成本超过50万美元，整套掩模成本高达1500万美元。16 nm节点时多重图案化使掩模数量增至75块。EUV的引入减少了掩模数量但大幅增加了单块成本。对于小批量IC生产，掩模成本已成为不可忽视的因素，推动了无掩模光刻技术的发展^[35]。

本章要点 | 本章小结

1. 光学光刻的分辨率由 $R=k_1\lambda/NA$ 决定，通过缩短波长、增大NA和降低 k_1 三条路径持续提升。焦深 $DOF=k_2\lambda/NA^2$ 与分辨率构成基本矛盾。
2. 光源从汞灯g线（436 nm）演进到ArF准分子激光（193 nm）再到EUV（13.5 nm），波长跨越30倍以上。157 nm光刻因透镜材料、保护膜和光刻胶的吸收问题未能实现，193 nm直接跳至13.5 nm。
3. 光刻胶从DNQ/Novolac体系发展到化学放大胶（CAR，灵敏度10-20 mJ/cm²），再到EUV金属氧化物无机胶。CAR的灵敏度-LER权衡具有根本性。
4. RET包括OAI（最简单、最广泛）、PSM（衰减型最常用）、OPC/SRAF（已成标准）和ILT（2019年起全芯片应用），共同将 k_1 从0.6降至0.25以下。
5. 浸没式光刻用水（ $n=1.44$ ）将193 nm光刻的NA提升至1.35，实现约45 nm分辨率。自2009年起固定使用水浸没。
6. EUV在13.5 nm工作，采用Mo-Si多层反射镜（反射率约68%）和反射式掩模，2019年投入7 nm量产。高NA（0.55）EUV可实现亚8 nm半节距单次曝光，2023年底首台交付。
7. 多重图案化（SADP/SAQP/八重图案化）突破 $k_1=0.25$ 理论极限，八重图案化可制造6.25 nm hp。EUV在亚5 nm节点同样需要多重图案化。

参考文献

1. [Cui 2025, § 2.1, pp.9-10](#)  
2. [Cui 2025, § 2.2, pp.10-14](#)  
3. [Cui 2025, § 2.5, pp.28-32](#)  
4. [Cui 2025, § 2.5, pp.29-31](#)  
5. [Cui 2025, § 2.7, pp.34-37](#)  
6. [Cui 2025, § 2.2, pp.10-11](#)  
7. [Campbell 2008, § 7.1, pp.165-168](#)  
8. [Cui 2025, § 2.4.1, pp.21-22](#)  
9. [Cui 2025, § 2.4.1, Table 2.1, pp.21-22](#)  
10. [Cui 2025, § 2.4.1, pp.21-22](#)  
11. [Cui 2025, Table 2.2, p.22](#)  
12. [Cui 2025, § 2.3.2, pp.17-20](#)  
13. [Cui 2025, § 2.3.2, pp.17-21](#)  
14. [Cui 2025, § 2.7.4](#)  
15. [Cui 2025, § 2.7.4.1, pp.49-50](#)  
16. [Cui 2025, § 2.3.2, pp.17-18](#)  
17. [Cui 2025, § 2.4.2.4, p.26](#)  
18. [Cui 2025, § 2.7.4.3, pp.52-54](#)  
19. [Cui 2025, § 2.7, Table 2.4, p.37](#)  
20. [Cui 2025, § 2.7.1, pp.37-38](#)  
21. [Cui 2025, § 2.7.2](#)  
22. [Cui 2025, § 2.7.2, pp.38-44](#)  
23. [Cui 2025, § 2.7.3, pp.44-47](#)  
24. [Cui 2025, § 2.7.3, pp.47-48](#)  
25. [Cui 2025, § 2.6, Table 2.3, pp.32-34](#)  
26. [Cui 2025, § 2.6, pp.32-34](#)  
27. [Cui 2025, § 2.4.2, pp.22-23](#)  
28. [Cui 2025, § 2.4.2.2, pp.24-25](#)  
29. [Cui 2025, § 2.4.2.3, pp.25-26](#)  
30. [Cui 2025, § 2.4.2.2, p.25](#)  
31. [Cui 2025, § 2.4.2.4, p.26](#)  
32. [Cui 2025, § 2.7.5, pp.55-57](#)  
33. [Cui 2025, § 2.7.5, p.57](#)  

34. [Cui 2025, § 2.7.6, pp.57-58](#)  ↩
35. [Cui 2025, § 2.10, pp.65-68](#)  ↩

电子束光刻

第三章 电子束光刻

3.1 EBL基本原理

电子束光刻 (Electron Beam Lithography, EBL) 是目前分辨率最高、最灵活、应用最广泛的纳米图案化技术。电子与光子一样携带能量，可以转移给对能量敏感的聚合物抗蚀剂，引起链断裂或交联反应，形成表面浮雕图案。EBL从1960年代的扫描电子显微镜 (Scanning Electron Microscope, SEM) 发展而来。1970年代初期，EBL已经能够图案化小至60 nm的特征。排除所有其他因素，EBL的极限分辨率仅受限于电子束直径，已被实验证明可小至1.5 nm。^[1]

电子的德布罗意波长

电子的波长由德布罗意关系给出：

$$\lambda = 1.2V \text{ (nm)}$$

其中 V 为电子能量 (eV)。100 eV电子的波长仅为1.2埃 (0.12 nm)，比光学波长短数十万倍。高压电子透射显微镜能看到单个原子，正是因为高能电子具有超短波长。事实上，电子波长本身不是EBL的分辨率限制因素，真正的限制来自电子像差和电子在抗蚀剂中的散射。^[2]

EBL与光学光刻的比较

EBL通过电子束直接在抗蚀剂上曝光图案，即"直写" (Direct Write)，不需要掩模。其高分辨率图案化能力使该技术历经六十余年仍然不可或缺，在IC制造之外的众多领域广泛应用。然而EBL的根本局限是低吞吐量：光学光刻标准吞吐量至少为每小时60片晶圆，单个50 nm电子束要达到同等吞吐量，需要20 km/s的扫描速度和2.5 ps的束

流驻留时间。当前没有任何单束EBL系统能实现如此高的扫描速度。以目前高斯束系统的扫描速度和束流水平，一片8英寸晶圆需要数十小时才能曝光完成。^[3]

EBL在IC制造技术链中有一个牢固的位置：光掩模制造。在激光直写光刻出现之前，EBL是唯一的掩模制造工具。目前全球近半数光掩模仍由可变形状束（Variable Shaped Beam, VSB）电子束工具制造。随着RET掩模复杂度的增加，多束写入器成为首选，EBL工具在EUV掩模修复中同样不可或缺。^[4]

3.2 电子光学系统


电子透镜

电子光学描述电子在电磁场中的运动。电子光学与光学的基本差异在于：光学透镜的折射率是空间坐标的不连续函数，而电磁透镜的折射率由电磁场分布决定，是空间坐标的连续函数。光学系统可通过任意改变透镜曲面来消除几何像差，但电磁场不能任意改变。一个典型的光学系统可能包含上百个透镜用于校正像差，而电磁成像系统仅有几个透镜^[5]。

所有EBL系统和电子显微镜都使用磁透镜聚焦电子束，因为磁透镜可通过高电流产生强聚焦场。静电透镜受电压差限制，一般聚焦能力有限。^[6]

电子束光刻柱截面示意图

EBL Column Cross-Section Schematic



图例 / Legend

柱体 Column 线圈 Coils 电子束 e-Beam 光阑 Aperture

典型加速电压: 1-100 kV | Typical accelerating voltage: 1-100 kV

图 3-1 电子束光刻系统电子光学柱截面示意图。电子从肖特基发射极出发，经枪透镜、限束光阑、聚光镜、偏转线圈等光学元件聚焦并扫描至样品表面。

电子源

四种主要电子发射源的性能比较：

参数	热阴极 W	热阴极 LaB ₆	冷场发射 W	Schottky场发射 ZrO/ W
工作温度 (K)	2800	1900	300	1800
阴极半径 (μm)	60	10	<0.1	<1
虚拟源半径 (nm)	15000	5000	2.5	15
发射电流密度 (A/ cm ²)	3	30	17000	5300
亮度	10 ⁴	10 ⁵	2×10 ⁷	10 ⁷
阴极能量展宽 (eV)	0.59	0.40	0.26	0.31
枪出口能量展宽 (eV)	1.5-2.5	1.3-2.5	0.3-0.7	0.35-0.7
束流噪声 (%)	1	1	5-10	1
发射电流漂移 (%/ hr)	0.1	0.2	5	<0.5
真空要求 (Torr)	≤10 ⁻⁵	≤10 ⁻⁶	≤10 ⁻¹⁰	≤10 ⁻⁸
阴极寿命 (h)	200	1000	2000	2000

[7]

冷场发射源具有最小的虚拟源（2.5 nm）和最高的发射电流密度（17000 A/cm²），是所有高性能电子显微镜的首选。但EBL系统很少使用冷场发射源，因为其发射表面易吸附气体原子导致束流噪声和漂移过大（噪声5-10%，漂移5%/hr）。EBL依赖稳定的发射电流来提供一致的曝光剂量。

Schottky场发射阴极（也称热场发射阴极）通过加热降低表面气体吸附，兼具场发射源的大部分优点和低噪声低漂移特性，是当前EBL系统的主流选择。Georgia Tech EBL设施的Elionix ELS-G100系统使用ZrO/W热场发射源。^{[8][9]}

像差

电子束在基底表面的光斑尺寸不仅是电子源的缩小像，还包含各种像差分量：

$$d = d_g^2 + d_s^2 + d_c^2 + d_d^2$$

其中： $d_g = dMv$ （无像差光斑， d_v 为虚拟源直径， M 为缩小率）； $d_s = 12Cs\alpha^3$ （球差， Cs 为球差系数， α 为束流会聚角）； $d_c = Cc\Delta V$ （色差， Cc 为色差系数， ΔV 为能量展宽）； $d_d = 0.6\lambda\alpha$ （衍射极限）。

高分辨率EBL需要：高束流能量（减小色差和空间电荷效应）、小扫描场（减小偏转像差）、低束流电流（减小空间电荷效应引起的束流展宽）。在20 keV和50 keV下，束流直径随束流电流的增大而急剧增大。100 keV是EBL最适合的能量，因为更高电压使电子柱设计制造极其困难，且超过约120 keV可能损伤硅晶格和半导体器件。^[10]

3.3 电子束抗蚀剂

PMMA

聚甲基丙烯酸甲酯（Polymethylmethacrylate, PMMA）是50多年前发现的正性电子束抗蚀剂，至今仍在广泛使用。PMMA是迄今为止分辨率最高的正性电子束抗蚀剂，最小特征尺寸可达4-5 nm（20多年前已被证明），甚至在像差校正STEM中实现了1.7 nm线条。商用PMMA通常有950K和495K两种分子量，高分子量一般灵敏度较低但分辨率更高^[11]。

PMMA的标准工艺流程（Georgia Tech EBL设施）：

步骤	条件
旋涂	60秒
烘烤	180°C热板，90秒
曝光	参见剂量灵敏度曲线
显影	浸泡2分钟
冲洗	IPA 30秒
吹干	氮气

显影剂选择：

显影剂	比例	显影时间	分辨率级别
IPA:H ₂ O	3:1	2 min	标准
MIBK:IPA	1:1	2 min	标准
MIBK:IPA	1:3	2 min	高
冷显影	任意	30 sec	最高（10°C以下）

PMMA去除可通过丙酮浸泡、O₂ 等离子体处理或Piranha清洗实现。PMMA的主要优势是分辨率极高、去除容易且成本低廉，是Liftoff工艺的首选抗蚀剂。[\[12\]](#)[\[13\]](#)

ZEP-520A

ZEP-520A是日本ZEON公司开发的正性电子束抗蚀剂，分辨率与PMMA相当但灵敏度
高约3倍（仅需PMMA三分之一的曝光剂量），等离子体刻蚀抗性约为PMMA的2
倍。缺点是成本超过PMMA的25倍。

低温显影可进一步增强ZEP-520A的分辨率。在-17℃显影温度下，30 keV束流能量
可获得13 nm线条。低温显影对ZEP-520A还有一个特殊优势：显著改善线边缘粗糙
度。-4℃显影的ZEP-520A线条LER明显优于室温显影。[\[14\]](#)[\[15\]](#)[\[16\]](#)

HSQ

氢倍半硅氧烷（Hydrogen Silsesquioxane, HSQ）是最佳的负性电子束抗蚀剂。
HSQ最初由Dow Corning开发为可流动氧化物（Flowable Oxide, Fx-12），1998年
首次报道用于EBL。HSQ经EBL曝光后转化为二氧化硅。

HSQ可常规实现亚10 nm抗蚀剂线条特征。在30 nm厚HSQ中100 keV曝光已实现
5-6 nm孤立线条，超薄（10 nm）HSQ层中可获得亚10 nm密集线条。虽然PMMA的
分辨率与HSQ相当甚至略优，但PMMA在亚10 nm尺寸的LER非常高，而HSQ在亚10
nm分辨率下的LER低得多。HSQ的刻蚀抗性因其无机本质也远高于PMMA。

HSQ的工艺要点：

参数	低对比度工艺	高对比度工艺	最高对比度工艺
涂后烘烤	250℃, 2 min	无或80℃, 4 min	无或80℃, 4 min
曝光剂量	~1000 $\mu\text{C}/\text{cm}^2$	~1500 $\mu\text{C}/\text{cm}^2$	~2000 $\mu\text{C}/\text{cm}^2$
显影剂	2.3% TMAH	25% TMAH	25% TMAH
显影温度	室温	~21℃	40-50℃
显影时间	70秒	30秒	30秒

HSQ是涂覆到曝光时间敏感的材料，最好在涂覆后立即曝光。商用HSQ保质期为6个月。干燥粉末形式的HSQ（AQM-HSQ）具有无限保质期但性能与Dow Corning HSQ相同。HSQ去除需用HF或缓冲氧化物刻蚀液（BOE）。

HSQ的显影温度与PMMA和ZEP相反：高温显影（40-50°C）可增强对比度和分辨率，低温显影反而降低对比度。但60°C以上显影温度会导致曝光结构破坏。^{[17][18][19]}

ma-N 2403

ma-N 2403是一种负性聚合物抗蚀剂，适用于玻璃基底上的Liftoff工艺，可用有机溶剂去除（不需HF类刻蚀剂）。分辨率低于HSQ，可能存在粘附问题。具有DUV可曝光能力。^[20]

抗蚀剂性能综合比较

参数	PMMA (950K)	ZEP-520A	HSQ	ma-N 2403
极性	正性	正性	负性	负性
相对剂量	1X (基准, $\sim 100 \mu\text{C}/\text{cm}^2$)	$\sim 0.8\text{X}$	$\sim 3\text{X}$	-
刻蚀抗性	基准	$\sim 2\text{X PMMA}$	优异 (SiO_2)	-
分辨率	优异 ($\sim 5 \text{ nm}$)	优异 ($\sim 10 \text{ nm}$)	最佳 (6.5 nm)	较低
成本	低	$>25\text{X PMMA}$	高	中等
去除方式	丙酮/1165	有机溶剂	HF/BOE	有机溶剂
最佳应用	Liftoff	快速写入, 刻蚀	最高分辨率, 刻蚀掩模	玻璃上 Liftoff

[21]

3.4 邻近效应与校正

电子散射

高能电子穿入固体材料时与原子和电子发生碰撞。弹性散射 (Elastic Scattering)：入射电子与材料原子碰撞，不损失能量但改变方向。非弹性散射 (Inelastic Scattering)：入射电子与材料电子碰撞，将部分能量转移给材料电子，正是这部分转移的能量引起抗蚀剂聚合物材料的链断裂或交联反应。

电子散射过程可以这样理解：电子束中的电子在材料原子间持续进行弹性散射并不断改变飞行方向，在两次弹性散射之间发生非弹性散射，将束流能量逐渐沉积到材料中。

散射产生两类效应：前向散射（Forward Scattering）使电子在抗蚀剂中向行进时逐渐展宽；背散射（Backscattering）使穿入基底的电子部分返回抗蚀剂层。两者都导致曝光区域超出束流着陆点的原始面积。[22]




图 3-2 电子散射与邻近效应示意图。左：电子束入射抗蚀剂/基底的截面图，显示窄范围前散射（ $\alpha \sim 10-20 \text{ nm}$ ）和宽范围背散射（ $\beta \sim 1-10 \mu\text{m}$ ）。右：对应的双高斯点扩散函数（PSF）。

点扩展函数（PSF）

Monte Carlo模拟可计算电子散射和能量沉积。50000-100000个电子的模拟可产生统计可靠的结果。能量沉积分布由点扩展函数（Point Spread Function, PSF）描述，通常可用双高斯函数近似：前向散射部分产生窄而高的峰，背散射部分产生宽而低的尾部。

三个因素强烈影响电子散射：

1. 电子能量：高能电子散射角更小，前向散射展宽更小。50 keV, 70 keV和100 keV的PSF比较表明，电子能量越高，PSF越窄。
2. 基底材料密度：高密度材料产生更多背散射电子。GaAs基底（密度为Si的2.3倍）的背散射能量显著高于Si基底。即使Si基底上有薄层重金属（如金或钨），背散射也会明显增强。
3. 抗蚀剂厚度：电子在深处的前向散射更宽，薄层抗蚀剂可最大限度减小前向散射展宽。

[23]

邻近效应校正 (PEC)

电子散射导致沉积能量扩展到相邻区域，密集特征过度曝光，孤立特征欠曝光，产生所谓的形间和形内邻近效应。校正方法有三种：

1. 剂量校正法：最广泛使用且效果最好的方法。通过调整图案不同部分的曝光剂量，使所有图案接收相同的曝光能量。物理基础的自洽方法可以获得准确的剂量分配，但计算量巨大。几何分片法更快但精度较粗。商用邻近效应校正软件（如Raith的NanoPECS，GenISys的BEAMER/TRACER）已经成为EBL系统的标准配置。
2. 图案尺寸补偿法：通过调整（偏置）图案几何尺寸来补偿。密集区域中间的线条可负偏置（缩窄），外围线条可正偏置（加宽）。适用于简单的重复性图案。
3. 背景曝光补偿法（GHOST）：对非图案区域进行第二次曝光，使原本稀疏的区域变为密集区域并接收更多能量，与第一次曝光叠加后能量分布趋于均匀。简单但增加了数据量和曝光时间。

最简单有效的邻近效应减小措施是提高束流能量和减小抗蚀剂厚度。100 keV曝光1 μm PMMA时几乎看不到邻近效应，而20 keV同等条件下邻近效应非常显著。[24]

二次电子的影响

二次电子是被高能初级电子从材料原子撞出的电子，能量通常在数百eV以下。400 eV电子可行进约12 nm，200 eV电子行进约5 nm。二次电子沿初级电子路径的垂直方向散射，展宽能量沉积范围。

二次电子曾被认为将EBL分辨率限制在约10 nm。但这一结论不完全正确：低灵敏度抗蚀剂可以抑制二次电子和低能背散射电子的曝光效应；冷显影和超声辅助显影等工艺增强技术可进一步提高分辨率。^[25]

3.5 扫描策略与曝光模式

矢量扫描与光栅扫描

矢量扫描（Vector Scan）中电子束仅扫描曝光图案区域，光栅扫描（Raster Scan）中电子束始终扫描整个场，仅在图案位置开启束流消隐器。矢量扫描系统分辨率高（ ≤ 3 nm束流光斑）但速度较慢（最快50 MHz），是纳米级光刻的主力。光栅扫描系统速度可达500 MHz，传统上用于制造光掩模。^[26]

场拼接

偏转器的偏转范围有限，通常从几百微米的子场到几毫米的主场。大于场尺寸的图案必须分片。现代商用EBL系统配备激光控制工件台，子场拼接和主场拼接精度可控制在25 nm以内。Georgia Tech的Elionix ELS-G100在100微米场时拼接精度为15 nm，套刻/对准精度为20 nm。^{[27][28]}

固定束移动台（FBMS）

对于曲线形图案（如光学波导），传统笛卡尔扫描系统由于像素化而无法获得高精度。固定束移动台（Fixed Beam Moving Stage, FBMS）技术中，电子束保持静止，通过连续移动工件台形成曝光图案，可图案化任意曲线形状且无拼接误差。^[29]

商用EBL系统

系统	厂商	束流能量	分辨率	特点
EBPG Plus	Raith	100 keV	<10 nm	高端高斯束直写
JBX-9500FS	JEOL	100 keV	<10 nm	高端高斯束直写
nB5	NanoBeam	100 keV	6 nm	高分辨率专用
Raith150 Two	Raith	100 eV-30 keV	<10 nm	中端，兼容SEM
ELS-G100	Elionix	25/50/100 kV	6 nm	1.8 nm束斑，100 MHz

高端系统价格达数百万美元。Raith还提供ELPHY升级套件，可将几乎任何SEM转换为EBL工具。SEM转换系统的局限包括缺乏束流消隐功能、偏转线圈不适合矢量扫描（稳定时间长）以及工件台精度有限（1-5 μm ）。[30][31]

3.6 分辨率增强工艺

超声辅助显影

超声辅助显影对PMMA分辨率的增强效应于1993年发现[32]。此前普遍认为EBL分辨率极限约10 nm。当曝光区域极小（<10 nm），约2 nm大小的PMMA分子因分子间力而被困在固态PMMA中难以溶解。超声搅拌提供额外能量，帮助松动和溶解这些被困分子。在超声辅助下，PMMA中实现了4 nm线条。

超声辅助仅对高分子量PMMA有效，证明显影过程高度依赖于抗蚀剂材料特性。
[33]

冷显影

冷显影是另一种分辨率增强方法。在4-8°C MIBK+IPA (1:3) 显影剂中，30 keV 束流能量可获得亚10 nm PMMA线条。冷显影通过降低分子动能抑制PMMA分子活动，只有电子能量沉积最高的中心区域才能被显影，从而提高分辨率。

ZEP-520A同样受益于冷显影：-17°C下可获得13 nm线条，且LER显著改善。

显影剂浓度也影响分辨率：

MIBK-IPA比例	分辨率	灵敏度
1:3	极高	低
1:2	很高	中
1:1	高	高
纯MIBK	低	很高

HSQ的温度效应与PMMA和ZEP相反：高温显影（40-50°C）增强HSQ的对比度和分辨率，但60°C以上会破坏曝光结构。[\[34\]](#)[\[35\]](#)

低灵敏度抗蚀剂的优势

低灵敏度抗蚀剂可有效抑制二次电子和低能背散射电子的曝光效应。PSF的长尾（由二次电子和背散射电子引起）仅在抗蚀剂灵敏度很高时才对图案产生显著影响。例如，灵敏度极高的SU-8（~1 $\mu\text{C}/\text{cm}^2$ at 50 keV）在曝光图案之间产生明显的抗蚀剂残留，这是背散射电子双侧累积效应的结果。[\[36\]](#)

3.7 EBL在掩模制造和直写中的应用

可变形状束（VSB）掩模写入器

VSB通过两个方形孔径的重叠投影形成可变大小的束斑，步进到每个图案段进行曝光，显著提高了曝光速度。典型VSB系统工作在50 keV，基本束斑 $2 \times 2 \mu\text{m}$ 。主要系统包括JEOL的JBX系列、Vistec的SB系列和NuFlare的EBM系列，目标从22 nm节点至7 nm节点的掩模制造（掩模特征为IC特征的4倍）。^[37]

多电子束掩模写入器（MBMW）

193 nm和EUV光刻复杂度的不断增加，特别是ILT对曲线形特征的偏好，使VSB写入时间急剧增长。ILT掩模的VSB写入时间可能超过30小时，而多束写入器可减至10小时以下。

IMS Nanofabrication（奥地利）开发的MBMW-101是世界首台高通量多束掩模写入器。系统使用可编程孔径板系统（Programmable Aperture Plate System, APS），将宽幅5 keV电子束分割为数千个 $2.5 \mu\text{m}$ 小束。每个小束由集成偏转电极独立控制通断。不需要的小束被轻微偏转并在投影光学系统的交叉点处滤除。通过的小束经200倍缩小投影到基底形成12.5 nm光斑，并加速到50 keV。总束数可从256K到100万，可同时图案化数百万个特征。^[38]

3.8 分辨率极限与吞吐量瓶颈

实现最高分辨率的条件

序号	条件	原理
1	使用高电子能量（100 keV）	减小前向散射，增大背散射范围，降低色差和空间电荷效应
2	选择小孔径	减小球差（正比于束流会聚角的三次方）
3	使用低束流电流	减小空间电荷效应
4	选择小扫描场	减小偏转相关像差
5	使用低灵敏度抗蚀剂	抑制二次电子和背散射电子的曝光效应
6	使用薄层抗蚀剂	减小前向散射引起的邻近效应
7	优化抗蚀剂工艺	冷显影、超声辅助等增强分辨率
8	避免高密度图案	密集图案的邻近效应校正极为困难
9	避免高密度/导电性差的基底	高密度基底增加背散射；导电性差的基底导致充电效应
10	维持稳定环境	低振动、低电磁干扰、低温度波动

[39]

分辨率记录

实验已证明EBL分辨率仅受电子束直径限制。使用像差校正STEM（200 keV，0.5 nm束斑），在5 nm厚SiN_x薄膜上的7 nm厚PMMA中实现了1.7 nm线条特征。另一实验在10 nm厚SiN_x薄膜上的10 nm厚HSQ中实现了2 nm特征。实际上EBL图案化常用抗蚀剂PMMA或HSQ的极限分辨率约为4-5 nm，因为图案必须通过刻蚀或Liftoff转移到基底。^[40]

吞吐量瓶颈

EBL的根本限制是逐点扫描的低吞吐量。以高斯束系统当前的扫描速度和束流电流水平，一片8英寸晶圆需要数十小时曝光。22 nm节点IC光掩模的EBL写入时间约80小时^[41]。

EUV光刻的成熟和采用彻底终结了EBL直写进入IC量产的希望。高通量EBL目前仅服务于掩模制造领域：VSB用于传统矩形特征掩模，MBMW用于ILT曲线形特征掩模（写入时间从VSB的30+小时降至10小时以下）。^[42]

注 | EBL工艺优化的实用建议

1. 任何新图案设计都应从剂量测试开始：对同一图案在不同曝光剂量下进行系列曝光，确定最优剂量范围。
2. 对于亚50 nm线条特征，单线扫描（Single-pass Exposure）常被采用，线宽由该次扫描的曝光剂量决定。
3. 关键部分的图案应尽量安排在曝光场内部，避免放置在场边界处产生拼接误差。
4. 高分辨率图案化优先选择小孔径和低束流电流，必要时牺牲速度换取精度。
5. 铜的纳米级图案化中，铬作为粘附层优于钛；银材料不兼容1165溶剂（N-甲基吡咯烷酮），Liftoff必须使用室温丙酮。

示例 | Georgia Tech Elionix ELS-G100实例

Georgia Tech EBL设施运营的Elionix ELS-G100是一台100 kV电子束光刻系统。高斯束斑直径1.8 nm，加速电压可选25、50或100 kV，束流电流范围20 pA至100 nA，扫描速度100 MHz。100 kV下最大场为1 mm，最小图案线宽6 nm，100微米场时拼接精度15 nm、套刻精度20 nm。可处理最大8英寸晶圆，最小至毫米级样品。系统使用ZrO/W热场发射电子源，应用范围涵盖直接纳米图案化、光掩模制造和SEM成像。

本章要点 | 本章小结

1. EBL是分辨率最高的纳米图案化技术，电子波长不是限制因素（100 eV时仅0.12 nm），实际限制来自像差、散射和抗蚀剂特性。极限分辨率约4-5 nm（常用抗蚀剂），实验室最小记录1.7 nm。
2. 电子源方面，Schottky场发射阴极（ZrO/W）是EBL系统的主流选择，兼具场发射的小虚拟源和热阴极的低噪声稳定性。100 keV是最优工作能量。
3. 主要抗蚀剂中，PMMA（正性， $\sim 100 \mu\text{C}/\text{cm}^2$ ，分辨率 $\sim 5 \text{ nm}$ ）适用于Liftoff和高分辨率应用；ZEP-520A（正性，灵敏度3X PMMA，刻蚀抗性2X）适用于快速写入；HSQ（负性， $\sim 1000\text{-}2000 \mu\text{C}/\text{cm}^2$ ，分辨率 $\sim 6 \text{ nm}$ ）适用于最高分辨率和刻蚀掩模。
4. 邻近效应由前向散射和背散射引起，可通过剂量校正、图案偏置或GHOST方法校正。增大束流能量（100 keV）和减小抗蚀剂厚度是最简单有效的邻近效应抑制手段。
5. 分辨率增强工艺包括超声辅助显影（PMMA中实现4 nm）、冷显影（ZEP-520A中-17°C获得13 nm并改善LER）和高温显影（HSQ在40-50°C增强对比度）。
6. EBL的根本瓶颈是吞吐量。当前仅服务于掩模制造（VSB和MBMW）和研发直写。IC量产完全由光学光刻（193i+多重图案化和EUV）承担。多束掩模写入器可将ILT掩模写入时间从30+小时降至10小时以下。

参考文献

1. [Cui_2025, § 3.1, pp.83-85](#)  
2. [Cui_2025, § 3.1, pp.83-84](#)  
3. [Cui_2025, § 3.7, pp.132-133](#)  
4. [Cui_2025, § 3.1, p.85](#)  
5. [Cui_2025, § 3.2.1](#)  
6. [Cui_2025, § 3.2.1, pp.85-89](#)  
7. [Cui_2025, § 3.2.2, Table 3.1, pp.89-91](#)  
8. [Cui_2025, § 3.2.2, pp.89-91](#)  
9. [GT EBL, Equipment Specifications](#)  
10. [Cui_2025, § 3.2.3, pp.91-95](#)  
11. [Cui_2025, § 3.4.1, pp.83-85](#)  
12. [Cui_2025, § 3.5.1, pp.119-122](#)  
13. [GT EBL, PMMA Process](#)  
14. [Cui_2025, § 3.5.1, Table 3.2, pp.121-122](#)  
15. [Cui_2025, § 3.5.3, pp.128-129](#)  
16. [GT EBL, ZEP520A Process](#)  
17. [Cui_2025, § 3.5.1, pp.121-122](#)  
18. [Cui_2025, § 3.5.3, pp.129-130](#)  
19. [GT EBL, HSQ Process](#)  
20. [GT EBL, ma-N 2403 Process](#)  
21. [GT EBL, Quick Reference: Process Comparison](#)  
22. [Cui_2025, § 3.4.1, pp.103-107](#)  
23. [Cui_2025, § 3.4.1, pp.105-108](#)  
24. [Cui_2025, § 3.4.2, pp.108-114](#)  
25. [Cui_2025, § 3.4.3, pp.114-115](#)  
26. [Cui_2025, § 3.3.3, pp.97-98](#)  
27. [Cui_2025, § 3.3.4, pp.99-101](#)  
28. [GT EBL, Equipment Specifications](#)  
29. [Cui_2025, § 3.3.4, p.101](#)  
30. [Cui_2025, § 3.3.5, pp.101-102](#)  
31. [GT EBL, Equipment Specifications, Equipment Vendors](#)  
32. [Cui_2025, § 3.5.3](#)  
33. [Cui_2025, § 3.5.3, pp.127-128](#)  

- 34. [Cui 2025, § 3.5.3, pp.128-130](#)  ↩
- 35. [GT EBL, PMMA Process, HSQ Process](#)  ↩
- 36. [Cui 2025, § 3.5.1, pp.123-124](#)  ↩
- 37. [Cui 2025, § 3.7.1, pp.133-134](#)  ↩
- 38. [Cui 2025, § 3.7.2, pp.134-135](#)  ↩
- 39. [Cui 2025, § 3.6, pp.130-131](#)  ↩
- 40. [Cui 2025, § 3.6, p.131](#)  ↩
- 41. [Cui 2025, § 3.7](#)  ↩
- 42. [Cui 2025, § 3.7, pp.132-135](#)  ↩

第二篇

直写与压印技术

第四章：聚焦离子束加工

4.1 概述

离子与电子的根本区别在于质量。氢离子的质量是电子的1840倍，而聚焦离子束（Focused Ion Beam, FIB）系统最常用的镓离子则更重。这种巨大的质量差异决定了FIB在纳米加工中的独特地位：离子可以直接溅射材料表面的原子，实现无需光刻胶中间层的材料去除；也可以在前驱气体辅助下沉积材料，实现局部增材加工。电子束光刻需要先在聚合物抗蚀剂上形成图形，再通过刻蚀或沉积将图形转移到功能材料上，FIB则跳过了这些步骤，直接在目标材料上操作。^[1]

FIB作为纳米加工工具的发展始于20世纪70年代液态金属离子源（Liquid Metal Ion Source, LMIS）的引入，LMIS使离子束聚焦到5 nm以下成为可能。此后等离子体离子源和气体场离子源（Gas Field Ion Source, GFIS）的出现进一步扩展了可用的离子种类、束斑尺寸和电流范围。FIB系统同时具备溅射去除、气体辅助沉积和离子注入能力，堪称纳米加工领域最灵活的工具之一。^{[2][3]}

4.2 FIB系统的离子源

离子源是FIB系统的核心部件。三种离子源技术主导当前的FIB应用：液态金属离子源、等离子体离子源和气体场离子源。三者束斑尺寸、电流范围和离子种类方面形成互补。^[4]

4.2.1 液态金属离子源

LMIS是绝大多数商用FIB系统的标准离子源。其工作原理简洁而精巧：一根直径约0.5 mm的钨丝经电化学腐蚀成尖端半径5~10 μm的针尖，然后用熔融金属润湿针尖表

面。施加高压后，静电力将液态金属拉伸形成一个仅约5 nm的极细尖端。尖端处的电场强度可高达 10^{10} V/m，金属原子在如此强的电场下发生场蒸发，产生离子发射。^[5]

离子发射过程涉及电流体力学与场离子化之间复杂的动态耦合。稳定发射需要同时满足三个条件：发射表面必须维持特定几何形状以建立表面电场；电场强度必须足以维持一定水平的离子发射电流和液态金属供给速率；液态金属流速必须补偿离子发射导致材料损失。^[6]

镓是LMIS的主流材料，因为其熔点仅29.8 °C且对钨表面润湿性极好。虽然总发射电流仅几微安，但由于发射面积积极小，电流密度可达约 10^6 A/cm²，角强度达20 μA/sr。LMIS的关键特性包括：

参数	数值
阈值电压	>2 kV
发射角	~30°
最佳工作电流	<2 μA
商用寿命	~6000 μA·h
聚焦束斑	~5 nm

表4.1 Ga⁺ LMIS主要参数。数据来源：Cui 2025, § 4.2.1

实际使用中，大发射电流会增大能量展宽，加剧离子光学系统中的色差，因此最佳工作电流通常保持在2 μA以下。除镓以外，Au、Si、B等元素及其低熔点共晶合金也用于制备合金液态金属离子源（LMAIS），可通过磁场分离获得特定离子种类。^[7]

4.2.2 等离子体离子源

电感耦合等离子体（Inductively Coupled Plasma, ICP）离子源是FIB工具箱中较新的成员。在ICP源中，感应线圈在等离子腔体内激发高密度等离子体，Xe⁺ 等离子体密度可达 10^{13} cm⁻³。离子通过约200 μm的引出孔提取，加速至20~30 keV能量。^[8]

由于引出孔远大于LMIS的虚拟源尺寸，ICP源的聚焦束斑约50 nm，大于LMIS的5 nm。但ICP源的角强度远高于LMIS（~10 mA/sr对比~15 μ A/sr），在大电流应用中占据显著优势。1 μ A的Xe⁺束对硅的溅射去除速率比20 nA的Ga⁺束高80倍。使用Xe、Ar等惰性气体还完全消除了镓污染（gallium staining）问题。^[9]

4.2.3 气体场离子源

GFIS位于性能光谱的另一端，追求极限分辨率而非高铣削速率。气体原子（通常为氦）吸附在原子级锐利的针尖表面，在极高电场下被电离。Ward等人于2006年发展出一种技术，通过控制电场和气体流量使得仅三个原子吸附在针尖最顶端，再配置引出场使其中仅一个电离原子产生束流。^[10]

氦GFIS可产生0.25 nm的极限束斑，能量展宽小于0.5 eV，源亮度估计达 10^9 A/cm²·sr，比LMIS高三个数量级。更重的惰性气体如氖（Ne）和氙（Xe）也可用于GFIS。氖FIB的溅射产额约为氦的100倍，同时保持1.5 nm以下的束斑。商用ZEISS ORION NanoFab系统同时配备GFIS和Ga⁺ LMIS，兼顾高分辨率与高电流应用。^[11]

4.3 离子光学柱与双束系统

FIB的离子光学柱在功能上类似电子束光刻系统中的电子光学柱，都包含发射源、聚焦透镜、偏转器和光阑等元件。关键区别在于：不同质量的离子在磁场中受到不同大小的力（与质荷比相关），因此FIB系统普遍采用静电透镜（Electrostatic Lens）和静电偏转器，而非电子束系统中常用的电磁元件。^[12]

典型FIB系统的加速电压范围为1~30 kV。不同离子源的工作电流差异显著：Ga⁺ LMIS为0.2 pA至50 nA；Xe⁺ ICP源为0.1 pA至10 μ A；He⁺ GFIS为0.1 pA至10 pA。绝大多数商用FIB系统采用FIB-SEM双束（Dual-Beam）构型，两束交汇于样品表面，实现FIB加工过程中的实时SEM观测。主要商用系统包括Thermo Fisher Scientific的Helios系列、Raith的VELION、Hitachi的NX9000和JEOL的JIB系列。

^{[13][14]}

4.4 离子与固体材料的相互作用

高能离子进入固体材料后发生弹性散射和非弹性散射两类过程。弹性散射中，离子与原子核碰撞，将动能传递给靶原子，使其偏离晶格位置甚至被溅射出表面。非弹性散射中，离子的能量传递给电子云，产生二次电子发射和原子电离。^[15]

由于离子质量远大于电子，其在固体中的行为表现出几个鲜明特征：

- **穿透深度极浅**：50 keV Ga^+ 在硅中的穿透深度仅约50 nm，100 keV时也仅约100 nm，远小于同能量电子的10 μm 穿透深度
- **入射离子最终留在材料内部**成为注入离子（离子注入），这改变了材料的性质
- **沟道效应（Channeling Effect）**：在晶体材料中，若离子沿低指数晶轴入射，可穿透比非晶靶深数倍的距离，导致溅射产额降低

蒙特卡洛模拟是分析离子散射的标准方法。免费软件SRIM（Stopping and Range of Ions in Matter）可以计算注入离子的三维分布、靶材损伤、溅射产额和二次离子产生。对于多晶材料如铜膜，不同晶粒取向导致不同的溅射速率，使表面粗糙度增大。通过掺杂破坏晶体通道可以有效缓解这一问题。^[16]

4.5 FIB铣削与气体辅助增强刻蚀

4.5.1 离子溅射基本原理

离子溅射（Ion Sputtering）又称离子铣削（Ion Milling），是FIB最基础的材料去除机制。入射离子通过碰撞级联将动能传递给靶原子，靶表面附近获得足够能量的原子克服表面结合能后逃逸为溅射原子。溅射产额（Sputtering Yield）是衡量溅射效率的核心参数，定义为每个入射离子溅射出的靶原子数。Sigmund的线性碰撞级联模型可以预测溅射产额，其依赖于离子种类与能量、靶材性质和入射角度。^[17]

30 keV Ga^+ 对常见材料的实验溅射产额如下：

靶材	Ga ⁺ 产额(原子/离子)	体积溅射率($\mu\text{m}^3/\text{nC}$)
Si	2.1	0.26
Cu	1.8	0.13
Mo	1.1	0.10
Ta	3.5	0.40
W	1.1	0.11

表4.2 30 keV Ga⁺ 对不同靶材的溅射产额。数据来源：Cui 2025, § 4.5.1

溅射特性的几个要点值得注意：(1) 溅射产额随掠入射角增大，在约80°达到最大值，垂直入射反而不是最佳角度，因为离子穿透较深导致碰撞级联不在表面附近；(2) 对于Ga⁺，溅射产额在30 keV以上趋于饱和；(3) 再沉积效应（Redeposition）会降低净溅射速率，特别在深孔或深槽的铣削中，溅射出的原子在侧壁上重新沉积。采用快速多次扫描策略可以减轻再沉积效应。^[18]

4.5.2 气体辅助溅射

引入化学活性前驱气体（Precursor Gas）可以显著增强溅射产额。气体分子吸附在靶面后，离子轰击将其分解，产生的活性物种与靶材反应形成挥发性化合物，被真空系统抽走。这种物理溅射与化学气相刻蚀的结合过程可使溅射速率提高数十倍。^[19]

前驱气体	Al增强因子	Si增强因子	SiO ₂ 增强因子	W增强因子
Br ₂	8-16	5-6	0	0
Cl ₂	7-10	0	0	0
XeF ₂	0	7-12	7-10	7-10

表4.3 不同气体-材料组合的溅射增强因子。数据来源：Cui 2025, § 4.5.1

气体辅助溅射对于消除高深宽比结构中的再沉积效应尤其关键。实验表明，50 nm 间距的叉指电极结构在无XeF₂ 辅助时因再沉积无法分辨，加入XeF₂ 后各指状结构分离清晰。^[20]

4.6 离子束辅助沉积与FEBID/FIBID

4.6.1 聚焦离子束诱导沉积

当引入FIB腔体的前驱气体与靶材不发生化学反应时，离子轰击将吸附的气体分子分解为非挥发性化合物，沉积在靶面形成薄膜。这就是离子束辅助沉积（Ion Beam Assisted Deposition）或聚焦离子束诱导沉积（FIBID）。沉积过程与溅射过程共存并相互竞争，只有当沉积速率超过溅射速率时，才能实现净沉积。^{[21][22]}

常用的有机金属前驱气体包括W(CO)₆（沉积钨）、C₇H₇F₆O₂Au（沉积金）、(CH₃)₃Al（沉积铝）和C₇H₁₇Pt（沉积铂）。沉积膜不是纯金属，通常含有来自有机配体的碳和氧杂质。例如钨沉积物的典型成分为W:C:Ga:O = 75:10:10:5，电阻率约150 μΩ·cm，远高于纯钨。加热样品可以部分去除杂质，改善导电性。^[23]

4.6.2 聚焦电子束诱导沉积

聚焦电子束诱导沉积（Focused Electron Beam Induced Deposition, FEBID）的原理与FIBID类似，但使用聚焦电子束而非离子束分解前驱分子。主束电子和与基底相互作用产生的二次电子均参与前驱分子的解离，留下固态沉积物。FEBID的一大优势是不会造成离子注入和溅射损伤。^[24]

FEBID的生长行为由前驱供给与电子诱导解离的速率比决定。在电子限制区（Electron-Limited Regime），前驱覆盖率高，生长速率与束流成正比。在前驱限制区（Precursor-Limited Regime），电子通量消耗前驱的速度超过补充速度。通过控制束位置、驻留时间和扫描策略，FEBID可以制造真正的三维纳米结构，包括垂直柱、悬挂桥、螺旋和分支结构。^[25]

4.7 FIB的工业与研究应用

4.7.1 集成电路编辑与故障分析

FIB在半导体制造中最重要的应用是电路编辑（Circuit Editing）。通过溅射断开错误连线、沉积新的导电路径，工程师可以在单个芯片上直接调试电路设计中的错误，无需重新制版或流片。现代FIB-SEM双束系统能将完整的IC设计版图与实际芯片的SEM图像逐点对比，自动定位并修正错误连接。^[26]

随着IC技术从22 nm节点推进到鳍式场效应晶体管（FinFET）和全环栅晶体管（Gate-All-Around, GAA）架构，电路编辑面临更大挑战。三维晶体管结构和更薄的敏感介质层要求FIB在更低的落地能量和束流下工作，以降低辐照损伤。^[27]

FIB截面分析（Cross-Sectioning）是另一项关键应用。通过在特定位置铣削IC堆叠层，工艺工程师可以检查各层质量、测量尺寸并识别制造缺陷来源。目前全球每一条晶圆生产线都配备FIB工具辅助制造过程控制。^[28]


4.7.2 光掩模缺陷修复

FIB修复光掩模缺陷是长期使用的工业标准流程。不透明缺陷（多余的铬）通过溅射去除，透明缺陷（缺失的铬）通过碳沉积修补。镓离子注入导致的污染（gallium staining）是主要问题：注入的Ga⁺ 改变了玻璃基底的光透过率，修复区需要额外刻蚀去除污染层。^[29]

对于先进掩模特别是极紫外（EUV）掩模，电子束辅助修复已大量取代FIB修复，因为电子束分辨率更高、材料选择性更好且无污染问题。虽然GFIS的氦/氖FIB修复分辨率可达11 nm，但气体离子溅射会引起EUV掩模Mo-Si多层膜的亚表面损伤和纳米气泡形成。^[30]

4.7.3 TEM样品制备

FIB制备透射电子显微镜 (Transmission Electron Microscope, TEM) 样品已基本取代了传统机械研磨方法, 能在特定位置获取薄片 (Lamella) 样品。



加工流程首先在目标区域沉积保护层, 然后从两侧铣削, 留下中间的薄片。大电流初步铣削后使用小电流和小扫描步长进行表面精细抛光, 以减少表面波纹对TEM成像的影响。现代FIB-SEM双束系统已实现TEM样品制备的全自动化。^[31]

4.7.4 科研用纳米结构加工

FIB可以直接制造三维纳米结构, 这是常规光刻和图形转移难以实现的。例如: FIBID可制造高数微米、直径80 nm的纳米柱; 金刚石可被FIB铣削成任意三维形状; FIB辐照可改变悬空结构的局部内应力实现折叠变形; FIB铣削在金膜中制造了仅1~2 nm宽的纳米间隙。FIBID和FEBID在磁性纳米结构、超导纳米线和等离子体器件等基础研究中价值显著。^{[32][33]}

4.8 氦离子显微镜与FIB光刻

4.8.1 氦离子显微镜的优势

基于GFIS的氦离子显微镜 (Helium Ion Microscope, HIM) 兼具成像与加工能力。相比 Ga^+ FIB, HIM的主要优势包括: 亚纳米级束斑 (0.25 nm)、无重金属污染、极小的样品损伤体积。但氦离子因质量轻, 溅射产额很低, 铣削速率远低于 Ga^+ 或 Xe^+ FIB。使用氦离子可以在保持高分辨率 (<1.5 nm束斑) 的同时显著提高溅射效率。^[34]

4.8.2 FIB光刻

FIB也可用作光刻工具曝光聚合物抗蚀剂。与电子束光刻相比，离子束光刻具有两大优势：抗蚀剂对离子的灵敏度约为电子的100倍（例如某抗蚀剂用20 keV电子需要20 $\mu\text{C}/\text{cm}^2$ 的剂量，用 Ga^+ 仅需0.1 $\mu\text{C}/\text{cm}^2$ ）；离子在抗蚀剂和基底中的散射极小，基本不存在邻近效应。^[35]

重镓离子在抗蚀剂中穿透深度有限（30 keV Ga^+ 在PMMA中仅22 nm），限制了其光刻应用。氦离子光刻突破了这一限制：30 keV He^+ 在PMMA中穿透深度达200 nm。氦FIB光刻在HSQ抗蚀剂上实现了5.95 nm间距的密排点阵列，直接对比实验表明，氦FIB可制造20 nm周期上的5 nm密排线条，而电子束在相同抗蚀剂上仅能达到40 nm周期上的6.5 nm线条。^[36]

多束方案也曾试图解决FIB光刻的吞吐量瓶颈。无掩模投影图形化（Projection Mask-Less Patterning, PMLP）系统可产生多达40,000束可编程束流，在HSQ上实现12.5 nm半间距。但这些系统最终未能与多重图形化光学光刻和EUV光刻竞争。^[37]

本章小结

1. FIB系统的三种离子源形成性能互补：LMIS (Ga^+ , ~5 nm束斑, 通用加工)、ICP等离子体源 (Xe^+ , ~50 nm束斑, 大电流高速铣削)、GFIS (He^+ / Ne^+ , <1 nm束斑, 最高分辨率)。
2. 离子与固体的相互作用以弹性碰撞导致的溅射为主, 穿透深度极浅 (50 keV Ga^+ 在Si中仅~50 nm) , 入射离子最终注入材料内部。
3. 溅射产额受入射角 (~80°最大)、离子能量 (Ga^+ 在30 keV以上饱和) 和再沉积效应影响。化学气体辅助可将溅射效率提高一个数量级。
4. FIBID和FEBID通过前驱气体分解实现局部材料沉积, 可制造导体、绝缘体和三维纳米结构, 但沉积物纯度受有机前驱配体的碳/氧杂质影响。
5. FIB的核心工业应用包括IC电路编辑、光掩模修复和TEM样品制备, 在科研领域则广泛用于原型器件加工和纳米结构直写。
6. 基于GFIS的氦离子显微镜和氦离子光刻代表了FIB技术在分辨率方面的最前沿, 在密排纳米图形加工中展现出优于电子束的能力。

参考文献

- [Cui 2025] Z. Cui, Nanofabrication: Principles, Capabilities and Limits, 3rd ed. Springer, 2025, Chapter 4.
- [De Teresa 2020] J.M. De Teresa (ed.), Nanofabrication: Nanolithography Techniques and Their Applications. IOP Publishing, 2020, Chapters 4-5.
- [Campbell 2008] S.A. Campbell, Fabrication Engineering at the Micro- and Nanoscale, 3rd ed. Oxford University Press, 2008.

参考文献

1. [Cui 2025, § 4.1, p.141](#)  
2. [Cui 2025, § 4.1](#)  
3. [De Teresa 2020, Ch.5](#)  
4. [Cui 2025, § 4.2, p.142](#)  
5. [Cui 2025, § 4.2.1, p.142](#)  
6. [Cui 2025, § 4.2.1, p.143](#)  
7. [Cui 2025, § 4.2.1, p.144-145](#)  
8. [Cui 2025, § 4.2.2, p.145](#)  
9. [Cui 2025, § 4.2.2, p.145-146](#)  
10. [Cui 2025, § 4.2.3, p.146](#)  
11. [Cui 2025, § 4.2.3, p.146-147](#)  
12. [Cui 2025, § 4.3, p.147](#)  
13. [Cui 2025, § 4.3, p.147-148](#)  
14. [De Teresa 2020, Ch.5](#)  
15. [Cui 2025, § 4.4, p.148-149](#)  
16. [Cui 2025, § 4.4, p.148-151](#)  
17. [Cui 2025, § 4.5.1, p.151-152](#)  
18. [Cui 2025, § 4.5.1, p.152-154](#)  
19. [Cui 2025, § 4.5.1, p.154-155](#)  
20. [Cui 2025, § 4.5.1, p.155](#)  
21. [Cui 2025, § 4.5.2, p.155-156](#)  
22. [De Teresa 2020, Ch.5](#)  
23. [Cui 2025, § 4.5.2, p.156](#)  
24. [De Teresa 2020, Ch.4](#)  
25. [De Teresa 2020, Ch.4](#)  
26. [Cui 2025, § 4.6.1, p.157-158](#)  
27. [Cui 2025, § 4.6.1, p.158](#)  
28. [Cui 2025, § 4.6.1, p.158](#)  
29. [Cui 2025, § 4.6.2, p.159-161](#)  
30. [Cui 2025, § 4.6.2, p.161](#)  
31. [Cui 2025, § 4.6.3, p.161-162](#)  
32. [Cui 2025, § 4.6.4, p.162](#)  
33. [De Teresa 2020, Ch.5, Ch.11](#)  

- 34. [Cui_2025, § 4.2.3, p.146-147](#)  ↩
- 35. [Cui_2025, § 4.7, p.162-164](#)  ↩
- 36. [Cui_2025, § 4.7, p.164](#)  ↩
- 37. [Cui_2025, § 4.7, p.164-165](#)  ↩

第五章：扫描探针光刻

5.1 概述

光子和带电粒子束（电子、离子）可以制造亚100 nm图形，但代价高昂：突破亚100 nm分辨率需要的DUV和EUV光刻系统价格昂贵（最新高数值孔径EUV光刻机超过3.5亿欧元），电子束和离子束系统同样需要精密的带电粒子光学系统。对于吞吐量要求不高的纳米图形加工，扫描探针光刻（Scanning Probe Lithography, SPL）提供了一种低成本、高分辨率的替代途径。^[1]

SPL的发展源于扫描隧道显微镜（Scanning Tunneling Microscope, STM）的发明。研究者在长时间STM扫描后偶然发现样品表面留下了氧化线条，由此开启了利用探针进行纳米级图形加工的新方向。原子力显微镜（Atomic Force Microscope, AFM）的发明进一步推动了这一领域。四十年来，基于探针尖端的纳米加工（Tip-Based Nanofabrication, TBN）已发展出多种技术路线，涵盖抗蚀剂曝光、表面氧化、材料沉积和机械刮刻等机制。^[2]

TBN最吸引人的特点是简单性，使亚100 nm图形加工不再依赖大型昂贵设备。但必须认识到其固有局限：

- 光刻分辨率不等于显微成像分辨率，因为感知原子存在的机制与改变表面结构的机制不同
- 探针与样品的近场相互作用极为"表浅"，图形深度通常不超过数十纳米
- 扫描速度为微米至毫米每秒级，远低于传统电子束光刻
- 工作面积较小

^[3]

5.2 扫描探针显微镜原理

5.2.1 扫描隧道显微镜

STM由Binnig和Rohrer于1981年发明，两人因此获得1986年诺贝尔物理学奖。STM的核心是一个电化学腐蚀制备的导电钨针尖。压电换能器控制针尖在样品表面上方0.5~1 nm处悬浮。当针尖与样品之间施加偏压（毫伏至数伏特），电子在针尖最前端的原子与样品表面原子之间发生量子隧穿。反馈控制环路保持恒定隧穿电流（恒流模式）或恒定针尖-样品距离（恒高模式），压电扫描产生原子级分辨率的表面二维图像。^[4]

5.2.2 原子力显微镜

AFM的关键区别在于针尖安装在柔性悬臂梁（Cantilever）上。AFM通过测量针尖与样品表面之间的引力或斥力工作，这些力引起悬臂梁偏转，由光学或电子方法检测后转换为表面形貌信息。AFM可在接触模式（Contact Mode）或轻敲模式（Tapping Mode）下工作，且不要求样品导电，可在大气和液体环境中操作，适用范围远广于STM。硅微加工技术使悬臂梁和针尖的制造变得容易，各种功能如压电激励、磁激励、电子检测和加热均可集成到悬臂上。^[5]

如今，AFM型探针主导着TBN领域的应用，以下各节介绍主要的探针光刻技术。

5.3 局部阳极氧化光刻

5.3.1 基本原理

场致局部氧化（Field-Induced Local Oxidation）是最早发现的SPL技术之一。当导电探针在距样品表面几纳米处施加偏压时，探针尖端的电场强度可达 $\sim 10^8$ V/cm的量级。在环境湿度条件下，如此高的电场将水分子电离为反应性离子， OH^- 被驱向样品表面（阳极），硅发生氧化反应：^[6]



AFM比STM更适合局部氧化光刻，原因有二：(1) 引起氧化的偏压可以独立于反馈控制的针尖-样品间距而施加；(2) AFM直接测量真实的氧化物高度，不受隧穿电流干扰。AFM的轻敲模式进一步消除了侧向剪切力和针尖-样品粘附力，改善分辨率和重复性。^[7]

5.3.2 工艺参数与应用

参数	STM	接触式AFM	轻敲式AFM
速度	<8 μm/s	<128 μm/s	<20 μm/s
分辨率	≥10 nm	≥30 nm	≥10 nm
氧化层厚度	≤1.5 nm	≤8 nm	≤4 nm
重复性	<50%	>50%	>75%

表5.1 三种探针对局部氧化光刻的性能对比。数据来源：Cui 2025, § 5.4.2

环境湿度显著影响氧化过程。实验表明，61%湿度下的氧化线条宽约90 nm，而14%湿度下同一条件仅约22 nm。高湿度不仅增加了水分子供给，还形成水膜扩大了电场的横向分布范围，产生等效的"散焦"效应。氧化物的生长速率在起始阶段（前50 ms）较高，随后因氧化层增厚降低了跨越针尖与基底之间的电场强度而减缓，在场强低于10⁷ V/cm时生长基本停止。^[8]

除硅外，多种材料也可被探针氧化，包括III-V族化合物半导体、碳化硅以及钛、钽、铝、钼、镍、铌等金属。氧化图形可直接用作刻蚀掩模，因为二氧化硅与硅在反应离子刻蚀中具有高选择比。利用AFM针尖氧化硅作为掩模，已制造出沟道宽度仅4 nm的硅纳米线晶体管。^[9]

5.4 蘸笔纳米光刻

蘸笔纳米光刻 (Dip-Pen Nanolithography, DPN) 由美国西北大学的Mirkin团队于1999年发明。其原理类似用钢笔在纸上写字：AFM针尖充当"笔尖"，分子墨水经由针尖与基底之间形成的液体弯月面 (Meniscus) 传输到基底表面。^[10]

完成从针尖到基底的单向分子传输需要三个条件：(1) 墨水分子可以溶于水；(2) 针尖与基底之间存在水弯月面；(3) 墨水分子可以在基底上自组装。首选的墨水-基底组合是硫醇基分子墨水 (Thiol-Based Molecular Ink) 与金基底，因为硫醇分子可在金表面快速形成稳定的自组装单分子层 (Self-Assembled Monolayer, SAM)。^[11]

影响DPN图形分辨率的因素包括基底晶粒尺寸、表面化学吸附性质、针尖停留时间和湿度水平。DPN可以常规地制造亚100 nm图形。对于一般液态墨水（如熔融聚合物），传输机制取决于液体粘度和基底界面能：粘度越高、基底表面能越低，沉积液滴越小。^[12]

DPN技术在发明后二十年间发展出多种形式：大规模并行二维笔阵列、聚合物笔、光束笔、硬尖-软弹簧笔等。笔不仅传递墨水，还可辅以电场诱导化学反应（电化学DPN）、加热笔尖熔化聚合物（热DPN）、施加机械力刮擦表面（机械DPN）或传递光子（光学DPN）。DPN最大的价值在于可以在高分辨率下直接将材料添加到特定位置，特别适合材料发现和生物医学微阵列领域。但其商业化道路坎坷——NanoInk公司于2013年倒闭，TERA-print Technology在2015年成立后延续了商业化努力。^[13]

5.5 热扫描探针光刻

5.5.1 加热悬臂梁技术

硅微加工允许在悬臂梁上集成加热器。U型悬臂的两腿为高掺杂硅（导电），自由端为低掺杂硅（电阻加热器）。电流通过悬臂时90%以上的功率在加热器针尖处局部耗散，针尖温度可超过1000 °C。如此集中的热量可在针尖-基底交互点实现多种效应：热机械压痕去除材料、局部改变材料晶体结构或化学性质、从加热针尖向基底熔融转移材料。^[14]

5.5.2 PPA抗蚀剂与t-SPL

热扫描探针光刻（Thermal Scanning Probe Lithography, t-SPL）的突破在于自放大解聚合聚合物——聚邻苯二甲醛（Polyphthalaldehyde, PPA）的使用。PPA的分子结构使其在达到玻璃化转变温度（~150 °C）时，聚合物链断裂并立即解拉链为小分子挥发物（自放大解聚合），而非熔融流动。这一反应是吸热的，保证了解聚合过程的局域性。^[15]

关键工艺参数：

- 使用700 °C加热器温度时，PPA在数微秒内完成反应
- 图形深度是施加力的线性函数：仅3.5 nN的力增加即可使深度从0变为50 nm
- PPA对SiO₂ 的刻蚀选择比为1:3.3
- 通过PPA→SiO₂ →Si的多步图形转移，可制造亚20 nm分辨率的硅结构和金属结构

Heidelberg Instruments公司的NanoFrazor是将t-SPL商业化的代表性系统。该工具结合了热探针光刻、实时AFM成像和精确的对准能力，可以在无需显影的情况下直接生成纳米图形。^[16]

注

t-SPL的独特优势在于图形化与成像使用同一探针，可以实现闭环反馈控制和原位对准。PPA的直接升华免去了湿法显影步骤，减少了工艺复杂性。t-SPL特别适合需要精确叠层对准的纳米器件原型制造。

5.6 氢钝化解除光刻

氢钝化解除光刻（Hydrogen Depassivation Lithography, HDL）利用STM探针的原子级精度操控硅表面的氢原子。硅(100)晶面的新鲜表面具有悬挂键，容易与环境中的原子反应。用氢原子覆盖表面后可钝化这些悬挂键。STM探针在偏压作用下可以选择

性地去除个别氢原子，暴露出活性硅悬挂键。在暴露位点上，可通过原子层沉积

(Atomic Layer Deposition, ALD) 等方法引入其他材料原子，例如沉积 TiO_2 作为耐刻蚀硬掩模，随后通过反应离子刻蚀转移到硅中，实现17 nm高度、~6 nm关键尺寸、低至13 nm全间距的图形。^[17]

HDL存在两种去氢机制：(1) 高偏压下场发射电子直接激发Si-H键（场发射模式，偏压~8 V，扫描速度~50 nm/s）；(2) 低偏压下隧穿电子的多重振动激发（隧穿模式，偏压~4 V，扫描速度~10 nm/s）。隧穿模式分辨率更高，但速度更慢。HDL需要超高真空维持无污染表面，这限制了其实用性。尽管如此，HDL已用于制造单电子晶体管、量子计算量子比特、可编辑原子级存储器和二维量子超材料等前沿器件。Zyvex Labs 公司提供商用HDL工具。^[18]

5.7 力学刮刻与摩擦诱导加工

最直观的探针纳米加工方式是直接机械刮刻。向AFM针尖施加力后，摩擦诱导的机械犁耕可在硬质或软质表面制造纳米级沟槽。力学刮刻在所有SPL技术中分辨率最高，因为固体针尖的几何形状是确定的，不像电场或场发射电子那样存在较大范围的扩展。例如，30 nm半径的 Si_3N_4 V型针尖在100 nN力下制造了仅3 nm宽的沟槽。^[19]

高分辨率刮刻图形的深度极浅（上述3 nm宽沟槽仅约1 nm深），实用价值有限。克服方法包括：


- **多层抗蚀剂方案**：3 nm Ti膜覆盖65 nm PMMA层，AFM刮擦Ti后用氧等离子体将图形转移到PMMA层
- **摩擦诱导晶相变化**：摩擦在单晶硅表面形成非晶相，该非晶相抵抗KOH湿法刻蚀，形成高深宽比结构
- **聚合物犁耕**：在PMMA上直接刮刻后通过金属剥离工艺获得金属纳米线
- **内应变聚合物**：使用预应变薄膜，AFM犁耕时应变将薄膜从切口处拉开，形成干净的沟槽

在自组装单分子层上操作更为容易，仅需30~50 nN即可剪切去除DNA分子层，暴露的金表面可用于后续图形化或分子替换。^[20]

5.8 吞吐量挑战与并行化方案

SPL的核心瓶颈是吞吐量。单探针的扫描速度通常为1~100 $\mu\text{m/s}$ ，图形面积限于微米级范围。为提高吞吐量，研究者发展了多种并行化策略：

大规模并行探针阵列是最直接的方案。IBM的"千足虫"（Millipede）项目使用超过1000根集成加热器的悬臂梁阵列进行并行热机械压痕，实现等效400 Gb/in²的数据存储密度。DPN领域也发展了包含数千根探针的二维阵列。硬尖-软弹簧（Hard-Tip, Soft-Spring）方案和光束笔（Beam Pen）方案分别通过弹性聚合物阵列和金属涂层孔径阵列实现大规模并行光刻。^[21]



示例：NanoFrazor商用t-SPL系统

Heidelberg Instruments公司的NanoFrazor系统是目前最成功的SPL商业化产品。系统使用集成加热器的硅悬臂梁在PPA抗蚀剂上进行热分解图形化，同时利用同一探针进行实时AFM成像和闭环深度控制。该系统可实现亚10 nm的分辨率和优于5 nm的叠层对准精度，特别适合无需电子束的纳米器件快速原型制造。与电子束光刻不同，t-SPL不涉及带电粒子，因此不会产生电荷积累问题，可直接在绝缘基底上加工。^{[22][23]}

本章小结

1. 扫描探针光刻利用STM、AFM等探针显微镜的纳米级精度实现表面图形化，主要技术包括局部阳极氧化、蘸笔纳米光刻、热扫描探针光刻、氢钝化解除光刻和力学刮刻。
2. 局部阳极氧化利用探针尖端的强电场在环境湿度下分解水分子并氧化样品表面。AFM轻敲模式提供最佳的分辨率 (≥ 10 nm) 和重复性 ($>75\%$)。氧化图形可直接作为刻蚀掩模，已制造出4 nm沟道宽度的硅纳米线晶体管。
3. DPN通过液体弯月面将分子墨水从探针传输到基底，实现亚100 nm的直接材料沉积。其价值更多在于材料发现和生物微阵列，而非量产光刻。
4. t-SPL利用加热探针使PPA自放大解聚合聚合物直接升华，免去湿法显影。NanoFrazor系统代表了SPL技术商业化的成功案例，可实现亚10 nm分辨率和精确叠层对准。
5. HDL通过STM探针逐个去除硅表面氢原子，在暴露的悬挂键上引入功能材料，实现原子级精度的图形化。主要限制是需要超高真空和极低的加工速度。
6. SPL技术普遍面临吞吐量瓶颈，大规模并行探针阵列、高速扫描和等离子体辅助光刻是主要的解决方向，但尚不能与工业级光刻技术的产能匹配。

参考文献

- [Cui 2025] Z. Cui, Nanofabrication: Principles, Capabilities and Limits, 3rd ed. Springer, 2025, Chapter 5.
- [De Teresa 2020] J.M. De Teresa (ed.), Nanofabrication: Nanolithography Techniques and Their Applications. IOP Publishing, 2020, Chapter 6.

· [Campbell 2008] S.A. Campbell, Fabrication Engineering at the Micro- and Nanoscale, 3rd ed. Oxford University Press, 2008.

参考文献

1. [Cui 2025, § 5.1, p.169](#)  
2. [Cui 2025, § 5.1, p.169-170](#)  
3. [Cui 2025, § 5.1, p.170](#)  
4. [Cui 2025, § 5.2, p.170-171](#)  
5. [Cui 2025, § 5.2, p.171-173](#)  
6. [Cui 2025, § 5.4.2, p.181-182](#)  
7. [Cui 2025, § 5.4.2, p.182-183](#)  
8. [Cui 2025, § 5.4.2, p.183-184](#)  
9. [Cui 2025, § 5.4.2, p.184](#)  
10. [Cui 2025, § 5.5.1, p.188-189](#)  
11. [Cui 2025, § 5.5.1, p.189](#)  
12. [Cui 2025, § 5.5.1, p.189-190](#)  
13. [Cui 2025, § 5.5.1, p.190](#)  
14. [Cui 2025, § 5.3.3, p.179-180](#)  
15. [Cui 2025, § 5.3.3, p.180](#)  
16. [Cui 2025, § 5.3.3, p.180](#)  
17. [Cui 2025, § 5.4.1, p.180-181](#)  
18. [Cui 2025, § 5.4.1, p.181](#)  
19. [Cui 2025, § 5.4.3, p.185](#)  
20. [Cui 2025, § 5.4.3, p.185-187](#)  
21. [Cui 2025, § 5.6, p.192-198](#)  
22. [Cui 2025, § 5.3.3](#)  
23. [De Teresa 2020, Ch.6](#)  

第六章：纳米压印光刻

6.1 概述

1995年，Stephen Y. Chou首次报道在PMMA聚合物中用压印模具制造亚25 nm孔洞，“纳米压印”（Nanoimprint）一词由此诞生。纳米压印光刻（Nanoimprint Lithography, NIL）不依赖光子或带电粒子曝光抗蚀剂，而是通过模具与聚合物的直接机械接触来复制图形。这种方法完全避开了光学衍射的限制，分辨率可与电子束光刻比肩，同时又具有与掩模光学光刻类似的并行处理特性。NIL在早期开发中即实现了亚10 nm分辨率。^[1]


NIL一度作为下一代光刻（Next Generation Lithography, NGL）候选技术被列入国际半导体技术路线图（ITRS, 2003），但未能进入主流IC制造。主要原因有二：压印过程中模具压入抗蚀剂可能导致图形畸变和多层对准偏差；光学光刻拥有成熟的技术基础设施和供应链，而NIL的产业化仅由极少数公司推动。Canon Nanotechnologies在2018年开发出FPA-1200NZ2C集群NIL系统，可在300 mm晶圆上实现90片/小时吞吐量、亚20 nm分辨率和3.4 nm套刻精度，计划于2025年开始用NIL量产3D NAND闪存。^[2]

NIL真正大规模应用的领域是光子学（Photonics）。光子器件通常只需单层或少数层高分辨率周期性纳米结构，正好发挥NIL在成本效益和可扩展性方面的优势。光子学驱动的全球市场预计到2025年将接近2万亿美元。^[3]

6.2 热压印工艺

6.2.1 基本流程

热纳米压印光刻（Thermal NIL, T-NIL）是最早提出的纳米级复制工艺。基本流程包括四步：



薄层聚合物（100~200 nm厚）涂覆在平整基底上，加热至玻璃化转变温度（Glass Transition Temperature, T_g ）以上使其软化，模具在50~100 bar压力下压入聚合物。压印深度略小于聚合物层厚度，避免模具表面与基底硬接触。冷却至 T_g 以下约10 °C后释放压力，50 °C时分离模具与样品。最后用反应离子刻蚀（Reactive Ion Etching, RIE）去除压印区域的残余聚合物层，暴露基底表面。^[4]

6.2.2 模具制造

模具是复制工艺的核心。T-NIL模具需要用硬质材料制造，能承受加热和压力而不发生明显磨损。常用材料包括硅、二氧化硅、氮化硅和各种金属。对于亚100 nm特征，模具图形通常由电子束光刻制造后通过RIE转移到基底材料中。^[5]

最耐用的模具材料是镍。镍模具的制造流程如下：在标准硅片上进行电子束光刻制造PMMA图形；显影后蒸镀10~20 nm金或镍种子层；电镀镍填充PMMA图形空腔并继续电镀至100~200 μm 总厚度；最后从硅片上剥离镍片。镍片可固定在金属支撑板上作为模具使用，也可弯曲包裹在圆柱上制成辊对辊（Roll-to-Roll, R2R）压印用的辊筒模具。^[6]

HSQ抗蚀剂在电子束曝光或高温烘烤后转变为二氧化硅，硬度足以直接用作模具，无需图形转移步骤。在30 nm厚HSQ中，60 nm周期的20 nm线条已被用作压印模具。^[7]

6.2.3 压印聚合物

聚合物是实现模具分辨率的关键介质。对T-NIL聚合物的基本要求包括：低T_g以降低压印温度；低粘度以促进聚合物流动填充模具空腔；低收缩率以保持图形保真度；高RIE耐受性以确保可靠的图形转移。^[8]

聚合物粘度对压印过程影响巨大。PMMA的粘度随分子量和温度剧烈变化：350 kg/mol PMMA的粘度比25 kg/mol PMMA高三个数量级以上。实际操作中，高温有利于降低粘度加速填充，但也延长了冷却时间。200 °C下几秒即可完成的压印，在140 °C下可能需要数小时。^[9]

小尺寸特征比大尺寸特征更容易压印，因为聚合物的挤压流动距离更短。最困难的情况是同一模具上同时存在大尺寸和小尺寸图形：小特征快速填充时，大特征空腔可能未完全填满，留下空洞缺陷。这种现象类似电子束光刻中的邻近效应，可称为"压印邻近效应"（Imprinting Proximity Effect）。均匀分布模具上的凸起和凹陷有助于缓解这一问题。^[10]

PMMA和聚苯乙烯（Polystyrene, PS）是最常用的T-NIL聚合物。商用专用聚合物如NXR-1000系列和mr-I 7000R系列经过优化，具有高分辨率、晶圆级均匀性、低温低压加工特性和优异的RIE耐受性。^[11]

注

T-NIL中的热塑性聚合物可能发生弹性回复和内应力释放。在T_g附近退火时，压印图形的高度降低、基底宽度增大。例如，15 kg/mol PMMA中210 nm高、140 nm宽的线条在T_g+15 °C退火46分钟后衰减为55 nm高、180 nm宽^[12]。高分子量聚合物更粘稠，积累更多内应力。

6.2.4 脱模与防粘层

脱模（Demolding）是T-NIL成败的关键环节。聚合物粘附模具表面、模具侧壁摩擦力过大或侧壁存在负坡度，都会导致脱模时图形畸变或损伤。^[13]

三种模具侧壁形貌的脱模难度依次递增：

侧壁形貌	脱模难度	说明
锥形（正坡度）	低	模具容易拔出
垂直	中	取决于侧壁粗糙度和深宽比
倒锥形（负坡度）	高	聚合物被"锁定"在模具中

表6.1 模具侧壁形貌与脱模难度。数据来源：Cui 2025, § 6.2.3

降低表面粘附的主要方法是涂覆防粘层（Anti-Sticking Layer）。含氟碳化合物或氟硅烷可以使模具表面变为疏水低表面能状态。对于高深宽比压印，单层聚合物可能无法安全脱模（深宽比通常不超过3:1），双层聚合物方案可解决这一问题：底层使用高分子量PMMA（高剪切模量），顶层使用低分子量PMMA（低粘度易填充）。高分子量聚合物位于图形基底区域，可承受脱模时的高剪切力。^[14]

6.3 紫外压印工艺

6.3.1 基本流程与透明模具

紫外纳米压印光刻（UV-NIL）使用透明模具和紫外固化聚合物，在室温和低压（<1 bar）下操作。UV固化聚合物在室温下为液态，粘度范围50~200 mPa·s，通过毛细力填充模具空腔，紫外光通过透明模具照射使聚合物光聚合固化。UV-NIL最早于1996年提出。^[15]

透明模具的首选材料是石英（熔融石英），但直接在石英上进行电子束光刻存在充电问题，需要先镀10~20 nm铬层作为导电层和刻蚀掩模。石英模具价格昂贵，替代方案是从硅母版大量复制聚合物模具，如同复制光盘。聚合物模具成本极低，可一次性使用后丢弃，延长母版寿命。商用聚合物模具材料包括Obducat的IPS（可用于热和紫外压印）和Micro Resist Technology的OrmoStamp（仅限UV-NIL）。含氟聚合物模具表面天然疏水，无需涂覆防粘层，有些已重复使用200次以上。^[16]

聚合物模具的一个独特优势是"自清洁"效应：母版表面的颗粒缺陷在复制过程中嵌入聚合物模具中移走，不会影响后续压印。^[17]

6.3.2 UV固化聚合物

UV-NIL聚合物的关键组分包括树脂单体、光引发剂和添加剂。理想的UV-NIL聚合物应具备低粘度（优选 $<15\text{ mPa}\cdot\text{s}$ ，实际常为数十至数百 $\text{mPa}\cdot\text{s}$ ）、高分辨率（分子链仅 $1\sim 2\text{ nm}$ ，分辨率主要受模具限制）、快速固化（数百 mJ/cm^2 量级的固化能量，数秒至一分钟固化时间）、低收缩率和高干法刻蚀选择比。^[18]

UV固化聚合物的一个关键问题是收缩。典型体积收缩为 $5\sim 15\%$ ，通过选择高分子量组分可降至 $3\sim 6\%$ 。但在实际纳米图形中，收缩表现与均匀薄膜测量值不同： 100 nm 线条在UV固化后几乎无尺寸变化，可能因为小特征在固化时承受更高的局部压力。^[19]

丙烯酸酯系UV固化聚合物灵敏度高但对氧气敏感，氧分子会猝灭自由基抑制聚合过程。真空中最低曝光剂量 $700\text{ mJ}/\text{cm}^2$ ，在空气中增至 $1.4\text{ J}/\text{cm}^2$ 。阳离子聚合的环脂族环氧树脂系统克服了氧抑制问题，同时因高硅含量具有优异的干法刻蚀耐受性和极低收缩率。商用UV-NIL聚合物包括Nanonex的NXR-2000系列和Micro Resist Technology的mr-NIL200系列。^[20]

6.3.3 喷墨闪光压印 J-FIL

喷墨闪光压印光刻（Jet and Flash Imprint Lithography, J-FIL）起源于1999年提出的步进闪光压印光刻（Step and Flash Imprint Lithography, SFIL）。J-FIL的核心创新是使用按需喷墨分配器（Drop-on-Demand Inkjet Dispenser）以皮升级精度分配抗蚀剂液滴，液滴的空间分布经过计算以匹配模具图形的体积分布。这确保所有空腔在压印后完全填满，同时残余层极薄（通常 $<15\text{ nm}$ ）且均匀。^[21]

J-FIL是与光学光刻最接近的NIL技术：并行处理，步进重复模式工作，模具尺寸 $26\text{ mm} \times 33\text{ mm}$ 与标准 193 nm DUV光刻的曝光场一致，透明模具允许高精度对准。其相对于光学光刻的优势包括：

- 无光学衍射，分辨率仅受模具结构尺寸限制（当前约 5 nm ），无需光学邻近效应修正（OPC）

- 无线边缘粗糙度（LER）问题
- 可一步制造三维图形（通过多级或灰度光刻模具）
- 对于20 nm密排图形，工艺和拥有成本不到193 nm浸没式光刻双重图形化的50%

Canon Nanotechnologies的最新J-FIL系统（FPA-1200NZ2C）在四腔集群构型中运行，300 mm晶圆吞吐量达90片/小时，套刻精度优于5 nm。^[22]

6.3.4 基底保形压印 SCIL

基底保形压印光刻（Substrate Conformal Imprint Lithography, SCIL）使用PDMS（聚二甲基硅氧烷，Polydimethylsiloxane）软模具，可覆盖150 mm全晶圆面积。SCIL模具由液态硅橡胶浇注在玻璃模板上制成，气动压力从一端依次推下软模具（仅20 mbar），避免气泡困陷。模具空腔通过毛细力填充液态抗蚀剂，UV固化后依次真空吸起模具完成脱模。^[23]

单层PDMS模具（弹性模量~1.8 MPa）在压印亚100 nm密排结构时会发生图形塌陷或下陷。三层复合模具解决了这一问题：

层	材料	厚度	模量	功能
顶层	硬PDMS	<100 μm	80 MPa	承载纳米图形，防止塌陷
中间层	软PDMS	0.5 mm	15 MPa	提供保形性
底层	薄玻璃	200 μm	-	刚性支撑，可弯曲

表6.2 SCIL三层复合模具结构。数据来源：Cui 2025, § 6.4.4

三层复合模具已实现60 nm周期上25~30 nm线宽和50 nm周期上20~30 nm直径孔洞的150 mm晶圆全面积压印。SCIL由Philips Research和SUSS MicroTec联合开发，现作为SUSS掩模对准器（MA/BA6和MA/BA8）的工具套件商业化，亚50 nm分辨率的全场压印仅需约2分钟。^[24]

热压印（T-NIL）与紫外压印（UV-NIL）工艺流程对比

图 6-1 热压印（T-NIL）与紫外压印（UV-NIL）工艺流程对比。T-NIL需要高温高压条件和不透明模具，UV-NIL在室温低压下使用透明模具和光固化胶，产能更高。

6.4 软光刻

6.4.1 PDMS软模具

软光刻（Soft Lithography）使用弹性体模具将墨水图形转移到基底上。1993年，Kumar和Whitesides报道用PDMS模具将烷基硫醇墨水转移到金薄膜上，硫醇图形随后作为金的刻蚀掩模。PDMS具有适合软光刻的独特性质：^[25]

- 弹性可变形，与非平面表面形成保形接触
- 低表面能（ $\sim 22 \text{ mJ/m}^2$ ），容易剥离
- 化学惰性，耐稀酸，透明，热稳定，气体可渗透
- 制造简单成本低

PDMS的标准制备方法是将Sylgard 184与固化剂以10:1比例混合，真空脱气后浇注在图案化母版上，室温24小时或65 °C 4小时或100 °C 1小时固化。^[26]

PDMS的低拉伸模量（ $\sim 1.8 \text{ MPa}$ ）在亚微米尺度成为问题：高深宽比结构塌陷，大跨度结构下陷。商用Sylgard 184仅适用于500 nm以上的图形结构。改性PDMS（模量9.7 MPa）可将分辨率推进到80 nm。无支撑PDMS模具在 $5 \times 5 \text{ cm}^2$ 面积上可出现高达20 μm 的图形位移偏差，使用刚性背板的复合模具可消除这种长程畸变。^[27]

6.4.2 微接触印刷

微接触印刷（Microcontact Printing, μCP ）是软光刻的核心技术。PDMS模具先吸收硫醇溶液（墨水），再与镀金基底接触，硫醇分子在金表面快速自组装形成单分子层掩模。硫醇SAM对氰化物金刻蚀液的耐受性比裸金高 10^6 倍，是优异的刻蚀掩模。^[28]


墨水涂覆方法分三种：(1) 滴墨法：将硫醇溶液滴在模具上30秒后吹干；(2) 浸泡法：将模具浸入溶液数分钟后吹干；(3) 接触墨垫法：模具与浸有硫醇的平面PDMS墨垫直接接触，仅凸起表面获取墨水。前两种方法中模具侧壁和空腔底部也沾有墨水，压印时会导致墨水扩散和蒸发，限制分辨率。接触墨垫法可实现100 nm金线特征，但每次墨垫接触只能印一次。^[29]

硫醇SAM体系的局限在于仅适用于贵金属（Au、Ag、Cu、Pd），其中金薄膜最常用。但可利用图案化的金膜作为掩模进一步转移到其他材料，例如用金掩模将 μ CP图形转移到PMMA抗蚀剂层。使用固定化酶墨水可将分辨率提高到催化剂运动范围限制的 ~ 2 nm。^[30]

6.5 卷对卷连续压印

NIL的复制特性决定了该技术仅在大量同一图形的制造需求中才具有成本优势。光子学领域提供了这样的规模化应用场景：大面积周期性表面浮雕图形（抗反射、导光、光提取、全息成像等），通常需要制造在柔性薄膜上。^[31]

卷对卷（Roll-to-Roll, R2R）连续压印有三种基本构型：



真正的连续R2R压印使用辊筒模具（Roller Mold）在柔性薄膜基底上持续滚压。对于UV固化R2R压印，系统包括薄膜基底的连续送料/收料装置、UV固化液态聚合物涂覆装置、压印辊筒模具和背面UV光源四个基本组成部分。^[32]

R2R压印面临三大挑战：

辊筒模具制造：在辊筒表面直接制造高分辨率图形困难。常见做法是先在柔性平面基底上制造图形（如镍片），再包裹在辊筒上，但这种方法不可避免地在接缝处留下间隙。无缝辊筒模具可通过近接光刻、激光直写、电子束光刻（在旋转辊筒上连续曝光）或阳极氧化铝（AAO）自组装制造，其中电子束曝光已实现120 nm线条特征。^[33]

大面积均匀涂覆：传统旋涂仅适用于圆形刚性基底。大面积连续涂覆使用棒涂、浸涂、刮刀涂覆、气刀涂覆、狭缝模涂覆、凹版涂覆等成熟工业工艺。狭缝模涂覆和微凹版涂覆已可实现最低20 nm的涂覆厚度。^[34]

动态对准与套刻：多层图形的R2R连续压印需要动态对准，通过摄像头捕捉滚动基底上的对准标记并反馈到卷绕系统和辊筒位置控制。目前R2R连续压印的最佳动态套刻精度约10 μm ，严重限制了整体图形化精度。^[35]

示例：NIL在光子学领域的规模化应用

光子学是NIL实现大规模工业应用的核心领域。光子器件如LED光提取结构、光栅耦合器、光波导和光子晶体需要亚100 nm至数百纳米的单层周期性表面浮雕结构，且覆盖面积大。NIL（特别是SCIL和R2R UV-NIL）在成本、分辨率和面积可扩展性方面完美匹配这些需求。SCIL已用于LED制造中光子晶体图形的大面积压印，单次压印可覆盖150 mm晶圆，仅需2分钟。^[36]

6.6 缺陷控制与套刻精度

NIL未能进入主流IC制造的一个核心问题是缺陷密度过高。除尘埃颗粒引起的缺陷外，抗蚀剂在模具中的不完全填充是UV-NIL特有的缺陷来源。J-FIL通过智能喷墨分配按图形体积分布精确投放抗蚀剂，实现残余层厚度<15 nm且均匀，有效降低了填充缺陷。压印模具弓形下压策略（中心先接触，向外扩展）排出了模具空腔中的空气。^[37]

套刻精度（Overlay Accuracy）是多层图形制造的关键指标。T-NIL因使用不透明模具，对准精度通常仅达亚微米级。UV-NIL使用透明模具，可实现更高精度的莫尔条

纹 (Moiré Fringe) 干涉对准。当模具侧光栅周期 P_2 和基底侧光栅周期 P_1 轻微不同时, 莫尔条纹周期为 $P_M = P_2 / (1 - P_2 / P_1)$ 。例如 $P_1 = 2 \mu\text{m}$ 、 $P_2 = 1.96 \mu\text{m}$ 时莫尔周期为 $98 \mu\text{m}$ 。150 nm的对准偏差在莫尔图形中放大为 $7.5 \mu\text{m}$ 的移动, 用普通光学显微镜即可观测。莫尔条纹方法的放大倍数可达~3000倍。SCIL已实现 $30 \times 30 \text{ mm}^2$ 面积上亚10 nm的对准精度, J-FIL在300 mm晶圆上实现亚5 nm套刻精度。^[38]

T-NIL的对准精度受两个基本因素制约: (1) 压印压力引起的机械形变, 平台不平行或基底翘曲导致对准位置偏移; (2) 模具与基底材料不同的热膨胀系数在加热后导致位置偏差。例如氧化物模具在4英寸硅片边缘可产生 $100 \text{ nm}/^\circ\text{C}$ 的热膨胀差异。^[39]

本章小结

1. NIL通过模具与聚合物的直接机械接触复制图形，避开光学衍射限制，分辨率可达亚10 nm。NIL分为热压印（T-NIL，需加热加压）、紫外压印（UV-NIL，室温低压）和软光刻（Soft Lithography，弹性体模具接触印刷）三大类。
2. T-NIL模具通常由电子束光刻制造，镍电铸模具最为耐用。压印聚合物需低T_g、低粘度和高RIE耐受性。脱模是T-NIL的关键环节，防粘层和合理的侧壁设计可降低脱模难度。
3. UV-NIL使用透明模具和光固化聚合物，在室温低压下操作，克服了T-NIL的加热冷却延迟。J-FIL通过智能喷墨分配精确控制抗蚀剂用量，残余层<15 nm，已开发出300 mm晶圆、90片/小时吞吐量的量产系统。
4. SCIL使用三层复合PDMS模具实现大面积（150 mm）保形压印，分辨率可达亚30 nm。PDMS的低表面能、气体渗透性和弹性变形特性使其在粒子容忍和高深宽比脱模方面具有独特优势。
5. 软光刻中的微接触印刷利用PDMS模具将硫醇SAM墨水转移到金表面，形成高选择比刻蚀掩模。分辨率受墨水扩散限制，通常在100 nm以上。
6. R2R连续压印是NIL走向大规模工业应用的关键路径，光子学是最成功的应用领域。主要挑战包括无缝辊筒模具制造、薄层均匀涂覆和动态套刻精度（目前~10 μm）。
7. 莫尔条纹干涉对准技术使UV-NIL的套刻精度达到亚10 nm水平，J-FIL在300 mm晶圆上实现亚5 nm套刻。

参考文献

- [Cui 2025] Z. Cui, Nanofabrication: Principles, Capabilities and Limits, 3rd ed. Springer, 2025, Chapter 6.

- [De Teresa 2020] J.M. De Teresa (ed.), Nanofabrication: Nanolithography Techniques and Their Applications. IOP Publishing, 2020, Chapter 1.
 - [Campbell 2008] S.A. Campbell, Fabrication Engineering at the Micro- and Nanoscale, 3rd ed. Oxford University Press, 2008.
-

参考文献

1. [Cui 2025, § 6.1, p.201-202](#)  
2. [Cui 2025, § 6.1, p.202-204](#)  
3. [Cui 2025, § 6.1, p.203-204](#)  
4. [Cui 2025, § 6.2, p.203-205](#)  
5. [Cui 2025, § 6.2.1, p.205-206](#)  
6. [Cui 2025, § 6.2.1, p.205-207](#)  
7. [Cui 2025, § 6.2.1, p.207](#)  
8. [Cui 2025, § 6.2.2, p.207](#)  
9. [Cui 2025, § 6.2.2, p.207-208](#)  
10. [Cui 2025, § 6.2.2, p.208-210](#)  
11. [Cui 2025, § 6.2.2, p.210](#)  
12. [Cui 2025, § 6.2.2](#)  
13. [Cui 2025, § 6.2.3, p.211-213](#)  
14. [Cui 2025, § 6.2.3, p.211-213](#)  
15. [Cui 2025, § 6.4, p.217-218](#)  
16. [Cui 2025, § 6.4.1, p.218-220](#)  
17. [Cui 2025, § 6.4.1, p.219](#)  
18. [Cui 2025, § 6.4.2, p.221-224](#)  
19. [Cui 2025, § 6.4.2, p.223](#)  
20. [Cui 2025, § 6.4.2, p.223-225](#)  
21. [Cui 2025, § 6.4.3, p.225-227](#)  
22. [Cui 2025, § 6.4.3, p.227-228](#)  
23. [Cui 2025, § 6.4.4, p.228-229](#)  
24. [Cui 2025, § 6.4.4, p.228-230](#)  
25. [Cui 2025, § 6.6, p.235-237](#)  
26. [Cui 2025, § 6.6.1, p.237](#)  
27. [Cui 2025, § 6.6.1, p.237-238](#)  

- 28. [Cui_2025, § 6.6.2, p.238-241](#)  ↩
- 29. [Cui_2025, § 6.6.2, p.239-241](#)  ↩
- 30. [Cui_2025, § 6.6.2, p.241](#)  ↩
- 31. [Cui_2025, § 6.7, p.245](#)  ↩
- 32. [Cui_2025, § 6.7, p.245-247](#)  ↩
- 33. [Cui_2025, § 6.7, p.247-249](#)  ↩
- 34. [Cui_2025, § 6.7, p.249-250](#)  ↩
- 35. [Cui_2025, § 6.7, p.250](#)  ↩
- 36. [Cui_2025, § 6.1, § 6.4.4, § 6.7](#)  ↩
- 37. [Cui_2025, § 6.4.3, p.226-227](#)  ↩
- 38. [Cui_2025, § 6.4.5, p.230-232](#)  ↩
- 39. [Cui_2025, § 6.2.4, p.214-215](#)  ↩

第三篇

图形转移与自组装

第七章：刻蚀与图形转移

7.1 刻蚀基本概念

光刻胶图形只是纳米制造的中间产物。要在衬底或薄膜中获得功能性结构，必须通过刻蚀将掩模图形忠实地转移到目标材料中。刻蚀是减材工艺的核心，贯穿集成电路制造的每一个层次。

两个参数决定了所有刻蚀工艺的保真度。

选择性（Selectivity）是目标材料刻蚀速率与掩模材料刻蚀速率之比。高选择性意味着掩模在长时间刻蚀过程中消耗极少，能够承受深度刻蚀。例如，ICP 系统中硅对氧化物的选择性可超过 200:1，硅对光刻胶的选择性可达 100:1^[1]。

各向异性（Anisotropy）表征刻蚀在纵向与横向的速率差异，定义为 $A = 1 - R_L / R_V$ ，其中 R_L 和 R_V 分别为横向与纵向刻蚀速率。完全各向异性（ $A=1$ ）刻蚀能精确复制掩模尺寸；各向同性（ $A=0$ ）刻蚀在各方向等速推进，导致掩模下方的横向侵蚀^{[2][3]}。

在亚 100 nm 图形转移中，同时获得高选择性和高各向异性是核心挑战。

7.2 湿法刻蚀

7.2.1 各向同性湿法刻蚀

湿法化学刻蚀本质上是各向同性的。液态刻蚀剂从掩模开口渗透至下方，在所有方向以相近速率侵蚀材料，产生横向钻蚀（Undercut），使转移图形大于掩模尺寸。因此，湿法刻蚀通常不适用于高分辨率图形转移。0.25 μm 以上 IC 技术节点的光掩模由

湿法酸蚀铬层制备，但亚 0.25 μm 的相移掩模和 OPC 掩模含有约 100 nm 的亚分辨率特征，必须转用 RIE^[4]。

然而，当刻蚀深度极浅时，横向侵蚀可忽略不计。利用自组装单分子层（SAM）作为抗蚀剂在金表面实现亚 100 nm 图形转移即为典型案例：SAM 仅 1-2 nm 厚，20 nm 线条已在 10 nm 厚金膜中通过湿法刻蚀实现^[5]。

硅的标准各向同性刻蚀剂为 HNA 体系（HF + HNO₃ + 醋酸）。HNO₃ 先将硅氧化，HF 再溶解生成的 SiO₂。SiO₂ 的刻蚀以 HF 为基础，缓冲氧化物刻蚀剂（Buffered Oxide Etchant, BOE）由 7 份 NH₄F 和 1 份 49% HF 组成，对 LPCVD 氧化物的刻蚀速率约 70 nm/min。6:1 HF 溶液刻蚀热氧化硅的速率约 1200 Å/min，沉积氧化物的速率更高，HF 对硅的选择性通常优于 100:1^{[6][7]}。

Si₃N₄ 在室温 HF 中几乎不被刻蚀（<10 Å/min），需使用 140-200°C 的 H₃PO₄，典型选择性为氮化硅:氧化物 = 10:1，氮化硅:硅 = 30:1^[8]。

7.2.2 硅的各向异性湿法刻蚀

碱性刻蚀剂对晶体硅的刻蚀依赖晶面取向，是湿法各向同性的重要例外。不同晶面的原子密度差异导致刻蚀速率比约为 $\langle 110 \rangle : \langle 100 \rangle : \langle 111 \rangle = 400:200:1$ ^[9]。在 $\langle 100 \rangle$ 晶向硅片上，KOH 刻蚀产生特征性倒金字塔结构， $\langle 111 \rangle$ 面与 $\langle 100 \rangle$ 面交成 54.74° 角。在 $\langle 110 \rangle$ 硅片上，当掩模边缘精确对准 $\langle 111 \rangle$ 面时可获得垂直侧壁。

三种常用碱性刻蚀剂各有优劣：

刻蚀剂	硅刻蚀速率	氧化物刻蚀速率	表面粗糙度	特点
KOH	最高	较高	粗糙	含碱金属，不兼容 CMOS
EDP	中等	较低	中等	剧毒
TMAH	中等	较低	最光滑（比 KOH 光滑 10 倍）	无碱金属，CMOS 兼容

[10]

TMAH 最适合纳米尺度硅刻蚀。40 nm 深、50 nm 宽的沟槽和 30 nm 高、40 nm 宽的脊已在 Si(100)表面实现。在 $\langle 110 \rangle$ 硅片上，低于 40 nm 的线条图形已通过碱性湿法刻蚀转移到硅中，纵横比超过 5:1，侧壁近原子级光滑^[11]。

掩模与晶轴的对准至关重要。偏差导致刻蚀前沿沿晶面而非掩模边缘推进，产生粗糙、倾斜的侧壁。可通过预刻蚀一系列不同方向的沟槽确定最佳对准方向，将对准误差控制在 0.01° 以内^[12]。

7.2.3 金属辅助化学刻蚀

金属辅助化学刻蚀（Metal-Assisted Chemical Etching, MACE）通过贵金属催化实现硅的各向异性刻蚀。薄层贵金属（Au、Pt 或 Au/Pd）覆盖在硅表面，在 HF/H₂O₂ 混合液中催化 H₂O₂ 分解产生氧化剂，局部氧化金属下方的硅，HF 随后溶解氧化物，使金属沉入衬底形成高纵横比结构^[13]。

金属的初始形貌决定结构几何。离散金属盘产生孔洞，带孔的连续金属膜产生竖立的柱阵列。已实现直径 20 nm、高度 4400 nm 的硅纳米线，以及 25 nm 线宽/25 nm 间距、深度 1.26 μm 的结构，纵横比约 50:1。气相 MACE 将纵横比推至 10000:1，刻蚀速率达 25 μm/h^[14]。碳基催化剂（石墨烯、氧化石墨烯、碳纳米管）使工艺兼容 CMOS，技术已拓展至 Ge、GaAs、GaN、SiC 等半导体^[15]。

7.3 反应离子刻蚀

7.3.1 RIE 原理与机制

反应离子刻蚀（Reactive Ion Etching, RIE）是微纳制造中使用最广泛的图形转移技术。在常规平行板 RIE 系统中，射频（RF）功率施加于阴极与接地阳极之间，电离反应气体分子产生等离子体。阴极附近的自偏置电场加速离子轰击位于阴极上的样品




图 7-1 反应离子刻蚀（RIE）腔室截面示意图。样品置于射频驱动的阴极上，等离子体中的反应性离子在自偏压作用下垂直轰击样品表面，实现各向异性刻蚀。

RIE 包含四个同步过程：（a）离子溅射表面，去除污染物和原生氧化层，暴露新鲜材料表面；（b）反应性离子与材料原子直接反应生成挥发性产物；（c）离子在衬底表面解离吸附的气体分子产生自由基；（d）自由基在表面迁移并与材料原子反应生成挥发性化合物^[18]。物理轰击与化学反应的协同效应极为显著：硅暴露于 XeF_2 气体或 Ar^+ 离子束单独作用时，刻蚀速率均低于 1 nm/min，而两者同时存在时速率跃升至 6 nm/min^[19]。

大多数 RIE 工艺使用含卤素气体。氟基化学品（ SF_6 、 CF_4 、 CHF_3 ）广泛用于硅和硅化合物。氯基化学品（ Cl_2 、 BCl_3 ）用于铝和 III-V 族化合物。溴和碘化学品用于钢基化合物，因氯化物在室温下挥发性不足^{[20][21]}。

被刻蚀材料	常用刻蚀气体
单晶硅	CF_3 Br, HBr/NF_3 , SF_6 / O_2
多晶硅	SiCl_4 / Cl_2 , BCl_3 / Cl_2 , HBr/Cl_2 / O_2
Al	SiCl_4 / Cl_2 , BCl_3 / Cl_2
SiO_2	CCl_2 F_2 , CHF_3 / CF_4 , CHF_3 / O_2
Si_3N_4	CF_4 / O_2 , CF_4 / H_2 , CHF_3
GaAs	SiCl_4 / SF_6 , SiCl_4 / NF_3
光刻胶	O_2

^{[22][23]}

7.3.2 工艺参数控制

RIE 受多个可调参数控制，各自影响刻蚀速率、选择性和各向异性^{[24][25]}：

气体流量直接影响活性物种供给。过高流量在恒压下缩短驻留时间，降低电离效率；过低则无法补充消耗的反应气体。RF 功率增大可提升电子能量和电离概率，加快

刻蚀速率，但也增大离子轰击能量，降低选择性。腔室压力决定离子平均自由程：低压（ $10^{-3} \sim 10^{-1}$ Torr）增强各向异性，离子运动更具方向性；压力过低则等离子体无法维持。存在最佳压力使刻蚀速率与选择性同时达到最大值。衬底温度影响自由基迁移率和产物挥发性；过高温度促进各向同性的化学刻蚀并软化聚合物掩模。

气体添加剂的作用显著。向 CF_4 中加入 10% O_2 可使硅刻蚀速率提高 10 倍，因氧与碳基自由基反应释放氟自由基。但氧同时加速光刻胶消耗，降低选择性。 Ar 可稳定等离子体并参与物理溅射，但过量会稀释反应气体^{[26][27]}。

各向异性控制的关键在于侧壁钝化。碳基化合物（来自聚合物掩模或 CHF_3 等添加剂）沉积在刻蚀侧壁上，阻止卤素自由基的横向刻蚀，而定向离子轰击清除水平面上的钝化层。使用 SF_6/CHF_3 混合气体，已制备纵横比达 50:1 的亚 50 nm 硅纳米线^[28]。

7.4 电感耦合等离子体 ICP-RIE

常规 RIE 的硅刻蚀速率通常低于 200 nm/min。增大 RF 功率可提高等离子体密度和刻蚀速率，但同时增大阴极自偏压，加剧离子轰击，劣化选择性。电感耦合等离子体（Inductively Coupled Plasma, ICP）系统巧妙地解决了这一矛盾^[29]。


ICP 将等离子体产生与刻蚀腔室分离，通过独立控制等离子体密度和离子能量，实现高刻蚀速率与高选择性的兼顾。RF 功率通过感应线圈从外部耦合到等离子体腔。样品台连接独立的第二 RF 电源控制自偏压。ICP 可产生 $>5 \times 10^{11}/\text{cm}^3$ 的高密度等离子体（常规 RIE 仅 $10^8 - 10^{10}/\text{cm}^3$ ），同时维持低离子轰击能量。最佳 ICP 系统可达约 20 $\mu\text{m}/\text{min}$ 的硅刻蚀速率，硅对光刻胶选择性高达 100:1，硅对氧化物选择性超过 200:1^[30]。

ICP 不仅用于深硅刻蚀，也是石英、III-V 族半导体、碳化硅乃至钨的高效刻蚀工具。钨可在图形化铝掩模下以 2.73 $\mu\text{m}/\text{min}$ 的速率刻蚀超过 300 μm 深度^[31]。

7.5 深反应离子刻蚀 DRIE

7.5.1 Bosch 工艺

深反应离子刻蚀（Deep Reactive Ion Etching, DRIE）用于制造 MEMS 高纵横比结构和集成电路的硅通孔（Through-Silicon Via, TSV）。1992 年发明的 Bosch 工艺通过交替气体切换实现侧壁钝化，保证高各向异性^[32]。






图 7-2 Bosch 深反应离子刻蚀 (DRIE) 工艺循环示意图。SF₆ 各向同性刻蚀与 C₄F₈ 钝化交替进行，离子轰击选择性去除沟槽底部钝化层，实现高纵横比深硅刻蚀。侧壁呈现特征性扇贝状形貌。

典型 Bosch 工艺参数：

参数	钝化步骤	刻蚀步骤
C ₄ F ₈ 流量	85 sccm	0 sccm
SF ₆ 流量	0 sccm	130 sccm
台面 RF 功率	0 W	12 W
线圈 RF 功率	600 W	600 W
周期时间	7.0 s	9.0 s
刻蚀速率	—	1.5-3 $\mu\text{m}/\text{min}$

[33]

Bosch 工艺的根本问题是扇贝效应 (Scalloping)：交替切换在侧壁形成 $>100\ \text{nm}$ 的波纹状粗糙度。对微米尺度 MEMS 器件可接受，但亚 $100\ \text{nm}$ 特征尺寸不可容忍。多种方案可降低扇贝效应：延长钝化时间、使用 Teflon 涂覆样品台、或将 SF₆ 和

C₄ F₈ 直接混合而不切换。非切换混合工艺已实现 16 nm 硅线结构和亚 10 nm 硅纳米线（纵横比 ~50:1，光滑侧壁），当沟槽宽度低于 5 μm 时，扇贝粗糙度随纵横比增大而显著减小，250 nm 宽沟槽已达到 160:1 纵横比^[34]。

7.5.2 低温工艺

低温（Cryogenic）工艺是另一种侧壁钝化方案。在 -110°C~-140°C 下，SF₆ 与硅反应生成的 SiF₄ 形成 10-20 nm 保护膜覆盖侧壁，抑制横向刻蚀。氧化物掩模的选择性约 150:1，光刻胶约 70:1。低温工艺的优势是无扇贝效应，缺点是低温吸附颗粒可能产生微掩模缺陷^[35]。

工艺	特征尺寸	纵横比	刻蚀速率	对氧化物选择性	对光刻胶选择性	侧壁粗糙度
HBr	≥5 nm	≥5:1	≥100 nm/min	>100:1	>3:1	<10 nm
RT F-base	≥5 nm	≥5:1	≥200 nm/min	>10:1	>5:1	<10 nm
低温	≥5 nm	≥10:1	≥300 nm/min	>30:1	>15:1	<10 nm

[36]

7.5.3 DRIE 关键问题

负载效应（Loading Effect）：刻蚀面积增大导致反应物消耗超过供给，整体速率下降（宏观负载）；局部图形密度差异导致不同区域刻蚀深度不同（微负载）；特征尺寸减小导致刻蚀深度降低（纵横比依赖刻蚀，ARDE）。SiO₂ 刻蚀速率从 20 μm 特征尺寸的 32 nm/min 降至 52 nm 尺寸的 12 nm/min。降低腔室压力、稀释气体、脉冲等离子体或引入虚拟图形可减轻负载效应^[37]。

微沟槽效应 (Microtrenching)：高能离子在侧壁掠射反射后聚焦于沟槽底角，导致角落刻蚀速率高于中心^[38]。

刻痕效应 (Notching)：SOI 衬底的绝缘层累积正电荷，偏转入射离子导致侧向刻蚀。低频脉冲偏压可消除刻痕^[39]。

黑硅效应 (Black Silicon)：掩模材料溅射形成微掩模，产生草状硅结构。加入 O_2 或 CHF_3 可消除。黑硅反射率可低于 0.001%，在太阳能电池、光电探测器等领域有应用价值^[40]。

7.6 原子层刻蚀 ALE

原子层刻蚀 (Atomic Layer Etching, ALE) 通过自限制表面反应每周期仅去除一个原子层。工艺分为两步循环：首先引入前驱体气体使单分子层吸附在衬底表面，排空反应物后，用低能离子束（通常 <100 eV 的 Ar^+ ）轰击吸附层，诱导化学反应生成挥发性产物并排出。该过程通过前驱体单层吸附和最小化物理溅射实现自限制^[41]。

对于硅，ALE 采用 Cl_2/Si 体系而非 SF_6/Si 体系，因为 F/Si 在室温下会自发刻蚀。 Cl_2 在硅表面的单层吸附仅在低能 Ar^+ （20 eV）轰击辅助下发生反应。热 ALE 无需离子轰击但需高温（ $>600^\circ C$ ），其优势是各向同性去除，可用于几乎任何几何形状的材料减薄^[42]。

ALE 首次报告于 1990 年，三十年间已有超过二十种材料验证了该技术的可行性。随着主流半导体制造推进至亚 10 nm 节点，ALE 作为 ALD 的必要对应技术受到产业界高度关注。其优势包括原子精度材料去除、极低的离子轰击损伤以及显著降低的工艺变异性^[43]。

7.7 离子束铣削

离子束铣削 (Ion Beam Milling/Etching, IBE) 是纯物理溅射过程，使用惰性 Ar^+ 离子在 10-5000 eV 能量范围内轰击样品表面去除材料。离子源独立于刻蚀腔室，产生宽束 Ar^+ 加速射向样品。该技术的核心价值在于能够刻蚀 RIE 无法处理的材料（如磁性材料），因为 RIE 要求生成挥发性化合物，而许多材料做不到这一点^[44]。

典型离子铣削速率：

材料	刻蚀速率 (Å/min)
金	1000
铜	700
光刻胶 (AZ-1350)	200
镍铬 (NiCr)	170
氧化铝 (Al ₂ O ₃)	90

[45]

离子铣削的主要问题包括：选择性低（仅取决于不同材料的溅射产额差异）；溅射产物非挥发性，会重沉积到相邻结构上；掩模消耗导致的刻面效应（Faceting），即掩模顶部棱角优先侵蚀使刻蚀轮廓倾斜。引入反应气体（如 CHF₃）可部分提高选择性，旋转倾斜样品可减少重沉积。HSQ 负胶已被用作离子铣削掩模制备 30 nm 金纳米结构[46]。

7.8 刻蚀工艺选择指南

工艺选择决策矩阵

选择刻蚀工艺时需综合考虑：材料类型（是否能形成挥发性化合物）、特征尺寸（亚 100 nm 排除普通湿法刻蚀）、纵横比需求（高纵横比需 DRIE 或 MACE）、侧壁质量要求（低粗糙度排除标准 Bosch）、损伤容忍度（敏感器件考虑 ALE）以及产线兼容性（CMOS 排除含碱金属的 KOH）。

应用场景	推荐技术	关键优势
MEMS 深硅结构	Bosch DRIE	高速、高纵横比
亚 10 nm 栅极精修	ALE	原子精度、低损伤
磁性材料图形化	离子铣削	材料无限制
纳米硅线阵列	MACE	极高纵横比、低成本
III-V 化合物	ICP-RIE (Cl_2 / BCl_3)	高选择性、可控轮廓
TSV 通孔	DRIE + 低频脉冲	深度 >100 μm 、无刻痕
SiO_2 选择性刻蚀	CHF_3 / CF_4 RIE	对硅高选择性

本章小结

刻蚀技术构成纳米制造中图形转移的基础。湿法刻蚀以化学选择性见长，碱性各向异性刻蚀在 $\langle 110 \rangle$ 硅片上可制备亚 40 nm 垂直侧壁结构，MACE 将纵横比推至极限。RIE 凭借物理轰击与化学反应的协同实现亚 100 nm 各向异性刻蚀，ICP 解决了高等离子体密度与高选择性的矛盾。DRIE 的 Bosch 工艺和低温工艺为 MEMS 和 TSV 提供深度刻蚀能力，各有扇贝效应和低温缺陷的权衡。ALE 以自限制反应实现原子级精度，是亚 10 nm 节点不可或缺的工具。离子铣削弥补了 RIE 在非挥发性材料上的空白。实际应用中，刻蚀工艺的选择取决于材料特性、尺寸要求、损伤容忍度和产线兼容性的综合权衡。

参考文献

1. [Cui 2025, § 7.3, p.279](#)  
2. [Campbell 2008, Ch.11, pp.283-284](#)  
3. [Cui 2025, § 7.1](#)  
4. [Cui 2025, § 7.2, p.259](#)  
5. [Cui 2025, § 7.2, p.260](#)  
6. [Cui 2025, § 7.2, p.260](#)  
7. [Campbell 2008, Ch.11, pp.285-286](#)  
8. [Campbell 2008, Ch.11, p.286](#)  
9. [Cui 2025, § 7.2, p.261](#)  
10. [Cui 2025, § 7.2, pp.264-265](#)  
11. [Cui 2025, § 7.2, pp.265-266](#)  
12. [Cui 2025, § 7.2, p.264](#)  
13. [Cui 2025, § 7.2, pp.265-267](#)  
14. [Cui 2025, § 7.2, pp.267-268](#)  
15. [Cui 2025, § 7.2, p.268](#)  
16. [Cui 2025, § 7.3, pp.267-270](#)  
17. [Campbell 2008, Ch.11, pp.291-294](#)  
18. [Cui 2025, § 7.3, p.270](#)  
19. [Cui 2025, § 7.3, p.271](#)  
20. [Cui 2025, § 7.3, pp.269-270](#)  
21. [Campbell 2008, Ch.11, p.292](#)  
22. [Cui 2025, § 7.3, p.269](#)  
23. [Campbell 2008, Ch.11, p.292](#)  
24. [Cui 2025, § 7.3, pp.272-276](#)  
25. [Campbell 2008, Ch.11](#)  
26. [Cui 2025, § 7.3, pp.275-276](#)  
27. [Campbell 2008, Ch.11, pp.294-296](#)  
28. [Cui 2025, § 7.3, p.277](#)  
29. [Cui 2025, § 7.3, pp.277-279](#)  
30. [Cui 2025, § 7.3, p.279](#)  
31. [Cui 2025, § 7.3, p.279](#)  
32. [Cui 2025, § 7.4, pp.280-281](#)  
33. [Cui 2025, § 7.4, p.280](#)  

- 34. [Cui_2025, § 7.4, pp.281-283](#)  ↩
- 35. [Cui_2025, § 7.4, p.283](#)  ↩
- 36. [Cui_2025, § 7.4, p.284](#)  ↩
- 37. [Cui_2025, § 7.4, pp.284-286](#)  ↩
- 38. [Cui_2025, § 7.4, pp.285-286](#)  ↩
- 39. [Cui_2025, § 7.4, pp.286-287](#)  ↩
- 40. [Cui_2025, § 7.4, pp.288-289](#)  ↩
- 41. [Cui_2025, § 7.5, pp.289-291](#)  ↩
- 42. [Cui_2025, § 7.5, p.290](#)  ↩
- 43. [Cui_2025, § 7.5, pp.290-291](#)  ↩
- 44. [Cui_2025, § 7.6, pp.291-294](#)  ↩
- 45. [Cui_2025, § 7.6, p.292](#)  ↩
- 46. [Cui_2025, § 7.6, pp.293-294](#)  ↩

第八章：薄膜沉积与增材图形转移

8.1 增材工艺概述

并非所有材料都可以通过刻蚀进行图形转移。金属在反应离子刻蚀中尤其困难，因为许多金属与卤素气体的反应产物挥发性不足。湿法酸蚀虽可刻蚀金属，但各向同性本质限制了分辨率。因此，许多纳米制造场景必须采用增材工艺（Additive Process），即通过光刻胶图形开口沉积材料，实现图形转移^[1]。

增材图形转移有两条主要路径。剥离（Liftoff）先在图形化光刻胶上沉积薄膜，再溶解光刻胶将其上方的薄膜一并带走，留下衬底上的金属图形。电镀

（Electroplating）以光刻胶图形为模具，在种子层上电化学沉积金属填充模具空间。两种工艺对薄膜沉积技术的要求截然不同：剥离需要良好的方向性和差的台阶覆盖率；电镀需要导电种子层和均匀的电流密度分布^[2]。

8.2 物理气相沉积

8.2.1 热蒸发

热蒸发（Thermal Evaporation）将源材料加热至产生足够蒸气压（至少 10 mTorr），原子在高真空中沿直线飞行沉积到衬底上。简单电阻加热系统使用加热丝或坩埚升温；电子束蒸发利用 270° 偏转磁场将高能电子束打在源材料上，可处理高熔点难熔金属（W、Mo、Ta 等）。石英晶体监测仪实时测量沉积速率，其谐振频率随沉积质量变化而偏移，配合机械快门可精确控制膜厚^{[3][4]}。

沉积速率遵循 Knudsen 余弦定律：

$$R \propto (\cos \theta \cdot \cos \phi / r^2) \cdot (P_s(T) - P_c)$$


其中 r 为源到样品距离, θ 和 ϕ 分别为蒸发源轴向角和样品表面法线角, $P_s(T)$ 为源材料蒸气压。平面样品上不同位置的膜厚随偏离轴心距离增大而减薄。将样品置于球面 (Planetary) 上可实现均匀沉积, 此时沉积速率仅取决于球面半径 r_0 : $R \propto (P_e - P_c) / 4r_0^2$ ^{[5][6]}。

热蒸发的核心优势是方向性好、台阶覆盖率差, 最适合剥离工艺。衬底温度保持 50-100°C, 不损伤光刻胶图形。劣势包括: 膜质量较差 (低密度、大晶粒); 合金沉积困难 (各组分蒸气压差异导致成分偏离化学计量比); 台阶覆盖能力不足, 纵横比超过 1:1 的结构无法形成连续膜^{[7][8]}。

8.2.2 溅射沉积

等离子体溅射沉积 (Plasma Sputtering) 通过 Ar^+ 离子轰击靶材, 将靶原子溅射出来沉积到样品上。溅射的主要优势是可沉积几乎任何材料 (包括高熔点金属和合金), 且膜附着力优于蒸发膜^[9]。

直流磁控溅射系统 (DC Magnetron Sputtering System)



工作气压 ~1-10 mTorr | 基底距离 ~50-150 mm | 典型功率 ~100-1000 W

图 8.x 直流磁控溅射原理示意图 (Schematic of DC Magnetron Sputtering)

图 8-1 直流磁控溅射系统截面示意图。永磁体在靶材表面形成磁场约束电子，提高Ar等离子体密度。Ar⁺离子轰击靶材溅射出原子沉积于基底表面，靶材表面形成特征性跑道形侵蚀沟槽。

三种主要溅射方式：

溅射类型	功率源	适用材料	特点
DC 溅射	直流高压（数千伏）	导电金属	速率低，不能溅射绝缘体
RF 溅射	13.56 MHz 射频	金属和介电体	消除充电和电弧问题
磁控溅射	DC 或 RF + 横向磁场	金属和介电体	磁场约束电子，等离子体密度高，速率最快

[10]

溅射原子从靶材飞出后频繁与腔室中气体原子碰撞散射，运动方向近似各向同性，导致方向性远逊于蒸发。然而溅射沉积合金膜时具有独特优势：不同组分虽然溅射产额有差异，但靶表面高产额组分先被耗竭后达到平衡，最终整体沉积成分与靶材一致^[11]。

为改善方向性以适应剥离工艺，发展了两种技术。远距离溅射（Long-Throw Sputtering）增大靶到样品距离并降低压力。维持等离子体需满足 $L \cdot P > 0.5$ （cm·Torr），增大间距 L 可降低压力 P 。在磁控系统中，25 cm 的投掷距离配合低至 0.1 mTorr 的工作压力，原子平均自由程 $\lambda \approx 5 \times 10^{-3}/P(\text{Torr})$ cm 远超投掷距离，过滤掉大角度原子。准直溅射（Collimated Sputtering）在靶与样品之间插入管束阵列，选择性拦截非法线方向原子。准直管纵横比每增加 1 个单位，沉积速率下降约 35%，且管壁沉积物积累导致堵塞，需频繁更换^[12]。

8.2.3 薄膜沉积技术对比

技术	衬底温度	沉积速率	方向性	台阶覆盖	膜密度	晶粒尺寸
电阻加热蒸发	50-100°C	1-20 Å/s	好	差	差	10-100 nm
电子束蒸发	50-100°C	10-100 Å/s	好	差	差	~10 nm
等离子体溅射	~200°C	~100 Å/s (金属)	中等	好	好	10-100 nm
PECVD	200-300°C	1-10 Å/s (介电体)	中等	很好	很好	1-10 nm
LPCVD	600-1200°C	10-100 Å/s	差	优秀	优秀	<1 nm
ALD	25-300°C	~1 Å/cycle	极差	优秀	优秀	<1 nm

[13]


8.3 化学气相沉积

8.3.1 CVD 基本原理

化学气相沉积（Chemical Vapor Deposition, CVD）利用前驱体气体在衬底表面发生化学反应，生成固态薄膜。与 PVD 纯物理过程不同，CVD 涉及复杂的气相传输和表面化学反应。反应物从主气流中扩散穿过停滞边界层（Boundary Layer）到达衬底表面，在表面吸附、分解、反应后生成薄膜，副产物脱附返回气相^[14]。

CVD 反应速率受两种机制限制。在低温区，表面化学反应缓慢，沉积速率随温度呈 Arrhenius 指数增长，称为反应速率限制（Reaction Rate Limited）。此区间对温度均匀性要求极高，适合大批量热壁炉管式反应器（如 LPCVD），气流动

力学的影响较小。在高温区，化学反应迅速完成，沉积速率取决于反应物穿过边界层的扩散速率，称为质量传输限制（Mass Transport Limited）。边界层厚度 δ 随距入口位置 z 增大： $\delta \approx 5 \cdot (vz/U_\infty)^{1/2}$ ，其中 v 为运动学粘度， U_∞ 为主流速度。反应器常采用楔形基座使衬底倾斜以补偿边界层增长，保证膜厚均匀性。此区间对气流控制和腔室几何设计要求严格，适合单片式冷壁反应器^[15]。



层流条件下 (Reynolds 数 $N_{Re} < 2300$) , 气体流速在管壁处为零, 中心最大, 形成抛物线分布。气体从均匀入口速度 (Plug Flow) 过渡到完全发展的管内流需要 $z_v \approx a \cdot N_{Re} / 25$ 的距离。当温度不均匀时, 热衬底附近的气体膨胀产生自然对流, 在反应器内形成横向滚动涡胞 (Roll Cell) , 尤其在高压和重分子气氛中显著。降低压力可有效抑制自然对流^[16]。

8.3.2 主要 CVD 变体

LPCVD (Low Pressure CVD) 工作压力 0.1-1 Torr, 温度 600-1200°C。低压使气相扩散系数增大, 边界层效应减弱, 工艺转为反应速率限制, 膜厚均匀性优异。标准 LPCVD 工艺包括 SiO_2 (TEOS 源, 700°C)、 Si_3N_4 ($\text{SiH}_2\text{Cl}_2/\text{NH}_3$, 800°C) 和多晶硅 (SiH_4 , 625°C) 。LPCVD 膜的密度和化学组成接近热生长层, 台阶覆盖优秀, 但高温不兼容聚合物光刻胶掩模, 只能在光刻前完成沉积^[17]。

PECVD (Plasma Enhanced CVD) 利用等离子体提供额外能量促进前驱体分解, 衬底温度降至 200-300°C。PECVD SiO_2 和 SiN_x 广泛用作钝化层和层间介电层。劣势是膜中残余氢含量较高, 密度低于 LPCVD 膜。PECVD 氧化物在稀 HF 中的刻蚀速率常为热氧化物的 10 倍, 可通过高温退火致密化改善^[18]。

MOCVD (Metal-Organic CVD) 使用有机金属前驱体在较低温度下沉积化合物半导体外延层。三甲基镓 (TMGa) 与砷烷 (AsH_3) 反应生成 GaAs, 三甲基铟 (TMIIn) 与磷烷 (PH_3) 生成 InP。MOCVD 可精确控制 III-V 和 II-VI 族化合物半导体的组分、掺杂和厚度, 是 LED、激光器和光探测器的关键制造技术^[19]。

8.3.3 原子层沉积

原子层沉积 (Atomic Layer Deposition, ALD) 通过自限制表面化学反应逐原子层生长薄膜。每个周期包含四步: (1) 引入前驱体 A, 在表面形成饱和单层吸附; (2) 惰性气体吹扫清除多余前驱体和副产物; (3) 引入前驱体 B, 与已吸附的 A 层反应生成目标材料的单原子层; (4) 再次吹扫。由于每步均为自限制反应, 沉积速率恒定约 1 Å/cycle, 与前驱体暴露时间和供给量无关^[20]。




图 8-2 原子层沉积（ALD）单次循环示意图（TMA/H₂O 工艺沉积 Al₂O₃）。每个循环包含前驱体脉冲、吹扫、反应物脉冲、吹扫四步，自限制反应确保每次沉积精确一个原子层（~1.1 Å）。

ALD 的核心优势是极致的保形性（Conformality）：在纵横比超过 100:1 的沟槽和通孔中仍实现完全均匀覆盖。典型 ALD 工艺包括 Al₂O₃（TMA/H₂O）、HfO₂（HfCl₄/H₂O）和 TiN（TiCl₄/NH₃）。对于 3D 堆叠 IC 中深度超过 100 μm、纵横比 >20:1 的硅通孔（TSV），ALD 是唯一可靠的种子层沉积技术^[21]。衬底温度范围宽泛（25-300°C），兼容聚合物衬底和温度敏感器件。劣势是沉积速率极低，不适合厚膜制备。

8.4 外延生长

外延（Epitaxy）是在单晶衬底上生长晶格匹配或近匹配的单晶薄膜。

气相外延（Vapor Phase Epitaxy, VPE）：硅外延常用 SiHCl₃ 或 SiH₂Cl₂ 在 1000-1200°C 下与 H₂ 载气反应。通过精确控制温度和气体组分，可实现掺杂浓度突变界面。选择性外延生长（Selective Epitaxial Growth, SEG）仅在暴露的硅窗口上沉积，氧化物或氮化物覆盖区不生长^[22]。

分子束外延（Molecular Beam Epitaxy, MBE）：在超高真空（<10⁻¹⁰ Torr）中从多个独立蒸发源向衬底表面投射原子束。生长速率约 1 μm/h，配合反射式高能电子衍射（RHEED）原位监测实现单原子层精度的实时反馈。MBE 可生长 GaAs/AlGaAs 超晶格，每层厚度精确至 0.28 nm（一个单胞）。这种超晶格经解理和选择性刻蚀可制备 6 nm 半间距光栅，用作纳米压印模具^{[23][24]}。

8.5 剥离工艺

8.5.1 基本原理与双层胶体系

剥离工艺的概念提出于 40 多年前，当时已实现亚 20 nm 金属线条。目前剥离已成为金属薄膜图形化的首选技术，因为许多金属材料除剥离外无其他可行的图形化手段。分辨率上限取决于光刻工艺本身和沉积膜晶粒尺寸。晶粒尺寸与线宽可比时金属线可能断裂，高沉积速率（无论蒸发或溅射）通常产生较小晶粒。亚 10 nm 的剥离图形已有报道[25]。





图 8-3 双层抗蚀剂剥离（liftoff）工艺流程。底层抗蚀剂的倒梯形轮廓确保定向蒸镀的金属膜在侧壁处断开，溶剂溶解底层后即可剥离顶部金属，仅保留基底上的图案化金属。

成功剥离的两个条件：（1）沉积膜厚度不超过光刻胶厚度的三分之一，以保证膜的不连续性；（2）沉积膜在光刻胶图形侧壁处断开。第二个条件要求沉积具有良好方向性（差的台阶覆盖）。蒸发膜因高方向性可直接满足；溅射膜的台阶覆盖较好，必须在光刻胶中制造底切（Undercut）轮廓以保证膜的断开[26]。



常用正性剥离的双层胶体系：

PMMA/P(MMA-MAA) 体系：高分子量 PMMA 为上层（低灵敏度），低分子量共聚物 P(MMA-MAA) 为下层（高灵敏度）。相同剂量下底层显影更快，自然形成底切轮廓^[27]。

PMMA/LOR 体系：PMMA 为成像层，LOR（基于 PMGI 聚合物的专用剥离胶）为底层。LOR 在专用溶剂中独立溶解，底切长度仅由溶解时间控制。PMMA/Al 双层体系也有报道：铝中间层在碱性溶液中溶解产生底切，同时为绝缘衬底上的电子束光刻提供导电层消除充电效应，在石英衬底上制备了 40 nm 线宽银图形^[28]。

8.5.2 负性剥离

大面积金属覆盖需要负性光刻胶以避免大面积曝光的长时间写入。负性胶天然产生正切轮廓，不利于剥离。HSQ/PMMA 双层胶体系解决了这一问题：HSQ 为上层负性成像层，PMMA 为底层。HSQ 曝光显影后不影响 PMMA（因使用不同显影液），作为掩模用 O₂ 等离子体刻蚀 PMMA 底层，通过控制刻蚀参数独立调节底切尺寸。该工艺已制备 50 nm 间隙的铬金属图形和 100 nm 直径的铬薄膜单孔^[29]。

剥离工艺实用要点

溶剂渗透和溶解光刻胶是剥离的速率限制步骤。当图形面积小、大部分衬底被金属覆盖时，加压溶剂喷射辅助剥离尤为重要。若金属膜经溅射沉积且方向性不佳，可在溶剂处理前使用固态 CO₂ 颗粒冷喷射技术（CO₂ Snow）：利用低于 -60°C 的温度差导致金属膜与光刻胶热膨胀不匹配，使金属膜开裂剥落，同时样品背面加热至 +60°C 以增强热失配效应。光刻胶层在此过程中保护衬底表面，防止金属碎片重沉积^[30]。

8.6 电镀与大马士革工艺

8.6.1 电镀基础

电镀 (Electroplating) 可制造剥离工艺无法实现的高纵横比金属结构。原因有二：剥离要求膜厚不超过胶厚的三分之一，且沉积材料在窄深结构顶部的悬挂效应 (Overhang) 会封闭开口。电镀工艺在衬底上沉积导电种子层，旋涂光刻胶并图形化形成模具，在模具内电化学沉积金属填充。可电镀 Cu、Ni、Au、NiFe (坡莫合金) 等多种金属和合金^[31]。

LIGA 技术 (德语 Lithographie-Galvanoformung-Abformung 的缩写，即光刻-电铸-注塑) 以硬 X 射线曝光超厚聚合物胶形成高纵横比模具，再电镀镍填充。紫外 LIGA 以厚光刻胶替代 X 射线光刻，成本更低但纵横比稍逊。磁性 MEMS 器件广泛使用坡莫合金电镀，因为磁力与磁性材料体积成正比，电镀是构建大体积磁性微结构的有效途径^[32]。

亚 100 nm 尺度电镀的主要应用是 X 射线掩模吸收体和微波带片 (Micro Zone Plate, MZP) 的制造。MZP 的成像分辨率仅取决于最外环宽度 Δr_{MZP} ，表达式为 $R_x = 2k_1 \cdot \Delta r_{MZP}$ 。最外环宽 25 nm 的金电镀波带片已实现。15 nm 宽度时因金的多晶粒尺寸效应 (金沿 $\langle 111 \rangle$ 方向电镀更快)，部分线条出现可见断裂。电镀均匀性取决于电流密度分布：基底边缘和图形尖角处电流密度偏高，导致边缘镀厚、孤立窄线比密集线更厚^[33]。

8.6.2 大马士革铜互连

大马士革 (Damascene) 工艺是 IC 铜互连的核心技术。铝可被 RIE 直接刻蚀进行单大马士革图形化，但铜的干法刻蚀极为困难。双大马士革 (Dual Damascene) 工艺在一次金属沉积中同时形成通孔和金属线：先在层间介电层 (通常 SiO_2) 中刻蚀通孔和沟槽，沉积扩散阻挡层，溅射超薄 Cu 种子层，电镀 Cu 填充全部结构，最后化学机械抛光 (CMP) 去除多余铜。3D 堆叠 IC 的硅通孔 (TSV) 深度 10-100 μm ，纵横

比 >20:1, 需先用 DRIE 刻蚀, 再用 ALD 沉积种子层, 最后电镀或 CVD 填充 Cu 或 W^[34]。

8.7 模板掩模沉积

模板掩模 (Stencil Mask) 是一种无光刻胶的增材图形转移方法。悬浮薄膜上的刻穿图案充当影子掩模, 蒸发源原子穿过开口沉积到衬底上。仅热蒸发具有足够方向性适合此技术。1999 年首次报道纳米级模板掩模图形转移, 使用 Si_3N_4 悬浮膜上 5-10 nm 的孔制备了 15 nm 金属点。后续发展至大面积图形化, 同一掩模上亚 100 nm 特征和超过 100 μm 特征可同时形成^[35]。

模板掩模的优势包括: 非接触式沉积、可在拓扑表面和功能性表面操作、单步成形无光刻胶污染、无邻近效应 (光学衍射或电子散射均不影响)。主要限制为: 重复使用导致孔径堵塞; 掩模与衬底间隙产生的角度模糊 (Halo); 热辐射引起的掩模膨胀和应力变形; 以及制备掩模本身需要光刻和 RIE, 限制了最小特征尺寸 (大面积掩模约 100 nm, 小面积可用 FIB 加工更细孔径) ^[36]。

8.8 薄膜质量与应力控制

薄膜质量评估要素

(1) 台阶覆盖率: 蒸发膜最差 (纵横比 >1 即不连续), 溅射膜中等, CVD/ALD 最佳。加热衬底可增大表面扩散长度 $L_s = (D_s \cdot \tau)^{1/2}$, 改善蒸发膜台阶覆盖, 但不同组分的表面扩散系数差异可能导致接触孔底部和顶部成分不同^[37]。(2) 膜应力: 拉应力过大导致开裂, 压应力过大导致起泡或翘曲。CVD 膜的应力与沉积温度和气氛密切相关。PECVD SiN_x 可通过调节射频功率在拉应力和压应力间切换, 这一特性在先进 IC 中用于沟道应变工程^[38]。(3) 成分与密度: PECVD 膜常含残余氢, 可通过氧气氛围退火致密化改善化学计量比。退火前后稀 HF 刻蚀速率的变化是评估膜质量的简便方法^[39]。

本章小结

本章要点

1. 增材图形转移通过沉积而非刻蚀实现图形化。剥离和电镀是两种主要路径，分别适用于薄膜金属图形和高纵横比金属结构。
2. 热蒸发方向性好、衬底温度低，最适合剥离工艺。溅射可沉积高熔点材料和合金但方向性差，需底切轮廓辅助剥离。远距离溅射和准直溅射可部分改善方向性。
3. CVD 工艺在反应速率限制和质量传输限制两个区间有不同行为特征。LPCVD 膜质量最佳但温度高，PECVD 温度低但膜含氢，ALD 保形性极致但速率最慢。CVD/ALD 膜主要用于减材工艺流程中的预沉积层。
4. 双层胶体系（PMMA/LOR、PMMA/P(MMA-MAA)、HSQ/PMMA）通过制造底切轮廓解决方向性不足的剥离难题，分别实现正性和负性高分辨率剥离。
5. 电镀可填充高纵横比结构，LIGA 技术用于 MEMS 和微光学器件。大马士革铜互连工艺整合了 DRIE 刻蚀、ALD 种子层沉积和电镀填充，是先进 IC 制造中减材与增材结合的典范。
6. ALD 以自限制反应实现原子层精度，在纵横比超过 100:1 结构的保形覆盖方面不可替代，是 TSV 种子层沉积的唯一可靠技术。

参考文献

1. [Cui 2025, § 8.1, pp.299-300](#)  
2. [Cui 2025, § 8.1, pp.299-300](#)  
3. [Campbell 2008, Ch.12, pp.323-334](#)  
4. [Cui 2025, § 8.2, pp.300-303](#)  

5. [Cui 2025, § 8.2, pp.302-303](#)  ↩
6. [Campbell 2008, Ch.12, pp.326-328](#)  ↩
7. [Campbell 2008, Ch.12, pp.329-330](#)  ↩
8. [Cui 2025, § 8.2, pp.300-302](#)  ↩
9. [Cui 2025, § 8.2, pp.304-306](#)  ↩
10. [Cui 2025, § 8.2, pp.304-305](#)  ↩
11. [Cui 2025, § 8.3, pp.307-308](#)  ↩
12. [Cui 2025, § 8.2, pp.305-306](#)  ↩
13. [Cui 2025, § 8.2, Table 8.1, pp.300-301](#)  ↩
14. [Campbell 2008, Ch.13, pp.357-367](#)  ↩
15. [Campbell 2008, Ch.13, pp.362-367](#)  ↩
16. [Campbell 2008, Ch.13, pp.362-366](#)  ↩
17. [Campbell 2008, Ch.13, pp.366-367](#)  ↩
18. [Campbell 2008, Ch.13, pp.395-398](#)  ↩
19. [Campbell 2008, Ch.14, pp.407-415](#)  ↩
20. [Cui 2025, § 8.2, pp.300-301](#)  ↩
21. [Cui 2025, § 8.4, p.317](#)  ↩
22. [Campbell 2008, Ch.14, pp.399-407](#)  ↩
23. [Cui 2025, § 9.2, pp.332-333](#)  ↩
24. [Campbell 2008, Ch.14, pp.415-424](#)  ↩
25. [Cui 2025, § 8.3, pp.306-307](#)  ↩
26. [Cui 2025, § 8.3, pp.307-308](#)  ↩
27. [Cui 2025, § 8.3, pp.308-310](#)  ↩
28. [Cui 2025, § 8.3, pp.310-311](#)  ↩
29. [Cui 2025, § 8.3, pp.311-313](#)  ↩
30. [Cui 2025, § 8.3, pp.311-312](#)  ↩
31. [Cui 2025, § 8.4, pp.313-317](#)  ↩
32. [Cui 2025, § 8.4, pp.314-315](#)  ↩
33. [Cui 2025, § 8.4, pp.315-317](#)  ↩
34. [Cui 2025, § 8.4, pp.317-318](#)  ↩
35. [Cui 2025, § 8.5, pp.318-320](#)  ↩
36. [Cui 2025, § 8.5, pp.318-320](#)  ↩
37. [Campbell 2008, Ch.12, pp.329-330](#)  ↩
38. [Campbell 2008, Ch.13, pp.395-398](#)  ↩
39. [Campbell 2008, Ch.13, pp.395-398](#)  ↩

自组装与间接纳米制造

第九章：自组装与间接纳米制造

9.1 自组装原理

前面各章所介绍的纳米制造技术遵循一个共同范式：结构尺寸由光刻工具直接定义，再通过刻蚀或沉积转移到功能材料中。这种自上而下（Top-Down）的方法在分辨率推进至亚 10 nm 时面临设备成本和物理极限的双重制约。自然界采用完全不同的策略：生命体在分子尺度上通过自组织构建极为精密的结构，驱动力是热力学和分子间作用力，无需外部图形化工具。将这种自下而上（Bottom-Up）的思路引入纳米制造，有可能在真正的分子尺度（ $<10\text{ nm}$ ）上以低成本实现结构化^[1]。

自组装过程具有五个显著特征。第一，自发性：一旦满足组装条件，过程自动启动无需人为干预。第二，分子间力驱动：在分子水平，非共价键力（van der Waals 力、氢键）和弱共价键是主要驱动力；在介观尺度，静电力和表面张力发挥作用；在宏观尺度，重力、毛细力和外部电磁场参与其中。第三，组分必须具有流动性，通常在液相或光滑表面上发生。第四，有序结构是平衡态的结果，组分保持等间距，长程有序超越几个分子的范围。第五，环境条件（外部能量输入或几何约束）影响组装结果，正如温度和湿度决定雪花的分枝形态^[2]。

当前自组装纳米制造仍处于相对初期阶段。多数产物为阵列类周期结构，源于分子吸引力导致的晶格形成。在大多数实际应用中，自组装必须在预制模板上进行引导，需要传统光刻工艺的辅助。自上而下与自下而上的结合是自组装纳米制造发展的主线^[3]。

9.2 自组装单分子层

自组装单分子层（Self-Assembled Monolayer, SAM）是活性表面活性剂分子在固体表面自发吸附形成的有序分子组装体。研究最广泛的 SAM 体系是烷基硫醇（Alkanethiolate）在 Au(111) 表面的组装：硫原子与金表面过渡金属原子形成强化

学键吸附，烷基链之间的 van der Waals 力驱动有序排列，形成约 1-2 nm 厚的致密单分子膜^[4]。

SAM 形成极为迅速：将金衬底浸入 2 mM 十六烷基硫醇乙醇溶液中数分钟即可获得高度有序的 SAM。在微接触印刷中，硫醇分子从 PDMS 印章转移到金表面并形成 SAM 仅需数秒。SAM 在室温条件下热力学稳定、机械坚固，具有极强的耐酸性：十六烷基硫醇保护的 gold 表面在氰化物（金蚀刻液）中的刻蚀速率降低 10^6 倍^[5]。

SAM 的超薄特性（仅 1-2 nm）使其成为纳米级图形转移中的理想超薄抗蚀剂或钝化层。当刻蚀深度极浅时，横向侵蚀可忽略，20 nm 线条已在 10 nm 厚金膜中通过以 SAM 为掩模的湿法刻蚀实现^[6]。此外，SAM 表面可被功能化：受体封端的烷基硫醇基团只识别特定分子，构成分子识别系统，广泛用于构建纳米传感器^[7]。

9.3 胶体粒子自组装

胶体自组装（Colloidal Self-Assembly）利用均匀直径的纳米球（通常为聚苯乙烯 PS 或 SiO_2 ）在液相中自发排列为晶格状结构，即胶体晶体（Colloidal Crystal）。实现胶体自组装需满足三个条件：（1）粒子在液体中自由分散（胶体悬浮液）；（2）粒子尺寸足够小（ $<5\ \mu\text{m}$ ），使 Brown 运动成为主导运动模式；（3）粒子形状均匀，球形最优^[8]。

组装的驱动力包括毛细力和表面张力。经典“咖啡环”效应（Coffee Ring Effect）说明了基本机制：液滴蒸发时边缘被“钉住”（Pinned），液面下降引起的补偿流将悬浮粒子推向边缘。当液面降至粒子直径以下时，粒子间的毛细力进一步将它们拉近，最终形成密排结构。控制干燥速度和粒子浓度是获得高质量二维胶体晶体的关键：浓度过低产生空位缺陷，过高则出现多层堆叠。二维组装可逐层扩展至三维^[9]。

胶体晶体不可避免地存在缺陷：微观缺陷（空位，即单个粒子缺失）和宏观缺陷（位错，即晶粒边界处的裂纹）。高质量组装只能将缺陷密度降至最低而无法完全消除^[10]。

引导自组装

纯自组装只能产生周期阵列，实际应用需要对自组装进行引导。

表面形貌引导：传统光刻制备沟槽等拓扑结构作为模板，胶体粒子在液面收缩过程中被毛细力驱入凹陷区域。沟槽几何尺寸必须远大于粒子直径或恰为粒子直径的整数倍，否则组装质量下降。热驱动的界面对流可将组装时间从数小时缩短至数分钟^[11]。

表面能引导：通过改变表面亲疏水性实现选择性组装。亲水性表面（水接触角 $< 90^\circ$ ）吸引胶体粒子，疏水性表面（接触角 $> 90^\circ$ ）排斥粒子。图形化的烷基磷酸酯 SAM 可在 SiO_2 表面产生接触角 $110^\circ/6^\circ$ 的高对比度^[12]。

静电力和磁力引导：带电胶体粒子可通过电泳沉积到相反极性的电极表面。外加电场可辅助有序排列。超顺磁性胶体粒子（内含 $< 10 \text{ nm}$ 铁磁性纳米粒子的聚合物球）在外加磁场下极化为磁偶极子，被图形化磁性元件的局部磁场吸引，实现可编程非周期图案的组装^[13]。

9.4 纳米球光刻

纳米球光刻（Nanosphere Lithography, NSL）利用自组装的单层 PS 或 SiO_2 纳米球作为沉积掩模。密排球之间留有间隙，热蒸发或溅射的材料仅通过间隙到达衬底。去除纳米球后，衬底上留下三角形点阵。单层球掩模的点尺寸为 $0.233D$ ，点间距为 $0.577D$ （ D 为球直径）。双层球掩模进一步缩小间隙，点尺寸降至 $0.155D$ 。倾斜角蒸发（Shadow Sphere Lithography）可产生更复杂的图案。反应离子刻蚀穿过纳米球掩模则产生孔阵列^[14]。

另一种纳米球光刻方式是将透明纳米球用作微透镜阵列。紫外光穿过纳米球在其下方形成聚焦光斑，曝光下层光刻胶。使用 400 nm 波长和 $\sim 0.97 \mu\text{m}$ SiO_2 球可获得约 250 nm 直径的孔，约为曝光波长的 0.6 倍。倾斜曝光和厚胶中的 Talbot 效应可产生多种形状和三维结构^[15]。

NSL 的根本限制是缺乏灵活性：点/孔尺寸和周期均由球直径决定，可靠组装的球直径通常在 200 nm 以上^[16]。

9.5 嵌段共聚物光刻

9.5.1 微相分离原理

嵌段共聚物（Block Copolymer, BCP）由化学性质不同的聚合物链共价相连组成。不同嵌段倾向于相互分离，但化学键的连接限制了分离范围，二者竞争的结果是在纳米尺度上形成周期性有序微畴（Microdomain）结构，称为微相分离（Microphase Separation）。在 AB 二嵌段共聚物中，微畴几何形状取决于两种嵌段的体积分数：

A 嵌段体积分数	微畴结构
<20%	球形 (Spheres)
20-35%	柱形 (Cylinders)
35-50%	层状 (Lamellae)
~50%	螺旋面/双连续 (Gyroid)

[17]

BCP 与纳米制造的关联在于：微相分离产生的规则阵列等效于光刻图形。经过近 30 年的发展，BCP 已可制备亚 10 nm 分辨率的聚合物图形。最重要的 BCP 体系是聚苯乙烯-嵌段-聚甲基丙烯酸甲酯（PS-*b*-PMMA）：PMMA 微畴可通过选择性刻蚀去除（PMMA:PS 刻蚀选择性 >20），留下 PS 图形作为后续图形转移的刻蚀掩模^{[18][19]}。

9.5.2 定向自组装

自由状态下的 BCP 自组装仅形成短程有序（典型晶粒尺寸仅 1-2 μm），且包含大量位错缺陷，对纳米制造无实用价值。必须通过定向自组装（Directed Self-Assembly, DSA）在外部引导下实现长程有序。内部参数控制包括分子量、组成和链结

构设计；外部参数控制包括热退火（最常用，增强聚合物链流动性促进微相分离）、溶剂退火（溶剂蒸气溶胀聚合物加速链运动）、电场和剪切场^[20]。

缺陷发生概率与组装面积成正比。有效控制缺陷的核心策略是将自组装限制在由化学或形貌边界定义的小区域内。两种主要 DSA 技术：

化学外延（Chemoepitaxy）：在中性衬底上创建密集化学图案，产生对 BCP 中某一嵌段优先润湿的区域。可通过光刻、电子束光刻、掩模 O₂ 等离子体处理或扫描探针光刻等方式选择性调控表面自由能^[21]。





图 9-1 嵌段共聚物定向自组装（DSA）化学外延工艺流程。稀疏化学引导图案引导PS-b-PMMA自组装形成有序层状结构，选择性去除PMMA后实现3倍密度倍增，将~80 nm光刻间距缩小至~27 nm。

形貌外延（Graphoepitaxy）：传统光刻制备低密度拓扑图形，BCP 仅在图形分隔的区域内自组装。将 PS-b-PMMA 涂覆在 193 nm 光刻制备的线图形上并退火后，两条额外的自组装线在相邻光刻线之间形成，图形密度提高三倍^[22]。



9.5.3 DSA 用于 IC 制造

2007 年 DSA 首次被写入国际半导体技术路线图 (ITRS)。PS-b-PMMA 的 DSA 可产生线/间距和接触孔图形。在 300 mm 晶圆上已有针对 7 nm IC 节点的整合尝试。但多个关键问题阻碍了产业化采用^[23]:

缺陷控制: 产业制造要求总缺陷密度低于 1 个/cm², 主要缺陷类型为位错和桥接。限制图形密度倍增倍数 (如化学外延或形貌外延仅允许 3 倍倍增) 和缩窄约束边界均可降低缺陷率。

退火时间: 微相分离涉及聚合物链重组, 常规热退火需数小时至数十小时。满足 IC 产线 120 片/小时的产能目标要求组装时间不超过 6 分钟。快速高温退火和溶剂退火已将周期时间缩短至约 10 分钟, 预期可进一步降至 1-2 分钟。

膜厚限制: 高分辨率和快速组装要求 BCP 层极薄 (<10 nm), 必须借助超薄硬掩模 (SiO₂ 或 Si₃N₄, ~10 nm) 进行两步图形转移。

高 χ (Flory-Huggins 相互作用参数) BCP 的持续研发正在推动 DSA 向 3 nm 和 5 nm IC 技术节点前进。2022 年版国际器件与系统路线图 (IRDS) 认为 DSA 结合高数值孔径 EUV 光刻有望推进至 2 nm 节点^[24]。

9.6 多孔氧化铝模板

阳极氧化铝 (Anodized Aluminum Oxide, AAO) 通过铝在酸性电解液中的电化学氧化自发形成高度有序的纳米孔阵列。孔直径 10-400 nm, 孔密度 10⁸ -10¹⁰ / cm²^[25]。

AAO 形成是氧化与酸溶解两个竞争过程的动态平衡。初始阶段形成致密阻挡层, 随后电场诱导的局部断裂启动孔核形成。起初纳米孔随机分布, 但随着氧化-溶解的持续推进, 有序的六角结构从竞争中浮现。直接阳极化形成有序孔的过程极为缓慢: 0.3 M 草酸、40 V、0°C 下需 160 小时。两步阳极化法大幅加速了有序化: 第一步生成无序孔, 酸洗去除后暴露出准规则的半球形凹坑阵列, 第二步以这些凹坑为成核点阳极化, 形成速率提高至 1-2 $\mu\text{m}/\text{min}$, 总时间缩短至一步法的十分之一^[26]。

高电压和高电流密度可加速孔生长但也增大孔径（195 V 和 150 mA/cm² 下生长速率达 10 μm/min）。影响孔几何（直径、间距、密度）的因素包括阳极化电位、电解液类型与浓度、搅拌状态、温度和时间^[27]。

纳米压印可预先在铝表面刻划规则凹坑作为成核点，引导阳极化形成人工设计的孔阵列（间距和排列可定制），突破自有序六角密排的限制。但阳极化条件必须与表面图案的晶格常数匹配，否则无法形成规则孔^[28]。

在硅衬底上沉积铝薄膜再阳极化是 AAO 最有用的纳米制造形式。孔径 10-200 nm、纵横比高达 400:1 的模板已经实现。AAO 孔可作为模板：电镀填充金属形成纳米线或纳米棒，电泳沉积纳米粒子。需注意每个孔底部有阻挡层（Al₂O₃ 绝缘体），在导电衬底上使用前须用 5% 磷酸溶解阻挡层，但酸溶解同时也扩大孔径^[29]。

9.7 侧壁光刻与多重图形化

9.7.1 侧壁光刻原理

侧壁光刻（Sidewall Lithography）通过在支撑结构侧壁上保形沉积薄膜、选择性去除支撑结构后保留侧壁薄膜作为最终图形，实现远低于原始光刻分辨率的特征尺寸。关键要求有二：（1）支撑结构须有垂直侧壁，以保证 RIE 去除顶部覆盖层时侧壁膜不受损；（2）薄膜与支撑结构必须可在不同刻蚀化学中选择性去除^[30]。

该技术首次报告于 1983 年，当时称为"边缘定义技术"（Edge Defined Technique）。通过反复 CVD 沉积、RIE 和选择性各向同性刻蚀，每个周期将图形线数翻倍。160 nm 周期光栅经两次翻倍降至 ~40 nm 周期。随后提出了更简化的流程，以硅化光刻胶替代保形薄膜沉积步骤，制备了 50 nm 宽、200 nm 高的 Si₃N₄ 图形^[31]。

材料组合灵活多样：铂覆膜在非晶硅支撑上制备 50 nm Pt 图形、SiO₂ 覆膜在 Si₃N₄ 支撑上制备 100 nm 光栅、多晶硅与 SiO₂ 组合制备亚 10 nm SiO₂ 掩模等。只要满足两个关键要求，任何材料组合均可实现亚 100 nm 图形，代价仅是工艺复杂度的增加^[32]。

9.7.2 自对准多重图形化

侧壁光刻在 IC 制造中最重要的应用是自对准多重图形化。当 EUV 光刻尚未就绪时, 193 nm 浸没式光刻通过多重图形化将分辨率从 38 nm 半间距 (Half-Pitch) 继续延伸: 自对准双重图形化 (SADP) 将 38 nm 半间距降至 19 nm; 自对准四重图形化 (SAQP) 进一步降至 9.5 nm; 自对准八重图形化 (SAOP) 最终达到 5.5 nm。每一轮侧壁沉积和支撑结构去除将图形密度翻倍^[33]。

9.7.3 粘附光刻

粘附光刻 (Adhesion Lithography) 保留支撑结构和侧壁薄膜, 利用侧壁作为两种金属之间的纳米级绝缘隔离。工艺流程: 沉积第一金属 (M1) → 沉积亲金属 SAM 覆盖全部表面 → 沉积第二金属 (M2) → 粘合胶带贴合并撕离 → SAM 区域的 M2 因弱附着力被剥离 → 衬底上留下 M1 和 M2 之间仅 ~12 nm 宽的 SAM 绝缘间隙。该工艺无需昂贵设备, 在室温条件下数秒内完成。改用 ALD 沉积绝缘层可将间隙缩至 1 nm^[34]。

9.8 尺寸缩减与纳米间隙制造

9.8.1 氧化锐化

氧化锐化 (Oxidation Sharpening) 利用硅热氧化"消耗"硅的特性实现结构减薄。初始硅锥经热氧化后外层转为 SiO_2 , HF 酸蚀去除氧化层后留下缩小的硅芯。氧化速率随氧化层增厚而减缓, 需多次氧化-刻蚀循环实现大幅减薄。两次连续氧化-HF 刻蚀已制备尖端半径 <1 nm 的原子级尖锐硅针尖。湿法氧化 (HNO_3 浸泡, 每次生长约 1.8 nm 饱和氧化层) 配合 HF 剥离, 经 15 个周期将 40 nm 硅线减至 10 nm^[35]。

9.8.2 纳米间隙技术

纳米间隙 (Nanogap) 制造是一个高度活跃的研究领域, 2018 年以来每年发表超过 100 篇相关论文。除前述侧壁光刻和氧化锐化外, 多种间接方法可实现极小间隙:

横向增材法在两侧沉积材料逐步缩小间隙，电子束诱导铂沉积将 120 nm 间隙缩至 5 nm。氧化扩展法利用铬的氧化膨胀形成悬挑结构定义间隙，获得 7.4 nm 金电极间隙。电迁移效应在窄导线中引发原子迁移导致断裂，制备 2-3 nm 间隙。机械断裂在预制缺口处弯折金线，获得 0.8 nm 间隙。离子束雕刻利用自由薄膜上的 FIB 铣孔被离子辐照诱导的原子迁移逐步缩小，100 nm 孔径 18 次 Ga 离子束扫描缩至 15 nm，200 keV TEM 电子束可进一步缩至 1 nm^[36]。

间接纳米制造的核心思想

当设备分辨率无法直接达到目标尺寸时，可从两个方向突破。尺寸减法：从较大特征出发，通过横向刻蚀（RIE 各向同性分量、氧化锐化、FIB 修整）逐步缩小至所需尺寸。尺寸加法：从较大间隙出发，通过侧壁沉积或材料膨胀（氧化、电子束/离子束诱导沉积）逐步填充至所需间隙。两者本质上都是将精密的膜厚控制（亚纳米精度）转化为横向尺寸控制^[37]。

本章小结

本章要点

1. 自组装由分子间力驱动，在液相中自发形成有序结构。SAM、胶体晶体和嵌段共聚物是三种主要的自组装纳米制造平台，分别覆盖从 1 nm 到数百 nm 的尺度范围。
2. 烷基硫醇在金表面形成的 SAM 仅 1-2 nm 厚，耐酸性优异（氟化物刻蚀速率降低 10^6 倍），可用作超薄抗蚀剂实现纳米级湿法图形转移。
3. BCP 通过微相分离形成纳米级周期图形。PS-b-PMMA 的 DSA 通过化学外延或形貌外延实现长程有序，图形密度可倍增 3-8 倍，分辨率已达 3-5 nm IC 技术节点。退火时间、缺陷密度和极薄膜厚是产业化的主要挑战。
4. AAO 通过两步阳极化在数小时内形成孔径 10-400 nm 的高度有序纳米孔阵列，可作为电镀或粒子填充的模板。纳米压印辅助可定制孔阵列的间距和排列。
5. 侧壁光刻通过保形薄膜的侧壁残留定义特征尺寸，是 IC 制造中自对准多重图形化（SADP/SAQP/SAOP）的核心技术，已将 193 nm 浸没光刻的分辨率从 38 nm 延伸至 5.5 nm 半间距。
6. 间接纳米制造（氧化锐化、横向增材/减材、离子束雕刻）将精密的膜厚或刻蚀深度控制转化为横向尺寸控制，可突破光刻设备本身的分辨率极限。

参考文献

1. [Cui 2025, § 10.1, pp.349-350](#)  
2. [Cui 2025, § 10.2, pp.350-351](#)  
3. [Cui 2025, § 10.1, pp.349-350](#)  
4. [Cui 2025, § 10.3.1, pp.352-354](#)  

5. [Cui 2025, § 10.3.1, pp.353-354](#)  ↩
6. [Cui 2025, § 7.2, p.260](#)  ↩
7. [Cui 2025, § 10.3.1, pp.354](#)  ↩
8. [Cui 2025, § 10.4, pp.358-360](#)  ↩
9. [Cui 2025, § 10.4, pp.358-361](#)  ↩
10. [Cui 2025, § 10.4, pp.361](#)  ↩
11. [Cui 2025, § 10.5.1, pp.361-363](#)  ↩
12. [Cui 2025, § 10.5.2, pp.363-364](#)  ↩
13. [Cui 2025, § 10.5.3, pp.363-366](#)  ↩
14. [Cui 2025, § 10.6, pp.366-368](#)  ↩
15. [Cui 2025, § 10.6, pp.367-368](#)  ↩
16. [Cui 2025, § 10.6, p.368](#)  ↩
17. [Cui 2025, § 10.7, Table 10.1, pp.368-369](#)  ↩
18. [Cui 2025, § 10.7, pp.369-370](#)  ↩
19. § 10.7.2, pp.372-373 ↩
20. [Cui 2025, § 10.7.1, pp.369-372](#)  ↩
21. [Cui 2025, § 10.7.1, pp.370-371](#)  ↩
22. [Cui 2025, § 10.7.1, pp.371-372](#)  ↩
23. [Cui 2025, § 10.7.2, pp.372-374](#)  ↩
24. [Cui 2025, § 10.7.2, pp.373-374](#)  ↩
25. [Cui 2025, § 10.8, pp.373-376](#)  ↩
26. [Cui 2025, § 10.8, pp.374-376](#)  ↩
27. [Cui 2025, § 10.8, pp.375-376](#)  ↩
28. [Cui 2025, § 10.8, pp.375-376](#)  ↩
29. [Cui 2025, § 10.8, pp.376-377](#)  ↩
30. [Cui 2025, § 9.2, pp.328-330](#)  ↩
31. [Cui 2025, § 9.2, pp.329-330](#)  ↩
32. [Cui 2025, § 9.2, pp.329-330](#)  ↩
33. [Cui 2025, § 9.2, pp.230-233](#)  ↩
34. [Cui 2025, § 9.2, pp.330-331](#)  ↩
35. [Cui 2025, § 9.3, pp.333-335](#)  ↩
36. [Cui 2025, § 9.4-9.5, pp.337-342](#)  ↩
37. [Cui 2025, § 9.1-9.5](#)  ↩

第四篇

工艺实践与应用

半导体衬底与热处理工艺

第十章：半导体衬底与热处理工艺

10.1 概述

集成电路和纳米器件的制造始于半导体衬底（Semiconductor Substrate）。衬底的纯度、晶体完美性和掺杂控制直接决定了其上所有器件的性能极限。本章系统阐述单晶硅衬底的生长方法、杂质引入与再分布的物理机制、热氧化生长二氧化硅、离子注入以及快速热处理工艺。这些单元工艺共同构成了现代半导体制造的热处理基础。^[1]

10.2 硅单晶生长

10.2.1 直拉法

直拉法（Czochralski Method, CZ）是生产单晶硅片的主流技术。工艺以电子级多晶硅为原料，其纯度经蒸馏精炼可达99.999999999%（11N）。多晶硅装入熔融石英坩埚（Fused Silica Crucible），在真空腔体内充入氩气保护气氛后，坩埚加热至约1500°C使硅完全熔化。^[2]

生长过程的关键步骤：

1. 将精心取向的籽晶（Seed Crystal，直径约0.5 cm，长约10 cm）降入硅熔体表面
2. 通过Dash缩颈技术快速拉伸形成细颈区域，消除籽晶中的位错
3. 降低熔体温度并减缓拉速，使晶体扩肩至目标直径
4. 利用光学探测器反馈控制拉速和炉温，维持恒定直径

现代CZ硅锭直径超过300 mm，长度达1至2米^[3]。

热平衡与最大拉速。 在液固界面处，能量守恒要求固体一侧传导的热量减去液体一侧传入的热量等于凝固释放的潜热（硅的熔化潜热约340 cal/g）。由此可推导最大拉速：

$$V_{\max}=k_{\text{sp}}L\cdot dT/dx|_s$$

典型硅CZ生长的温度梯度约100°C/cm^[4]。为减小熔体中温度梯度，晶锭和坩埚在生长过程中反向旋转。^[5]

掺杂与分凝。 通过向熔体中加入精确质量的掺杂剂原子来控制晶片电阻率。但杂质在液固界面发生分凝效应，分凝系数 k 定义为：

$$k=C_s/C_l$$

杂质元素	Al	As	B	O	P	Sb
分凝系数k	0.002	0.3	0.8	0.25*	0.35	0.023

*氧的分凝系数存在争议，有文献报道接近1.0的数值。

^[6]

假设熔体充分混合，固体中杂质浓度随凝固比例X变化为：

$$C_s=kC_0(1-X)^{k-1}$$

实际上由于坩埚壁热梯度引起自然对流形成循环胞（Recirculation Cells），熔体并非完全均匀混合。考虑液固界面处的边界层效应，有效分凝系数修正为：

$$k_e=k+(1-k)e^{-V\delta/D}$$

氧控制与磁场拉晶。 由于熔融石英坩埚在1500°C下释放大氧进入硅熔体，超过95%的溶解氧以SiO形式从熔体表面逸出，其余氧被掺入生长晶体。为降低氧含量，可采用磁场约束直拉法（Magnetic Czochralski, MCZ）。磁场通过洛伦兹力改变离子化杂质在熔体中的运动轨迹，减少杂质掺入晶体。典型磁场强度约0.3 T，可将氧浓度降至2 ppm。^[7]

10.2.2 区熔法

区熔法（Float Zone Method, FZ）适用于需要极高纯度硅の場合。FZ硅的载流子浓度可低至 10^{11} cm^{-3} ，远低于CZ硅。

FZ法的核心特征是熔化部分完全由固体部分支撑，无需坩埚。高纯多晶硅棒固定在卡盘上，射频线圈沿棒长方向缓慢移动。线圈产生的电磁场在硅棒中感应涡流，通过焦耳热使最近区域局部熔化。整套装置可置于真空系统或惰性气体保护环境。[8]

FZ硅的掺杂方法包括四种：

掺杂方法	原理	适用杂质
芯棒掺杂（Core Doping）	以掺杂多晶硅棒为起始材料	B（扩散率高，不易蒸发）
丸粒掺杂（Pill Doping）	在棒顶部钻孔填入掺杂剂	Ga, In（分凝系数小）
气相掺杂（Gas Doping）	注入 PH_3 ， AsCl_3 ， BCl_3 等气体	P, As, B
中子嬗变掺杂（NTD）	$^{30}\text{Si}(\text{n},\gamma)\rightarrow^{31}\text{Si}\rightarrow^{31}\text{P}+\beta$	P（轻n型掺杂）

中子嬗变掺杂利用硅中约3.1%的 ^{30}Si 同位素，在中子辐照下转变为磷，实现极其均匀的轻度n型掺杂。缺点是无法制备p型硅。[9]

10.2.3 晶向选择与晶片规格

晶锭生长完成后需经过一系列加工步骤制备晶片。电阻率和晶体完美性检测之后，切去头尾，机械修整至目标直径。对150 mm及以下晶片，沿晶锭全长磨制定位平面（Flat）标识晶向和掺杂类型；较大晶片则采用切口（Notch）标识。

主要的硅晶向选择依据：

- **(100)晶向：** CMOS工艺首选。Si/SiO₂ 界面态密度最低，氧化速率各向异性有利于LOCOS工艺[10]

· **(111)晶向**：双极型器件使用。沿此方向的外延生长质量较好


参数	典型规格（先进硅片）
直径	300 mm
厚度	625 或 675 μm
弓形度	≤10 μm
全局平坦度	≤3 μm
电阻率	按指定 ±3%
氧浓度	$1.5 \times 10^{17} \text{ cm}^{-3}$
金属污染（体内）	<0.001 ppb

[11]

10.3 热氧化

10.3.1 Deal-Grove模型

硅在分子氧中的热氧化反应为：



此过程称为干氧化（Dry Oxidation）。Deal-Grove模型适用于预测厚度大于约 300 Å 的热氧化层生长。[12]

模型考虑三个氧通量的平衡：

1. **气相传输通量 J_1** ：氧从气体主体通过边界层扩散至氧化层表面， $J_1 = h_g(C_g - C_s)$

2. 氧化层内扩散通量 J_2 : 氧穿过已生长氧化层的扩散, $J_2 = D_{\{O_2\}}(C_o - C_i)/t_{\{ox\}}$

3. 界面反应通量 J_3 : 氧在Si-SiO₂ 界面的化学反应, $J_3 = k_s \cdot C_i$

稳态下三者相等。结合Henry定律 ($C_o = H p_g$) , 解方程可得氧化层厚度随时间的关系:

$$t_{ox}^2 + A t_{ox} = B(t + \tau)$$

其中:

$$A = 2D(1k_s + 1h), B = 2DH p_g N_1, \tau = t_0^2 + A t_0 / B$$

N_1 为SiO₂ 中每单位体积的氧分子数(干氧化时为 $2.2 \times 10^{22} \text{ cm}^{-3}$)。 τ 参数补偿初始氧化层厚度 t_0 的效应。^[13]

工艺要点: 氧化消耗的硅厚度约为最终氧化层厚度的44%^[14]。化学反应发生在Si-SiO₂ 界面处, 因为氧在SiO₂ 中的扩散率远高于硅在SiO₂ 中的扩散率。因此热氧化产生的界面未暴露于大气环境, 相对纯净。

10.3.2 线性和抛物线速率系数

Deal-Grove方程有两个重要极限形式:

- 薄氧化层 (线性区): $t_{ox} \approx (B/A)(t + \tau)$, 氧化速率由界面反应控制
- 厚氧化层 (抛物线区): $t_{ox}^2 \approx B(t + \tau)$, 氧化速率由扩散控制

B/A 称为线性速率系数, B 称为抛物线速率系数。

干氧氧化参数:

温度(°C)	A(μm)	B(μm ² /hr)	τ(hr)
800	0.370	0.0011	9
920	0.235	0.0049	1.4
1000	0.165	0.0117	0.37
1100	0.090	0.027	0.076
1200	0.040	0.045	0.027

湿氧化参数 (640 torr H₂ O) :

温度(°C)	A(μm)	B(μm ² /hr)
920	0.50	0.203
1000	0.226	0.287
1100	0.11	0.510
1200	0.05	0.720

[15]

湿氧化速率远高于干氧化，原因在于H₂ O在SiO₂ 中的扩散率高于O₂ ，且H₂ O的溶解度（Henry常数）远大于O₂ [16]。但湿氧生长的氧化层密度较低，通常用于不承受显著电应力的厚氧化层。

氯气添加。 在干氧中添加1-3%的氯（通常以HCl形式），可使重金属杂质形成挥发性氯化物而被清除。加3% HCl可使线性速率系数增加一倍[17]。氯气氧化还改善了Si/SiO₂ 界面质量。 [18]

10.3.3 薄氧化层的初始增强

Deal-Grove模型在氧化层厚度低于几百埃时预测值偏低。实验观测表明，极薄氧化层的氧化速率比模型预测值高4倍以上^[19]。Deal-Grove方程中的 τ 参数可部分补偿这一偏差，但准确描述超薄氧化层生长需要额外的修正模型。^[20]

10.3.4 晶向与掺杂效应

(111)硅的氧化速率高于(100)硅。这反映在线性速率系数B/A的差异中，因为界面反应速率取决于可用键的面密度。抛物线速率系数B与晶向无关，因为氧在非晶SiO₂中的扩散不依赖于衬底取向^[21]。

重掺杂会增加氧化速率。高浓度n型掺杂（如磷、砷）显著增加线性速率系数。^[22]

10.4 扩散

10.4.1 Fick定律

扩散是杂质原子在浓度梯度驱动下通过随机热运动产生的净迁移。Fick第一定律描述扩散通量：

$$J = -D \frac{\partial C(x,t)}{\partial x}$$

Fick第二定律给出浓度随时间和位置的变化：

$$\frac{\partial C(z,t)}{\partial t} = D \frac{\partial^2 C(z,t)}{\partial z^2}$$

此方程在位置上二阶、时间上一阶，需要至少两个独立边界条件求解。^[23]

10.4.2 预沉积与推进扩散

预沉积扩散（Predeposition）。表面浓度固定在固溶度 C_s ，解为互补误差函数：

$$C(z,t) = C_s \cdot \operatorname{erfc}\left(\frac{z}{2\sqrt{Dt}}\right)$$

总剂量随时间增加： $Q_T=2\pi C_s D t$

推进扩散 (Drive-in)。初始剂量 Q_T 固定，表面封闭，解为高斯分布：

$$C(z,t)=Q_T\pi D t\exp(-z^2/4Dt)$$

表面浓度随时间降低： $C_s=Q_T/\pi D t$

经典工艺流程为先做预沉积引入杂质，再做推进扩散形成所需结深。推进近似的前提是 $\sqrt{D t_{\text{predep}}} \ll \sqrt{D t_{\text{drive-in}}}$ 。[\[24\]](#)

10.4.3 扩散系数

扩散系数遵循Arrhenius关系： $D=D_0\exp(-E_a/kT)$

Fair的空位模型将总扩散系数表示为各电荷态空位贡献的叠加：

$$D=D_0 + D_{-nni} + D_{(nni)^2} + D_{+pni} + \dots$$

硅中常见掺杂剂的本征扩散系数：

杂质	类型	$D_0(\text{cm}^2/\text{s})$	$E_a(\text{eV})$	$D_0(\text{cm}^2/\text{s})$	$E_a(\text{eV})$
As in Si	施主	0.066	3.44	12.0	4.05
P in Si	施主	3.9	3.66	4.4	4.0
Sb in Si	施主	0.21	3.65	15.0	4.08
B in Si	受主	0.037	3.46	—	—
B in Si	受主 (D^+)	—	—	0.41*	3.46*

*硼的增强扩散通过正电荷空位 D^+ 项描述。

[\[25\]](#)

扩散机制分类。 替位杂质（P, B, As, Sb等）通过空位交换或间隙体机制扩散。硼和磷同时通过两种机制扩散，具体哪种占主导取决于工艺条件。砷主要通过空位机制扩散。氧化增强扩散（Oxidation-Enhanced Diffusion, OED）使硼和磷的扩散率增大，而砷的扩散率因氧化减小^[26]。^[27]

10.4.4 SiO₂中的扩散

SiO₂ 中杂质扩散在深亚微米器件中至关重要。当重掺杂多晶硅栅极中的硼穿过厚度仅2 nm的栅氧化层时（硼穿透效应），将偏移器件阈值电压。氮化处理可有效阻止硼在SiO₂ 中的扩散^[28]，因为氮阻断了硼从四配位硅到三配位硼的键重排。^[29]

10.5 离子注入

10.5.1 注入系统与基本原理

离子注入（Ion Implantation）将高能离子直接打入晶片，精确控制杂质的剂量和深度分布，是现代IC制造中掺杂的主要方法。典型系统包含离子源、质量分析磁铁、加速管和终端站。^[30]

离子进入固体后通过两种机制损失能量：

- **电子阻止Se：** 类似粘滞阻力， $Se \propto E$ ，为连续过程
- **核阻止Sn：** 离散碰撞事件，低能时随能量增大，高能时因碰撞时间缩短而减小

10.5.2 投影射程与歧离

杂质浓度近似为高斯分布：

$$N(x) = \Phi \sqrt{2\pi} \Delta R_p \exp\left(-\frac{(x - R_p)^2}{2\Delta R_p^2}\right)$$

其中 R_p 为投影射程， ΔR_p 为标准偏差（歧离, Straggle）， Φ 为注入剂量。

硅中常见杂质的注入参数（100 keV）：

杂质	$R_p(\text{\AA})$	$\Delta R_p(\text{\AA})$
B	~3000	~700
P	~1200	~450
As	~600	~200
Sb	~400	~150

射程估算公式： $\Delta R_p \approx 23 R_p M_i M_t M_i + M_t$

[31]

10.5.3 沟道效应

当离子速度方向平行于主要晶轴时，可能发生沟道效应（Channeling），导致部分离子深入晶体远超正常射程。临界角：

$$\psi_c = 9.73^\circ \sqrt{Z_i Z_t E} \cdot d$$

其中E为入射能量（keV），d为沿离子方向的原子间距（ $\text{\AA}$ ）。例如100 keV硼注入(100)硅的临界角约 6° 。

抑制沟道效应的方法：

- 偏转注入：典型倾斜角 7° ，扭转角 30°
- 通过薄屏蔽氧化层注入使离子速度随机化
- 预非晶化（Preamorphyzation）：先用Si, F或Ar高剂量注入破坏晶格

[32]

10.5.4 注入损伤

高能离子与晶格原子碰撞产生大量位移原子。当注入剂量超过临界非晶化剂量时，硅表层转变为非晶态。注入后必须通过退火修复损伤并激活杂质（使注入原子占据替位位置）。^[33]

10.6 退火工艺

10.6.1 炉退火与快速热处理

传统炉退火（Furnace Annealing） 为批量工艺，晶片从边缘向内加热。为避免因温度梯度过大导致翘曲，升降温速率受限，即使目标退火时间很短，长温度斜坡也会带来显著扩散。

快速热处理（Rapid Thermal Processing, RTP） 是一系列单片热处理工艺的总称，通过缩短高温停留时间来降低热预算（Thermal Budget）。RTP最初开发用于注入退火，现已扩展至氧化、CVD和外延生长。^[34]

RTP系统按加热方式分为三类：

类型	热源	特点
绝热型	准分子激光宽束	仅加热表面几微米，时间最短
热通量型	聚焦激光/电子束扫描	横向温度非均匀性大
等温型	钨卤素灯阵列	温度均匀性最好，工业主流

现代RTP系统采用多区加热（Multizone Heating）设计，独立控制不同区域灯功率，补偿晶片边缘散热增大的效应。200 mm晶片通常需要100个以上1 kW灯泡。^[35]

10.6.2 瞬态增强扩散

低温退火注入晶片时，观测到的结深远大于简单扩散理论预测值。硼在硅中的扩散增强可达1000倍[36]。增强的原因在于注入产生的高浓度空位和自间隙体尚未湮灭，这些过剩点缺陷加速了杂质扩散。此效应称为瞬态增强扩散（Transient Enhanced Diffusion, TED）。

TED与稳态扩散的激活能对比：

杂质	稳态激活能(eV)	瞬态激活能(eV)
B	3.5	1.8
As	3.4	1.8
P	3.6	2.2

TED的激活能约为稳态扩散的一半，表明点缺陷辅助的扩散机制在低温下更为有效。为减轻TED，常在激活退火前先进行500-650℃的低温退火步骤，湮灭过剩点缺陷。[37]

10.6.3 快速热激活

RTP的突出优势在于晶片可能未达到热力学平衡。这意味着电活性掺杂浓度实际上可以超过固溶度。砷在毫秒级退火后激活浓度可达约 $3 \times 10^{21} \text{ cm}^{-3}$ ，约为其固溶度的10倍[38]，因为砷原子没有足够时间形成团簇（Cluster）并凝结为非活性缺陷。[39]

RTP退火后硼的尾部低浓度区域可能未完全激活，导致电学结深浅于化学结深。未激活的杂质被认为形成了非活性的硼-间隙体对（Boron Interstitial Pairs）[40]。

10.6.4 快速热氧化


快速热氧化（Rapid Thermal Oxidation, RTO）允许在高温下进行短时间氧化，同时保持良好的固定电荷和界面态密度。传统方法通过降温减慢氧化速率来生长超薄栅氧化层，但低温生长的氧化层电学质量下降。RTO克服了这一矛盾。^[41]

10.7 SOI衬底

10.7.1 SIMOX技术

注氧隔离（Separation by IMplanted OXygen, SIMOX）由Izumi等人于1978年首次报道。SIMOX通过高能高剂量氧离子注入硅片，再经高温退火形成埋层SiO₂。其优势包括增强抗辐射能力、提高电路速度和增大封装密度。^[42]

典型SIMOX工艺流程：



SIMOX面临的主要问题包括注入过程引入的重金属杂质污染和颗粒缺陷。典型SIMOX注入剂量比常规源漏注入高约三个数量级，对注入机的洁净度提出严格要求。已有SIMOX SRAM（256K）和BiCMOS器件的报道，少数载流子寿命约 10^{-7} 秒。^[43]

10.7.2 键合SOI与Smart Cut

Smart Cut技术结合了氢离子注入和晶片键合。先向一片硅片注入氢离子形成微气泡层，将其与另一片硅片（带有氧化层）键合，然后在氢注入层处剥离，最终抛光获得高质量SOI衬底。此技术较SIMOX具有更好的顶层硅厚度均匀性和更低的缺陷密度。^[44]

10.8 本章小结

本章涵盖了半导体衬底与热处理工艺的核心内容：

1. **晶体生长：** CZ法是商用硅片的主流技术，通过拉速和温度控制实现单晶生长。FZ法提供更高纯度硅，适用于功率器件和探测器衬底。分凝效应影响杂质沿晶锭方向的分布均匀性。
2. **热氧化：** Deal-Grove模型准确描述了300 Å以上热氧化层的生长动力学。氧化分为反应速率控制的线性区和扩散控制的抛物线区。湿氧氧化速率远高于干氧，但氧化层密度较低。
3. **扩散：** Fick定律描述杂质在浓度梯度下的再分布。预沉积（erfc分布）和推进（高斯分布）是两种基本扩散模式。高浓度掺杂时扩散系数与浓度相关，需数值求解。
4. **离子注入：** 提供精确的剂量和深度控制。投影射程和歧离可通过LSS表或Monte Carlo模拟获得。沟道效应通过偏转注入和预非晶化来抑制。
5. **退火工艺：** RTP通过缩短高温时间降低热预算。TED是注入后退火中需特别关注的现象，其激活能约为稳态扩散的一半。超快退火可实现超固溶度激活。
6. **SOI衬底：** SIMOX和Smart Cut为两种主要SOI制备技术，在高速、低功耗和抗辐射器件中具有重要应用。

参考文献

1. [Campbell 2008, Ch.2-6](#)  
2. [Campbell 2008, Ch.2, pp.22-29](#)  
3. [Campbell 2008, Ch.2](#)  

4. [Campbell 2008, Ch.2](#)  
5. [Campbell 2008, Ch.2, pp.23-25](#)  
6. [Campbell 2008, Ch.2, Table 2.1, p.27](#)  
7. [Campbell 2008, Ch.2, pp.26-29](#)  
8. [Campbell 2008, Ch.2, pp.32-33](#)  
9. [Campbell 2008, Ch.2, pp.33-34](#)  
10. [Campbell 2008, Ch.2](#)  
11. [Campbell 2008, Ch.2, Table 2.4, pp.34-35](#)  
12. [Campbell 2008, Ch.4, pp.74-77](#)  
13. [Campbell 2008, Ch.4, pp.75-77](#)  
14. [Campbell 2008, Ch.4](#)  
15. [Campbell 2008, Ch.4, Table 4.1, pp.78-79](#)  
16. [Campbell 2008, Ch.4](#)  
17. [Campbell 2008, Ch.4](#)  
18. [Campbell 2008, Ch.4, pp.79-80](#)  
19. [Campbell 2008, Ch.4](#)  
20. [Campbell 2008, Ch.4, pp.81-83](#)  
21. [Campbell 2008, Ch.4](#)  
22. [Campbell 2008, Ch.4, pp.91-94](#)  
23. [Campbell 2008, Ch.3, pp.43-45](#)  
24. [Campbell 2008, Ch.3, pp.50-52](#)  
25. [Campbell 2008, Ch.3, Table 3.2, pp.47-48](#)  
26. [Campbell 2008, Ch.3](#)  
27. [Campbell 2008, Ch.3, pp.46-50](#)  
28. [Campbell 2008, Ch.3](#)  
29. [Campbell 2008, Ch.3, pp.62-64](#)  
30. [Campbell 2008, Ch.5, pp.107-113](#)  
31. [Campbell 2008, Ch.5, Fig.5.9, pp.118-119](#)  
32. [Campbell 2008, Ch.5, pp.120-122](#)  
33. [Campbell 2008, Ch.5, pp.122-126](#)  
34. [Campbell 2008, Ch.6, pp.140-141](#)  
35. [Campbell 2008, Ch.6, pp.144-147](#)  
36. [Campbell 2008, Ch.6](#)  
37. [Campbell 2008, Ch.6, Table 6.1, pp.152-153](#)  
38. [Campbell 2008, Ch.6](#)  
39. [Campbell 2008, Ch.6, pp.152-154](#)  

- 40. [Campbell 2008, Ch.6](#)  ↩
- 41. [Campbell 2008, Ch.6, pp.154-155](#)  ↩
- 42. [Campbell 2008, Ch.5, pp.128-130](#)  ↩
- 43. [Campbell 2008, Ch.5, pp.128-130](#)  ↩
- 44. [Campbell 2008, Ch.5, § 5.7](#)  ↩

第十一章：工艺配方手册

11.1 概述

本章汇编电子束光刻（Electron Beam Lithography, EBL）相关的工艺配方，涵盖抗蚀剂涂覆、曝光参数、显影条件、金属剥离和刻蚀工艺。所有配方基于Georgia Tech电子束光刻设施的实测数据，以Elionix ELS-G100（100 kV）系统为平台。工艺参数经过实验验证，可直接用于纳米结构加工。^[1]

工艺要点：本章提供的参数为参考起点。实际工艺需根据具体设备、环境条件和衬底材料进行优化。建议先在测试样品上验证参数后再用于正式器件加工。

11.2 EBL系统规格

Elionix ELS-G100系统的关键参数：

参数	规格
束斑直径	1.8 nm（高斯束）
加速电压	25, 50, 100 kV 可选
束流范围	20 pA 至 100 nA
扫描速度	100 MHz
电子源	ZrO/W热场发射
最小线宽	6 nm
场拼接精度	15 nm（100 μm场）
套刻精度	20 nm（100 μm场）
最大晶片尺寸	8英寸
最小样品尺寸	毫米级碎片

[2]

11.3 抗蚀剂材料选型

11.3.1 正性抗蚀剂

PMMA（950k分子量）

PMMA（聚甲基丙烯酸甲酯, Polymethyl Methacrylate）是最经典的电子束抗蚀剂，具有优异的分辨率和易于去除的特性，价格低廉，首选用于剥离工艺。^[3]

ZEP520A

ZEP520A所需曝光剂量比PMMA低约20%，写入时间更短。等离子体刻蚀抗性约为PMMA的2倍。但成本超过PMMA的25倍。^[4]

11.3.2 负性抗蚀剂

HSQ（氢化硅倍半氧烷, Hydrogen Silsesquioxane）

HSQ为无机负性抗蚀剂，EBL曝光后转化为 SiO_2 。具有优异的等离子体刻蚀抗性和对硅的选择性。已实现6.5 nm孤立线和40 nm周期上10 nm点阵的记录。但所需剂量约为PMMA的3倍，线边缘粗糙度较高。^[5]

ma-N 2403

负性聚合物抗蚀剂，适用于玻璃衬底上的剥离工艺。可用有机溶剂去除，无需HF基刻蚀液。具备深紫外曝光能力。分辨率低于HSQ，部分衬底上存在附着力问题。^[6]

11.3.3 抗蚀剂对比总表

参数	PMMA (950k)	ZEP520A	HSQ	ma-N 2403
极性	正性	正性	负性	负性
相对剂量	1× (基准)	~0.8×	~3×	—
刻蚀抗性	基准	~2× PMMA	优异(SiO ₂)	—
分辨率	优	优	最佳(6.5 nm)	低于HSQ
成本	低	>25× PMMA	高	中等
去除方式	丙酮/1165	有机溶剂	HF/BOE	有机溶剂
最佳应用	剥离	快速写入, 刻蚀	最高分辨率, 刻蚀掩模	玻璃衬底剥离
烘烤条件	180°C, 90 s	见设备手册	80-250°C(取决于工艺)	见设备手册

[7]

11.4 PMMA工艺配方

配方11-1: PMMA标准工艺

PMMA (950k MW) 标准工艺
适用：一般纳米图形化，金属剥离

步骤1: 旋涂

- 旋涂PMMA，60秒

- 转速按照旋涂曲线（Spin Speed Curve）查表确定膜厚

步骤2：烘烤

- 180°C热板，90秒

步骤3：曝光

- 参照剂量敏感曲线（Dose Sensitivity Curve）设定曝光剂量

步骤4：显影

- 浸泡显影2分钟

步骤5：冲洗

- 异丙醇（IPA）冲洗30秒

步骤6：吹干

- 氮气吹干

[8]

配方11-2：PMMA显影条件选择

显影液	配比	显影时间	分辨率等级	说明
IPA:H ₂ O	3:1	2 min	标准	易获取，溶剂用量少
MIBK:IPA	1:1	2 min	标准	传统配方
MIBK:IPA	1:3	2 min	高	需增大曝光剂量
冷显影	任意配比	30 s	最高	将显影液冷却至10°C以下，增大剂量

[9]

工艺要点：提高分辨率的方法包括缩短显影时间（可缩至约30秒并相应增大曝光剂量）和采用冷显影。冷显影将温度从室温（约19℃）降至10℃以下，主要用于40 nm以下特征尺寸。大多数应用使用室温标准显影即可满足需求。

配方11-3：PMMA去除

步骤	方法
1	浸泡在丙酮或1165（N-甲基吡咯烷酮）中
2	O ₂ 等离子体处理
3	食人鱼液（Piranha）清洗

[10]

11.5 HSQ工艺配方

工艺要点：HSQ对涂覆与曝光之间的时间间隔敏感。涂覆后应尽快曝光以获得最佳结果。EBL曝光后HSQ转化为二氧化硅。

配方11-4：HSQ低对比度工艺（快速）

HSQ 工艺 1：低对比度，快速
适用：一般刻蚀掩模，工艺窗口较大

参数	数值
涂覆后烘烤	250°C, 2分钟
曝光剂量	~1000 $\mu\text{C}/\text{cm}^2$
显影液	2.3% TMAH (MF-319)
显影时间	70秒, 室温
冲洗	流动DI水约60秒

配方11-5: HSQ高对比度工艺（中等剂量）

HSQ 工艺 2: 高对比度, 中等剂量
适用: 精细结构, 需要陡直侧壁

参数	数值
涂覆后烘烤	不烘烤, 或80°C, 4分钟
曝光剂量	~1500 $\mu\text{C}/\text{cm}^2$
显影液	25% TMAH
显影时间	30秒, 约21°C
冲洗	流动DI水约60秒

配方11-6：HSQ最高对比度工艺（高剂量）

HSQ 工艺 3：最高对比度，高剂量
适用：最高分辨率结构 (<10 nm)

参数	数值
涂覆后烘烤	不烘烤，或80°C，4分钟
曝光剂量	~2000 $\mu\text{C}/\text{cm}^2$
显影液	25% TMAH，40-50°C
显影时间	30秒
冲洗	流动DI水约60秒

[11]

HSQ对比度工艺选择要点：

- 更高对比度工艺需要更大剂量和更长写入时间
- 更高对比度提供更陡直的侧壁和更宽的工艺窗口
- HSQ的线边缘粗糙度高于正性抗蚀剂

配方11-7：HSQ去除

HSQ曝光后转化为 SiO_2 ，用HF或缓冲氧化物刻蚀液（Buffered Oxide Etch, BOE）去除。

材料	HF刻蚀速率
热氧化SiO ₂	~100 nm/min
PECVD氧化物	~490 nm/min
曝光后HSQ	远快于热氧化物

[12]

11.6 曝光剂量参考

11.6.1 剂量汇总

抗蚀剂	显影液	浓度/配比	温度	时间	剂量($\mu\text{C}/\text{cm}^2$)	对比度
PMMA	IPA:H ₂ O	3:1	RT	2 min	参照曲线	标准
PMMA	MIBK:IPA	1:1	RT	2 min	参照曲线	标准
PMMA	MIBK:IPA	1:3	RT	2 min	较高	高
PMMA	冷显影	任意	$\leq 10^\circ\text{C}$	30 s	更高	最高
HSQ	TMAH(MF-319)	2.3%	RT	70 s	~1000	低
HSQ	TMAH	25%	~21°C	30 s	~1500	高
HSQ	TMAH	25%	40-50°C	30 s	~2000	最高

[13]

工艺要点：ZEP520A所需曝光剂量约为PMMA的80%，写入时间更短。但其成本为PMMA的25倍以上，适用于需要快速写入且对刻蚀抗性有要求的场合。

11.7 金属剥离工艺

11.7.1 剥离原理

剥离工艺（Liftoff）利用抗蚀剂作为模板层，先将金属蒸镀至表面，然后用溶剂去除抗蚀剂层，抗蚀剂之上的金属随之剥离，留下开口区域的图形化金属。^[14]

工艺要点：纳米精度剥离要求样品尽可能垂直于蒸发源坩埚，以获得最直接的视线角度。偏离法线方向会产生阴影效应，导致纳米尺度图形偏离设计规格。

配方11-8：1165溶剂剥离法

金属剥离 方法1：1165溶剂
适用：大多数金属（银除外）

步骤	操作	参数
1	加热1165至目标温度	50-70°C（用温度计验证液温）
2	浸泡样品	约2小时（典型）
3	可选：短暂超声处理	5秒以上
4	依次冲洗	丙酮 → 甲醇 → 异丙醇

配方11-9：丙酮剥离法

金属剥离 方法2：丙酮
适用：银、敏感材料

步骤	操作	参数
1	丙酮浸泡	数分钟至数天（取决于图案密度）
2	用丙酮挤瓶冲洗	去除松动金属碎片
3	将样品浮在新鲜丙酮中超声清洗	5-15分钟
4	依次冲洗	丙酮 → 甲醇 → 异丙醇

[15]

11.7.2 特定材料注意事项

材料	注意事项
铜（纳米尺度）	铬作为附着层优于钛
银	1165溶剂会完全刻蚀银，必须使用室温丙酮剥离
金	在1165中长时间浸泡可能产生严重线边缘粗糙度
敏感材料	丙酮可能更合适

[16]

11.8 刻蚀工艺配方

11.8.1 硅刻蚀

配方11-10：浅硅刻蚀（深度<1 μm）

浅硅刻蚀
适用：表面微纳结构

- 可使用ZEP520A掩模或SiO₂ 硬掩模
- 实现光滑侧壁
- PMMA和ZEP520均可作为刻蚀掩模（需参照对比分析数据）

[17]

配方11-11：深硅刻蚀（深度 $\geq 1\text{ }\mu\text{m}$ ）

深硅刻蚀
适用：高深宽比结构

- 使用HSQ负性抗蚀剂作为刻蚀掩模
- 可实现接近90°的侧壁角度
- 适用于高深宽比结构

配方11-12：Nano-Bosch工艺

Nano-Bosch硅深刻蚀
适用：纳米尺度高深宽比硅刻蚀

- 选择比通常大于20:1（硅:抗蚀剂）
- 实现高深宽比刻蚀
- 有适用于不同特征尺寸和深度的变体

[18]

11.8.2 SiO_2 刻蚀

两种主要设备平台：

- STS AOE（Advanced Oxide Etcher）：专用氧化物刻蚀
- PT ICP（Inductively Coupled Plasma）：感应耦合等离子体刻蚀

[19]

11.8.3 化合物半导体刻蚀

- InSb: 已有纳米尺度图案化工艺的文档记录

[20]

11.9 防静电涂层

在绝缘衬底（如玻璃、石英、未掺杂氧化物）上进行EBL时，电荷在表面积累会导致束偏转和图案变形。解决方法包括：

1. 在抗蚀剂上旋涂导电聚合物层（如ESPACER或水溶性导电涂层），曝光前涂覆，曝光后用水冲洗去除
2. 在抗蚀剂下蒸镀薄金属层（如5-10 nm Al或Cr），作为导电通路
3. 使用ma-N 2403等适用于绝缘衬底的抗蚀剂

[21][22]

11.10 膜厚测量

配方11-13: 反射率测量

使用Nanospec反射率仪（Reflectometer）测量抗蚀剂厚度。测量原理基于薄膜反射光强度分析，需预先已知折射率（来自供应商或椭偏仪测量）。

标定配方：

材料	配方编号	描述
ZEP520A	019	ZEP on Silicon, 10×放大
PMMA	037	PMMA on silicon
HSQ	048	Thin HSQ on Si
ma-N 2403	130	ma-N 2403 on Silicon

[23]

11.11 常见问题与解决方案

11.11.1 曝光相关问题

问题	可能原因	解决方案
剂量不足，图案显影不完全	剂量过低或显影时间过短	增大曝光剂量或延长显影时间
过度曝光，图案宽度增大	剂量过高	降低曝光剂量
图案漂移或变形	衬底充电	使用导电涂层或导电衬底
场拼接错位	场校正不佳	重新进行场校正和聚焦

11.11.2 显影相关问题

问题	可能原因	解决方案
残胶（Scum）	显影不充分	延长显影时间或提高显影液浓度
图案塌陷	高深宽比结构中的毛细力	使用临界点干燥或低表面张力冲洗液
分辨率不足	显影条件不佳	改用MIBK:IPA 1:3或冷显影


11.11.3 剥离相关问题

问题	可能原因	解决方案
金属撕裂或残留	抗蚀剂侧壁不够陡或金属过厚	使用双层抗蚀剂体系（如LOR/PMMA），减小金属厚度
金属线边缘粗糙	溶剂/材料不兼容	换用合适溶剂（见材料注意事项）
剥离不完全	抗蚀剂难以溶解	加热溶剂，延长浸泡时间，辅以超声

11.11.4 刻蚀相关问题

问题	可能原因	解决方案
掩模过早消耗	选择比不足	换用HSQ掩模或SiO ₂ 硬掩模
侧壁不够垂直	工艺参数不佳	调整气体比例和功率参数
底部残留（Micromasking）	再沉积物遮挡	优化工艺气体或增加聚合物清除步骤

11.12 工艺流程总览



11.13 软件工具

商业软件

- **AutoCAD**: 通用CAD设计
- **GenISys BEAMER/TRACER**: 专用EBL设计和邻近效应校正

免费/开源软件

软件	功能
KLayout	免费GDSII编辑器
urpec	邻近效应校正 (University of Rochester)
Win X-Ray	免费Monte Carlo电子轨迹模拟

[24]

11.14 本章小结

本章提供了EBL纳米加工的完整工艺配方参考：

1. **抗蚀剂选型：** PMMA适合剥离和一般图案化，成本最低。ZEP520A适合需要快速写入的场合。HSQ适合最高分辨率和刻蚀掩模应用。ma-N 2403适合绝缘衬底。
2. **显影优化：** PMMA标准显影使用IPA:H₂O 3:1或MIBK:IPA 1:1，高分辨率使用MIBK:IPA 1:3或冷显影。HSQ通过调节TMAH浓度和温度控制对比度和分辨率。
3. **金属剥离：** 首选1165加热至50-70°C。银和敏感材料必须使用丙酮。纳米精度要求样品垂直于蒸发源。
4. **刻蚀工艺：** 浅硅刻蚀使用ZEP或SiO₂ 掩模，深硅刻蚀使用HSQ掩模和Nano-Bosch工艺（选择比>20:1）。
5. **问题诊断：** 电荷积累导致图案变形是绝缘衬底上EBL的主要挑战，需使用导电涂层解决。

参考文献

1. [GT EBL Facility, "Facility Overview"](#)  
2. [GT EBL Facility, "Equipment Specifications"](#)  
3. [GT EBL Facility, "PMMA Process"](#)  
4. [GT EBL Facility, "ZEP520A Process"](#)  
5. [GT EBL Facility, "HSQ Process"](#)  
6. [GT EBL Facility, "ma-N 2403 Process"](#)  
7. [GT EBL Facility, "Resist Materials Overview"](#)  
8. [GT EBL Facility, "PMMA Process", "Standard Process Recipe"](#)  

9. [GT EBL Facility, "PMMA Process", "Development Options"](#)  
10. [GT EBL Facility, "PMMA Process", "PMMA Removal Process"](#)  
11. [GT EBL Facility, "HSQ Process", "Development Process Recipes"](#)  
12. [GT EBL Facility, "HSQ Process", "HSQ Removal"](#)  
13. [GT EBL Facility, "Quick Reference: Development Conditions"](#)  
14. [GT EBL Facility, "Evaporation and Liftoff"](#)  
15. [GT EBL Facility, "PMMA Process", "Metal Liftoff Methods"](#)  
16. [GT EBL Facility, "Evaporation and Liftoff", "Material-Specific Guidelines"](#)  
17. [GT EBL Facility, "Etching Processes", "Shallow Silicon Etching"](#)  
18. [GT EBL Facility, "Etching Processes", "Nano-Bosch Process"](#)  
19. [GT EBL Facility, "Etching Processes", "Silicon Dioxide Etching"](#)  
20. [GT EBL Facility, "Etching Processes", "Compound Semiconductor Etching"](#)  
21. [GT EBL Facility, "ma-N 2403 Process"](#)  
22. [Cui 2025, § 3.3](#)  
23. [GT EBL Facility, "Reflectometry"](#)  
24. [GT EBL Facility, "Equipment Vendors and Resources", "Software Tools"](#)  

应用前景与发展趋势

第十二章 应用前景与发展趋势

12.1 引言

纳米制造技术并非孤立存在。在实际应用中，任何单一制造技术都难以独立完成功能器件的构建，通常需要将多种技术组合使用，各取所长 [1]。应用与制造技术之间存在深刻的相互依存关系：应用需求是拉动制造技术进步的市场力量（market pull），而制造技术的突破则推动设计者构想新型应用（technology push） [2]。

本章将系统介绍纳米制造技术在以下关键领域的应用现状与发展趋势：半导体集成电路、光子学器件、纳米生物技术、能源应用、纳米电子学新范式，以及自组装等新兴制造方法。

12.2 半导体集成电路制造

12.2.1 从平面到三维：晶体管架构演进

摩尔定律（Moore's Law）自 1965 年提出以来，预测芯片上晶体管数量大约每两年翻一番 [3]。近 60 年来，这一规律基本得到验证，尽管倍增周期已从 24 个月延长至约 33 个月 [4]。

晶体管架构经历了根本性变革：

架构类型	英文名称	引入节点	结构特征	栅极控制
平面场效应管	Planar FET	传统	二维平面结构	单面控制沟道
鳍式场效应管	FinFET	22 nm	2.5 维鳍状结构	三面环绕沟道
全环绕栅极管	GAA FET	~5 nm	三维纳米片结构	四面环绕沟道
互补场效应管	CFET	未来	垂直堆叠 pFET/nFET	最大化沟道宽度

自 22 nm 技术节点起，所有集成电路晶体管均采用 FinFET 结构。FinFET 的栅极从三个方向包围沟道，即使沟道进一步缩窄也能保持有效的电流控制 [5]。继续缩小至 7 nm 以下节点时，FinFET 效率不足，必须采用全环绕栅极晶体管（GAA FET），栅极从四个方向包围沟道 [6]。

关键概念：技术节点的真实含义

需要注意的是，22 nm 节点之后，“技术节点”名称不再对应晶体管的任何可测量物理尺寸。例如，三星的“5 nm”节点实际最小金属间距为 36 nm，对应 18 nm 半间距。半导体行业仍沿用递减的节点命名，但这些数字不再具有原始的物理含义 [7]。

12.2.2 未来架构：CFET 与三维堆叠

下一代集成电路的核心发展方向是将 P 型和 N 型晶体管垂直堆叠，即互补场效应管（Complementary FET, CFET）。传统 CMOS 中 pFET 和 nFET 并排放置，进一步缩小需要减小沟道宽度从而降低性能。CFET 通过垂直堆叠，在不牺牲芯片面积的情况下最大化有效沟道宽度 [8]。

CFET 的制造方案有两种路径：

- **单片式 (monolithic)**：先外延生长底层沟道，沉积中间牺牲层，再外延生长顶层沟道。挑战在于高纵横比垂直结构的制造，以及顶层掺杂退火温度 (~900°C) 可能损伤底层器件
- **顺序式 (sequential)**：将预掺杂的单晶晶圆键合到已加工的底层晶圆上，再进行顶层器件制造。关键限制是顶层工艺的热预算需控制在 500°C 以下 [9]

根据 IRDS 2022 路线图预测，从 2028 年 1.5 nm 节点起，将采用双层晶体管堆叠 (T2)，到 2037 年可能达到六层堆叠 (T6) [10]。

12.2.3 光刻技术路线图

集成电路制造的核心挑战始终在光刻 (lithography) 技术。根据 IRDS 2022 路线图 [11]：

时间节点	逻辑节点	最小半间距	主要光刻方案
2022	3 nm	12 nm	EUV 0.33 NA 多重图案化
2025	2.1 nm	10 nm	EUV 0.33 NA 多重 / 0.55 NA 单次
2028	1.5 nm	8 nm	EUV 0.55 NA 单次曝光
2031+	1.0 nm	8 nm	高 NA EUV 多重 / 超越 EUV

低成本替代方案包括 EUV 结合定向自组装 (Directed Self-Assembly, DSA)，利用嵌段共聚物形成更小半间距的图案 [12]。

12.2.4 超越摩尔：异质集成

除传统的"更多摩尔" (More Moore) 路径外, 半导体行业自 2009 年起推进"超越摩尔" (More than Moore) 方向, 将多种功能集成在一起 [13]:

- **系统级芯片 (SoC, System on Chip)**: 将 CPU、存储器、MEMS 传感器等不同功能电路集成在单个芯片上
- **系统级封装 (SiP, System in Package)**: 将不同功能的裸片堆叠或并排放置在单个封装中, 通过硅通孔 (Through Silicon Via, TSV) 或键合线互连
- **芯粒技术 (Chiplets)**: 将 SoC 分解为独立功能模块 (芯粒), 通过先进封装 (如台积电 CoWoS 技术) 组装为完整系统 [14]

IC 制造涉及的核心纳米制造工艺包括: 薄膜沉积、光刻图案化、掺杂 (离子注入与扩散)、刻蚀, 以及多层互连制造。现代先进芯片需要经历 20-30 次光刻与刻蚀/沉积循环 [15]。

12.3 光子学器件

12.3.1 光子晶体与波导

光子学 (photonics) 是光的科学与技术, 涵盖光的产生、导引、调控、放大和探测 [16]。全球光使能系统市场预计到 2025 年将接近 2 万亿美元 [17]。

光子晶体 (photonic crystal) 是最基本的光子器件之一, 可分为一维、二维和三维结构。当一种材料周期性地嵌入另一种不同折射率的材料中时, 特定能量的光波将被完全阻挡, 形成光子带隙 (photonic bandgap)。这与半导体晶体中周期性原子排列形成电子能带的原理类似 [18]。

光子晶体的实际应用需要引入设计缺陷——即没有周期性结构的区域——以引导光波沿特定路径传播, 形成波导。可用于制造光子晶体的纳米制造技术包括:

- 传统自上而下 (top-down) 光刻与图案转移
- 自下而上 (bottom-up) 胶体粒子与纳米球自组装

- 嵌段共聚物自组装
- 紫外干涉光刻与电子束光刻的组合 [19]

12.3.2 超表面与微光学元件

超材料 (metamaterials) 是人工工程材料, 具有自然界不存在的负折射率特性。经典构型为金属开口环谐振器 (Split Ring Resonator, SRR), 制造过程相对简单: 光刻图案化加金属剥离 (liftoff)。对于小尺寸 SRR, 可使用电子束光刻 [20]。

超表面 (metasurface) 是超材料概念的演进——薄型二维超材料层, 通过纳米结构天线散射光波来操控电磁波传播。其优势包括低成本、低吸收损耗和易于集成。超表面是替代体光学元件的最有前途的候选方案之一, 例如虚拟现实 (VR) 头显中的光学透镜 [21]。大规模制造方案包括卷对卷纳米压印和纳米球光刻 [22]。

12.3.3 纳米压印光刻在光子学中的机遇

纳米压印光刻 (Nanoimprint Lithography, NIL) 虽然在集成电路主流制造中未能取代光学光刻, 但在光子学领域找到了巨大的产业化机遇。光子器件使用的层数远少于传统 IC, 而 NIL 擅长在刚性或柔性衬底上制造单层高分辨率周期性纳米结构。NIL 为亚 100 nm 亚波长光子器件 (如光子晶体、波导、光栅耦合器) 提供了经济高效的制造方案 [23]。

图案化蓝宝石衬底 (Patterned Sapphire Substrate, PSS) 是 NIL 的典型应用之一: 通过在 LED 蓝宝石衬底表面制造规则图案, 打断全反射, 可将光提取效率提高 20%-60% [24]。

12.4 MEMS 与 NEMS

机电系统 (Microelectromechanical Systems, MEMS) 是非电子纳米制造应用的重要领域。传统 MEMS 器件分为传感器 (将物理量转化为电信号) 和执行器 (将电能转化为受控运动) [25]。

MEMS 传感器包括：压力传感器、加速度计（安全气囊触发器件）、化学传感器等。MEMS 执行器包括：视频投影仪中的微镜阵列、喷墨打印头、微流控系统等 [26]。

MEMS 制造与标准 IC 制造使用相同的加工工具，但关注点不同：IC 制造注重阈值电压控制、器件隔离和亚微米栅极形成，而 MEMS 关注薄膜应力、深硅刻蚀和释放结构 [27]。

纳米机电系统（Nanoelectromechanical Systems, NEMS）是 MEMS 的纳米尺度延伸。NEMS 的核心元件是自由悬挂的纳米级薄梁——桥式（两端固定）或悬臂式（一端固定）结构，可被电驱动进入振动模式，因此称为纳米谐振器（nanoresonator）[28]。

案例：纳米谐振器生物传感器

纳米谐振器的主要应用是高灵敏度生物传感。在高谐振频率下，谐振器上微量质量变化即可改变其谐振频率并被检测。已报道的检测灵敏度：悬臂式纳米谐振器可检测低至 10^{-18} g（阿克级）的质量变化，相当于单个 DNA 分子；桥式纳米谐振器质量分辨率可达约 10^{-21} g（仄克级）[29]。

12.5 纳米生物技术

纳米生物技术（nanobiotechnology）将纳米技术工具应用于生物现象研究。纳米制造在其中扮演关键角色，通过多种方式创造纳米级结构以推进生物技术发展 [30]。

12.5.1 纳米流控系统

微流控（microfluidics）技术始于 40 多年前在硅晶圆上制造的第一个微型气相色谱仪，开创了“芯片实验室”（lab-on-a-chip）时代 [31]。纳米流控（nanofluidics）是其纳米尺度的延伸，关键结构包括纳米孔（nanopore）、纳米通道（nanochannel）和纳米移液管（nanopipet），均依赖先进纳米制造技术 [32]。

制造纳米流控系统的技术包括：

- 电子束光刻（EBL）图案化
- 聚焦离子束（FIB）铣削
- 刻蚀与沉积组合工艺
- 原子层沉积（ALD）自封闭技术：利用 ALD 的保形沉积特性，逐渐缩小沟槽开口并封闭，同时将内部通道缩窄至亚 10 nm 尺度 [33]

纳米孔在 DNA 测序中发挥了重要作用。电子束或离子束雕刻可将初始数十纳米的孔径缩小至约 1 nm [34]。

12.5.2 应用领域拓展

纳米光刻技术已渗透到更广泛的生物与医学领域。De Teresa 总结了纳米光刻的应用范围，除经典的纳米电子学外，还包括磁性材料纳米图案化、纳米超导体、纳米磁学、电学纳米接触、纳米传感器、能量存储与转换，以及生物学、医学、机器人学和神经科学等新兴领域 [35]。

12.6 纳米电子学新范式

12.6.1 量子效应器件

传统硅基 CMOS 集成电路终将面临物理、拓扑或技术极限。研究者持续探索基于量子力学原理的新型器件 [36]：

单电子晶体管（Single-Electron Transistor）：利用量子限域效应，电子运动不再连续而是以单个电子量子化传输（库仑阻塞效应）。通常该效应仅在极低温（~5 K）下显著，但通过制造亚 5 nm 的超小硅岛，可实现室温（300 K）工作 [37]。

隧穿场效应管（Tunnel FET, TFET）：通过调制源-漏势垒的量子隧穿（而非传统 MOSFET 的热电子发射）来控制电流。TFET 可实现低于 60 mV/dec 的亚阈值摆幅，带来更低功耗和更高工作速度 [38]。TFET 的成功关键在于高迁移率、低带隙的沟

道材料。自 2004 年发现石墨烯以来，大量二维半导体材料为高性能 TFET 提供了新的可能，尽管目前实验性能仍落后于理论预测 [39]。

12.6.2 扫描探针制造的原子级器件

扫描探针光刻（Scanning Probe Lithography）可用于制造原子级精度的纳米器件，包括单电子晶体管、量子计算量子比特（qubit）、可编辑原子级存储器，以及二维量子超材料 [40]。

12.7 纳米材料与制造

12.7.1 自上而下与自下而上

纳米材料——包括零维量子点与纳米粒子、一维碳纳米管与纳米线、二维石墨烯——可通过自上而下或自下而上两种途径制造 [41]：

- **自上而下**：通过光刻图案化和刻蚀/氧化工艺，从 SOI 衬底制造硅纳米线，用于场效应管和传感器
- **自下而上**：利用金催化剂通过气-液-固（VLS）工艺生长垂直硅纳米线；以镍为催化剂通过 PECVD 在精确位置生长碳纳米管（CNT） [42]

12.7.2 自组装纳米制造

自组装（self-assembly）本质上具有两大优势：一是能在真正的纳米尺度（分子级或 10 nm 以下）构建结构；二是成本低廉，因为不需要复杂昂贵的制造设备 [43]。

自组装纳米制造的关键形式包括：

- **自组装单分子层（SAM, Self-Assembled Monolayer）**：烷基硫醇在 Au(111) 表面自发吸附形成有序分子组装体，已广泛应用于纳米图案化 [44]
- **嵌段共聚物定向自组装（DSA）**：已被列入 IRDS 路线图作为 EUV 光刻的低成本替代方案 [45]
- **胶体粒子可控聚集**：用于形成功能性图案与结构

当前自组装技术仍处于较原始阶段，大多数自组装纳米结构为阵列型。多数情况下，自组装需要在模板上引导进行，即"自上而下与自下而上的结合" (top-down meets bottom-up)，这将是自组装纳米制造的主要发展方向 [46]。

12.8 纳米光子学

不同于宏观光子学关注与光波长相当的结构尺度上的光-物质相互作用，纳米光子学 (nanophotonics) 研究远低于光波长尺度上的光传播行为。利用精密加工的金属和介电纳米结构，光可以被散射、折射、限域、滤波和处理，实现传统材料和几何构型无法达到的效果 [47]。

等离激元领结天线 (Plasmonic Bow-Tie Antenna) 是纳米光子学与纳米制造紧密结合的典型示例。当偏振激光照射领结天线间隙时，激发金属三角形顶点处的等离激元共振，共振强度可达入射光的数百至数万倍。间隙越窄共振越强——3 nm 间隙的增强因子比 50 nm 间隙高一个数量级 [48]。制造如此窄的金属间隙可使用直接电子束光刻、聚焦离子束铣削或纳米压印等技术。正如文献所言，纳米制造是"推动纳米光子学进步的无名英雄" [49]。

12.9 能源应用

纳米制造技术在能源领域的应用日益重要，涵盖太阳能电池、电池储能和燃料电池催化等方向。纳米尺度的结构工程能够显著提升器件的能量转换与存储效率。

12.9.1 太阳能电池

黑硅 (black silicon) 是纳米制造技术在光伏领域的经典应用。通过金属辅助化学刻蚀 (Metal-Assisted Chemical Etching, MACE) 或反应离子刻蚀 (RIE) 在硅表面形成纳米级绒面结构，可将宽光谱范围内的反射率降低至 1% 以下，大幅提高光吸收效率 [50][51]。MACE 工艺利用贵金属 (如 Ag、Au) 纳米颗粒作为催化剂，在 HF/H₂O₂ 溶液中选择性刻蚀硅，形成高密度纳米柱或纳米孔阵列 [52]。

纳米线太阳能电池（nanowire solar cell）利用垂直纳米线阵列实现光捕获增强：纳米线作为亚波长光学天线，能将光有效耦合进入有源层，降低对材料厚度的要求。纳米压印光刻（NIL）可用于制造减反射涂层（anti-reflection coating）的亚波长周期性纳米结构，以低成本替代传统多层镀膜工艺 [53]。

12.9.2 电池与储能

纳米结构化电极（nanostructured electrode）通过增大电极-电解质界面面积来提高锂离子电池的功率密度与循环寿命。纳米孔、纳米线和纳米管形貌的电极可缩短离子扩散路径，同时缓解充放电过程中的体积膨胀应力 [54]。

原子层沉积（Atomic Layer Deposition, ALD）在电池技术中发挥关键作用：在电极颗粒表面沉积超薄（1-5 nm）氧化物保护层（如 Al_2O_3 、 TiO_2 ），可抑制副反应、稳定固体电解质界面（SEI），从而显著改善循环稳定性 [55]。ALD 的保形沉积特性使其能均匀覆盖高比表面积的复杂三维电极结构 [56]。固态电池（solid-state battery）中，ALD 同样可用于优化电极与固态电解质之间的界面，降低界面阻抗 [57]。


12.9.3 燃料电池与催化

燃料电池（fuel cell）的性能在很大程度上取决于催化剂的有效面积。通过纳米图案化技术制造高比表面积的催化剂载体（catalyst support），可在降低贵金属（如铂）用量的同时提高催化活性。纳米制造的核心贡献在于精确控制催化剂纳米颗粒的尺寸、间距和分布，最大化表面积-体积比（surface-to-volume ratio），从而提升电化学反应速率 [58]。

能源纳米制造的技术交叉

能源应用体现了纳米制造技术的高度交叉性：黑硅制造综合运用了湿法刻蚀与干法刻蚀（第七章）；电极改性依赖 ALD 薄膜沉积（第八章）；减反射结构利用纳米压印光刻（第六章）。这些应用展示了"工具箱式"组合制造策略的重要性。

12.10 纳米制造技术应用比较



应用领域技术对照表

应用领域	关键纳米制造技术	典型特征尺度	发展阶段
先进逻辑芯片	EUV 光刻 + 多重图案化 + 刻蚀	8-12 nm 半间距	量产
3D NAND 存储器	高纵横比刻蚀 + ALD	232+ 层堆叠	量产
光子晶体	EBL / NIL / 干涉光刻	亚微米周期	量产/研发
超表面	EBL / NIL / 纳米球光刻	亚波长结构	研发/小批量
LED 图案化衬底	NIL / 光刻 + 刻蚀	数百 nm	量产
MEMS 传感器	体硅深刻蚀（Bosch 工艺）	微米级	量产
NEMS 谐振器	EBL + 释放刻蚀	纳米级悬梁	研发
纳米流控	EBL / FIB / ALD 自封闭	亚 10 nm 通道	研发
纳米孔测序	FIB / 电子束雕刻	~1 nm 孔径	产品化
黑硅太阳能电池	MACE / RIE 纳米绒面	纳米级表面结构	量产
电池电极改性	ALD 保护涂层	1-5 nm 薄膜	研发/量产
燃料电池催化	纳米图案化催化剂载体	纳米颗粒分布	研发
单电子晶体管	EBL 超精细图案化	亚 5 nm 硅岛	研究
等离子元器件	EBL / FIB 铣削	1-10 nm 间隙	研发
定向自组装	嵌段共聚物 + 模板	亚 10 nm	预量产研发

12.11 未来展望

12.11.1 制造技术的持续演进

纳米制造技术的发展方向可从以下几个维度理解：

分辨率极限的突破：集成电路制造的最小半间距将在未来 15 年内保持在 8 nm 左右。制造挑战更多转向三维架构和异质集成，而非简单的尺寸缩小 [59]。高纵横比刻蚀（如深反应离子刻蚀 DRIE）和原子层沉积/刻蚀（ALD/ALE）技术将在三维器件制造中发挥越来越重要的作用。

成本与产能的优化：NIL 在光子学和 LED 制造中的成功证明，不同应用领域需要不同的最优制造策略。光刻技术并非越先进越好，而是需要与应用需求匹配 [60]。

自上而下与自下而上的融合：定向自组装已被列入半导体路线图作为 EUV 光刻的补充方案。未来的纳米制造将更多采用传统光刻与自组装相结合的混合策略 [61]。

12.11.2 新兴应用的驱动

全球纳米技术市场在 2022 年估值 570 亿美元，预计到 2028 年将达到 1830 亿美元 [62]。驱动这一增长的关键应用领域包括：

- 先进集成电路的持续缩放与三维集成
- 光子学器件在通信、显示、传感中的广泛部署
- 纳米流控与纳米孔技术在精准医疗中的应用
- 纳米制造驱动的高效太阳能电池、高性能电池和低铂燃料电池
- 柔性电子与印刷电子技术利用纳米材料墨水实现产业化
- 量子器件从实验室走向实用化

技术选择的思考框架

选择纳米制造技术时需综合考虑：(1) 所需的最小特征尺寸；(2) 图案复杂度与层数；(3) 产能与成本要求；(4) 与现有工艺基础设施的兼容性。没有单一技术能满足所有应用——技术选择的本质是在分辨率、产能、成本和工艺兼容性之间寻找最优平衡 ^[63]。

本章小结

1. 集成电路晶体管架构已从平面 FET 演进至 FinFET (22 nm 起)、GAA FET (~5 nm) 和未来的 CFET。摩尔定律的延续依赖三维堆叠而非简单尺寸缩小 [64]。
2. EUV 光刻是未来 15 年 IC 制造的主要光刻方案，最小半间距将稳定在约 8 nm。定向自组装 (DSA) 可作为低成本补充方案 [65]。
3. 光子学是纳米制造技术 (特别是 NIL) 实现大规模产业化应用的重要领域，涵盖光子晶体、超表面、LED 图案化衬底等方向 [66]。
4. NEMS 纳米谐振器可实现阿克至仄克级的质量检测灵敏度，为单分子生物传感提供了平台。纳米流控系统支撑了纳米孔 DNA 测序等精准医疗技术 [67]。
5. 能源应用是纳米制造的重要增长领域：黑硅纳米绒面 (MACE/RIE) 大幅降低太阳能电池反射率；ALD 超薄涂层改善电池电极循环稳定性；纳米图案化催化剂载体提升燃料电池效率 [68][69][70]。
6. 量子效应器件 (单电子晶体管、TFET) 和二维材料器件代表了超越传统 CMOS 的新范式，但目前实验性能仍落后于理论预测 [71]。
7. 自组装与传统自上而下制造的结合是纳米制造的重要发展方向，兼具纳米级分辨率和低成本优势 [72]。
8. 纳米制造技术的选择本质上是分辨率、产能、成本和工艺兼容性之间的权衡，不同应用领域需要不同的最优制造策略。

参考文献

1. [Cui_2025_Ch.11](#)  
2. [Cui_2025_Ch.11](#)  
3. [Cui_2025_Ch.11](#)  

4. [Cui 2025, Ch.11](#)  
5. [Cui 2025, Ch.11](#)  
6. [Cui 2025, Ch.11](#)  
7. [Cui 2025, Ch.11](#)  
8. [Cui 2025, Ch.11](#)  
9. [Cui 2025, Ch.11](#)  
10. [Cui 2025, Ch.11](#)  
11. [Cui 2025, Ch.11](#)  
12. [Cui 2025, Ch.11](#)  
13. [Cui 2025, Ch.11](#)  
14. [Cui 2025, Ch.11](#)  
15. [Cui 2025, Ch.11](#)  
16. [Cui 2025, Ch.11](#)  
17. [Cui 2025, Ch.11](#)  
18. [Cui 2025, Ch.11](#)  
19. [Cui 2025, Ch.11](#)  
20. [Cui 2025, Ch.11](#)  
21. [Cui 2025, Ch.11](#)  
22. [Cui 2025, Ch.11](#)  
23. [Cui 2025, Ch.6](#)  
24. [Cui 2025, Ch.11](#)  
25. [Campbell 2008, Ch.19](#)  
26. [Campbell 2008, Ch.19](#)  
27. [Campbell 2008, Ch.19](#)  
28. [Cui 2025, Ch.11](#)  
29. [Cui 2025, Ch.11](#)  
30. [Cui 2025, Ch.11](#)  
31. [Cui 2025, Ch.11](#)  
32. [Cui 2025, Ch.11](#)  
33. [Cui 2025, Ch.11](#)  
34. [Cui 2025, Ch.11](#)  
35. [De Teresa 2020](#)  
36. [Cui 2025, Ch.11](#)  
37. [Cui 2025, Ch.11](#)  
38. [Cui 2025, Ch.11](#)  
39. [Cui 2025, Ch.11](#)  

- 40. [Cui 2025, Ch.5](#)  ←
- 41. [Cui 2025, Ch.11](#)  ←
- 42. [Cui 2025, Ch.11](#)  ←
- 43. [Cui 2025, Ch.10](#)  ←
- 44. [Cui 2025, Ch.10](#)  ←
- 45. [Cui 2025, Ch.11](#)  ←
- 46. [Cui 2025, Ch.10](#)  ←
- 47. [Cui 2025, Ch.11](#)  ←
- 48. [Cui 2025, Ch.11](#)  ←
- 49. [Cui 2025, Ch.11](#)  ←
- 50. [Cui 2025, Ch.7](#)  ←
- 51. [Cui 2025, Ch.11](#)  ←
- 52. [Cui 2025, Ch.7](#)  ←
- 53. [Cui 2025, Ch.6](#)  ←
- 54. [Cui 2025, Ch.11](#)  ←
- 55. [Cui 2025, Ch.8](#)  ←
- 56. [Cui 2025, Ch.8](#)  ←
- 57. [Cui 2025, Ch.8](#)  ←
- 58. [Cui 2025, Ch.11](#)  ←
- 59. [Cui 2025, Ch.11](#)  ←
- 60. [Cui 2025, Ch.6](#)  ←
- 61. [Cui 2025, Ch.10](#)  ←
- 62. [Cui 2025, Ch.11](#)  ←
- 63. [Cui 2025, Ch.11](#)  ←
- 64. [Cui 2025, Ch.11](#)  ←
- 65. [Cui 2025, Ch.11](#)  ←
- 66. [Cui 2025, Ch.11](#)  ←
- 67. [Cui 2025, Ch.11](#)  ←
- 68. [Cui 2025, Ch.7](#)  ←
- 69. [Cui 2025, Ch.8](#)  ←
- 70. [Cui 2025, Ch.11](#)  ←
- 71. [Cui 2025, Ch.11](#)  ←
- 72. [Cui 2025, Ch.10](#)  ←

附录：参考书目、术语表与缩略语

参考书目 (Bibliography)

1. **Cui, Z.** (2025). *Nanofabrication: Principles, Capabilities and Limits* (4th ed.). Cham: Springer Nature Switzerland. ISBN 978-3-031-68908-2. 全书涵盖纳米制造的基本原理、关键技术及极限能力，是本书主要参考来源之一。书中引用标记为 **[Cui 2025]**。
 2. **Campbell, S. A.** (2008). *Fabrication Engineering at the Micro and Nanoscale* (3rd ed.). New York: Oxford University Press. ISBN 978-0-19-532008-4. 该教材系统介绍微纳制造工程的核心工艺流程，涵盖光刻、刻蚀、薄膜沉积、掺杂等完整工艺链。书中引用标记为 **[Campbell 2008]**。
 3. **De Teresa, J. M.** (Ed.). (2020). *Nanofabrication: Nanolithography Techniques and Their Applications*. Bristol: IOP Publishing. doi:10.1088/978-0-7503-2608-7. 该专著聚焦纳米光刻技术及其前沿应用，涵盖聚焦离子束、扫描探针光刻等先进技术。书中引用标记为 **[De Teresa 2020]**。
 4. **Georgia Tech Institute for Electronics and Nanotechnology.** Electron Beam Lithography Facility. 检索自 <https://nanolithography.gatech.edu/>. 该网站提供电子束光刻设备操作参数、工艺配方及实践指导等实用信息。书中引用标记为 **[GT EBL]**。
-

术语表 (Glossary)

中文术语	English Term	缩写	首次出现章节
半导体	Semiconductor	—	Ch.1
边缘粗糙度	Line Edge Roughness	LER	Ch.2
薄膜沉积	Thin Film Deposition	—	Ch.8
掺杂	Doping	—	Ch.8
场发射	Field Emission	FE	Ch.3
衬底	Substrate	—	Ch.10
次衍射极限光刻	Sub-diffraction Lithography	—	Ch.2
磁控溅射	Magnetron Sputtering	—	Ch.8
等离子体增强化学气相沉积	Plasma-Enhanced CVD	PECVD	Ch.8
电化学沉积	Electrochemical Deposition	ECD	Ch.8
电子束光刻	Electron Beam Lithography	EBL	Ch.1
电子束蒸发	Electron Beam Evaporation	—	Ch.8
多重图形化	Multiple Patterning	MP	Ch.2
反应离子刻蚀	Reactive Ion Etching	RIE	Ch.7
分辨率	Resolution	—	Ch.1
感应耦合等离子体	Inductively Coupled Plasma	ICP	Ch.7
光刻胶	Photoresist	PR	Ch.2

中文术语	English Term	缩写	首次出现章节
光学光刻	Optical Lithography	OL	Ch.2
光学邻近校正	Optical Proximity Correction	OPC	Ch.2
化学机械抛光	Chemical Mechanical Polishing	CMP	Ch.10
化学气相沉积	Chemical Vapor Deposition	CVD	Ch.8
极紫外光刻	Extreme Ultraviolet Lithography	EUVL	Ch.2
聚焦离子束	Focused Ion Beam	FIB	Ch.4
剥离工艺	Lift-off Process	—	Ch.11
刻蚀选择比	Etch Selectivity	—	Ch.7
纳米压印光刻	Nanoimprint Lithography	NIL	Ch.6
曝光剂量	Exposure Dose	—	Ch.3
曝光场	Exposure Field	—	Ch.2
批量生产	Volume Manufacturing	—	Ch.12
扫描探针光刻	Scanning Probe Lithography	SPL	Ch.5
深紫外光刻	Deep Ultraviolet Lithography	DUV	Ch.2
湿法刻蚀	Wet Etching	—	Ch.7
套准	Alignment/Overlay	—	Ch.2
物理气相沉积	Physical Vapor Deposition	PVD	Ch.8

中文术语	English Term	缩写	首次出现章节
显影	Development	—	Ch.2
氧化	Oxidation	—	Ch.8
原子层沉积	Atomic Layer Deposition	ALD	Ch.8
原子力显微镜	Atomic Force Microscope	AFM	Ch.5
蒸镀	Evaporation	—	Ch.8
自对准	Self-Alignment	—	Ch.11
自组装	Self-Assembly	SA	Ch.9
自组装单分子层	Self-Assembled Monolayer	SAM	Ch.9
嵌段共聚物	Block Copolymer	BCP	Ch.9
各向异性刻蚀	Anisotropic Etching	—	Ch.7
临近效应	Proximity Effect	—	Ch.3
电子抗蚀剂	Electron-beam Resist	—	Ch.3
步进式光刻机	Stepper	—	Ch.2

缩略语表 (Abbreviations)

AES — Auger Electron Spectroscopy (俄歇电子能谱) **AFM** — Atomic Force Microscope (原子力显微镜) **ALD** — Atomic Layer Deposition (原子层沉积) **APCVD** — Atmospheric Pressure CVD (常压化学气相沉积) **BCP** — Block Copolymer (嵌段共聚物) **BOE** — Buffered Oxide Etch (缓冲氧化物刻蚀液) **CAD** — Computer-Aided Design (计算机辅助设计) **CAR** — Chemically Amplified Resist (化学放大光刻胶) **CD** — Critical Dimension (关键尺寸) **CMP** — Chemical

Mechanical Polishing (化学机械抛光) **CVD** — Chemical Vapor Deposition (化学气相沉积) **DI** — Deionized (去离子) **DOF** — Depth of Focus (焦深) **DSA** — Directed Self-Assembly (定向自组装) **DUV** — Deep Ultraviolet (深紫外) **EBL** — Electron Beam Lithography (电子束光刻) **ECD** — Electrochemical Deposition (电化学沉积) **EDP** — Ethylenediamine Pyrocatechol (乙二胺邻苯二酚) **EUVL** — Extreme Ultraviolet Lithography (极紫外光刻) **FE** — Field Emission (场发射) **FIB** — Focused Ion Beam (聚焦离子束) **GISAXS** — Grazing-Incidence Small-Angle X-ray Scattering (掠入射小角X射线散射) **HMDS** — Hexamethyldisilazane (六甲基二硅胺烷) **HSQ** — Hydrogen Silsesquioxane (氢硅倍半氧烷) **IC** — Integrated Circuit (集成电路) **ICP** — Inductively Coupled Plasma (感应耦合等离子体) **IPA** — Isopropyl Alcohol (异丙醇) **KOH** — Potassium Hydroxide (氢氧化钾) **LER** — Line Edge Roughness (边缘粗糙度) **LPCVD** — Low-Pressure CVD (低压化学气相沉积) **MEMS** — Micro-Electro-Mechanical Systems (微机电系统) **MIBK** — Methyl Isobutyl Ketone (甲基异丁基酮) **MMA** — Methyl Methacrylate (甲基丙烯酸甲酯) **MOCVD** — Metal-Organic CVD (金属有机化学气相沉积) **MP** — Multiple Patterning (多重图形化) **NA** — Numerical Aperture (数值孔径) **NEMS** — Nano-Electro-Mechanical Systems (纳机电系统) **NIL** — Nanoimprint Lithography (纳米压印光刻) **OL** — Optical Lithography (光学光刻) **OPC** — Optical Proximity Correction (光学邻近校正) **PDMS** — Polydimethylsiloxane (聚二甲基硅氧烷) **PECVD** — Plasma-Enhanced CVD (等离子体增强化学气相沉积) **PEC** — Proximity Effect Correction (临近效应校正) **PGMEA** — Propylene Glycol Methyl Ether Acetate (丙二醇甲醚醋酸酯) **PMMA** — Poly(methyl methacrylate) (聚甲基丙烯酸甲酯) **PR** — Photoresist (光刻胶) **PVD** — Physical Vapor Deposition (物理气相沉积) **RF** — Radio Frequency (射频) **RIE** — Reactive Ion Etching (反应离子刻蚀) **RMS** — Root Mean Square (均方根) **SA** — Self-Assembly (自组装) **SAM** — Self-Assembled Monolayer (自组装单分子层) **SEM** — Scanning Electron Microscope (扫描电子显微镜) **SMU** — Source Measure Unit (源测量单元) **SOI** — Silicon on Insulator (绝缘体上硅) **SPL** — Scanning Probe Lithography (扫描探针光刻) **SPM** — Scanning Probe Microscope (扫描探针显微镜) **STM** — Scanning Tunneling Microscope (扫描隧道显微镜) **TEM** — Transmission Electron Microscope (透射电子显微镜) **TMAH** —

Tetramethylammonium Hydroxide (四甲基氢氧化铵) **UHV** — Ultra-High Vacuum (超高真空) **UV** — Ultraviolet (紫外线) **XPS** — X-ray Photoelectron Spectroscopy (X射线光电子能谱) **XRD** — X-ray Diffraction (X射线衍射) **ZEP** — ZEP-520A Resist (ZEP-520A 电子束光刻胶)