



Universidad de El Salvador

Facultad Multidisciplinaria de Occidente – Ingeniería en Desarrollo de Software

Asignatura: Lógica y diseño digital	Unidad #: 4	Tema: Circuitos combinacionales y secuenciales.
	Semana 14	Tutor:

Introducción:

Bienvenidos al material de lectura #003 de la Unidad #4 de la materia Lógica y diseño digital. En este material conoceremos los conceptos básicos y clasificación de los circuitos secuenciales.

Este material de lectura está diseñado para proporcionarte una base sólida en el campo de la ingeniería en desarrollo de software, preparándote para enfrentar los desafíos y oportunidades que encontrarás en tu carrera profesional. A medida que avances en este material, te alentamos a participar activamente de las actividades, para favorecer tu proceso de aprendizaje.

Antes de comenzar, asegúrate de tener papel y lápiz a mano para las actividades interactivas.

Estudio de los circuitos secuenciales.

Un circuito lógico secuencial es aquel cuyas salidas dependen no solo de sus entradas actuales, sino también de la secuencia pasada de entradas, arbitrariamente lejos en el pasado.

Las salidas dependen de:

- El valor de las variables de entrada.
- El valor de las mismas salidas.
- Una señal de reloj.

Los elementos básicos son:

- Flip-Flop (biestables).
- Latch.

Concepto de Flip-Flop.

El estado de un latch en un flip-flop puede cambiar cuando hay un cambio momentáneo en el valor de la entrada de control. Este cambio se denomina disparo, y habilita el flip-flop.

Los flip-flops sincronizados por reloj tienen una entrada de reloj que, por lo general, se identifica como CLK, en la mayoría de los flip-flops sincronizados por reloj la entrada CLK es disparada por el flanco, lo cual significa que se activa mediante una transición de señal.

Los Flip-Flops son dispositivos biestables de dos estados estables $Q=0$ y $Q=1$. Los FFs tiene:

1. Una entrada de reloj (CLK).
2. 1 o 2 entradas sincronizadas (Trabajan en sincronía con la entrada de reloj).
3. 2 salidas (Q y $\overline{Q}$).
4. Reciben su nombre de las entradas.

Los Flip-Flops poseen una tabla de excitación la cual se utiliza para el análisis y poseen una tabla de entradas la cual se utiliza para el diseño.

Actividad Interactiva #1



¿Te ha gusta
do lo que has leído
hasta ahora?

Anota a continuación los aspectos que consideras más importantes de esta sección:

[illegible]

Celda básica (Tipo NOR y NAND).

Un latch es un elemento de memoria cuyas señales de entrada de excitación controlan el estado del dispositivo. Si un latch tiene una señal de entrada de excitación que obliga a la salida del dispositivo a asumir el valor de 1, este es un latch set, si el latch tiene una señal de entrada de excitación que obliga al dispositivo a asumir el valor de 0, este es un latch reset. Si el dispositivo tiene señales de excitación set y reset, es un latch set-reset.

Un latch tiene:

- 2 entradas: S y R.
- 2 salidas: Q y $\bar{Q}$
- No tiene señal de reloj.

Latch NOR.

Se utilizan dos compuertas NOR acopladas en forma transversal, para formar lo que se conoce como latch de compuerta NOR, el arreglo se muestra en la figura 4-1.




Figura 4-1 Latch NOR.

El latch NOR posee una tabla de funciones, la cual nos ayuda a realizar el análisis.

Set	Reset	Salida
0	0	Sin cambio
0	1	Q = 0
1	0	Q = 1
1	1	No valido

Latch NAND.

Se utilizan dos compuertas NAND acopladas en forma transversal para formar lo que se conoce como latch de compuerta NAND, el arreglo se muestra en la figura 4-2.




Figura 4-2 Latch NAND.

El latch NAND posee una tabla de funciones, la cual nos ayuda a realizar el análisis.

Set	Reset	Salida
0	0	No valido
0	1	$Q = 1$
1	0	$Q = 0$
1	1	Sin cambios

Clasificación de los Flip-Flop.

Los tipos de Flip-Flop que se estudiarán son: F-F D, F-F T y F-F J-K.

Flip-Flop D.

Los FF tipo D poseen una entrada D, salidas Q y $\bar{Q}$, una tabla de excitación, una tabla de entrada y un diagrama de estados, los cuales se muestran en la figura 4-3.




Figura 4-3 Diagrama de estado y símbolo del FF D.

Tabla de excitación.

CLK	D	Q*
0	X	Q
1	0	0
1	1	1

Tabla de entrada.

Q	Q*	D
0	0	0
0	1	1
1	0	0
1	1	1

Flip-Flop T.

Los FF tipo T poseen una entrada T, salidas Q y $\bar{Q}$, una tabla de excitación, una tabla de entrada y un diagrama de estados, los cuales se muestran en la figura 4-4.




Figura 4-4 Diagrama de estado y símbolo del FF T.

Tabla de excitación.

CLK	T	Q*
0	X	Q
1	0	Q
1	1	$\bar{Q}$

Tabla de entrada.

Q	Q*	T
0	0	0
0	1	1
1	0	1
1	1	0

Flip-Flop J-K.

Los FF tipo JK poseen entradas J, K, salidas Q y $\bar{Q}$, una tabla de excitación, una tabla de entrada y un diagrama de estados, los cuales se muestran en la figura 4-5.




Figura 4-5 Diagrama de estado y símbolo del FF J-K.

Tabla de excitación.

CLK	J	K	Q*
0	X	X	Q
1	0	0	Q
1	0	1	0
1	1	0	1
1	1	1	$\bar{Q}$

Tabla de entrada.

Q	Q*	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Temporizador LM555.

El temporizador LM555 es un dispositivo de memoria que se utiliza en muchas aplicaciones, pues se puede configurar para utilizarse como one-shot o como un multivibrador astable, u oscilador.

Función astable.

El funcionamiento astable se logra haciendo que el 555 se dispare a sí mismo, es decir, cambiando en forma alterna las entradas de disparo y de límite mediante un circuito RC. La frecuencia de oscilación es una función de las resistencias R_A y R_B y del capacitor C .




Figura 4-6 Circuito oscilador con LM555.

Para calcular el periodo de oscilación T en la señal alta, se emplea la siguiente ecuación: $T_h = 0.693(R_A + R_B)(C)$

Para calcular el periodo de oscilación T en la señal baja, se emplea la siguiente ecuación: $T_l = 0.693(R_B)(C)$

La frecuencia de oscilación f es simplemente el inverso del periodo T definido como:

$$f = \frac{1.44}{(R_A + 2R_B)(C)}$$

Por ejemplo, para obtener $f=45\text{Hz}$, hay que elegir los siguientes valores para los componentes: $R_A = 20\text{K}\Omega$, $R_B = 150\text{K}\Omega$, $C = 0.1 \mu\text{F}$.

Otro parámetro importante que nos proporciona una señal digital, es el CT (Ciclo de Trabajo o DC Duty Cycle), para poder determinar este parámetro lo realizamos con la siguiente expresión:

$$DC = \frac{R_A + R_B}{(R_A + 2R_B)} (100\%)$$