



Universidad de El Salvador

Facultad Multidisciplinaria de Occidente – Ingeniería en Desarrollo de Software

Asignatura: Lógica y diseño digital	Unidad #: 4	Tema: Circuitos combinacionales y secuenciales.
	Semana 15	Tutor:

Introducción:

Bienvenidos al material de lectura #004 de la Unidad #4 de la materia Lógica y diseño digital. En este material aprenderemos sobre los conceptos y clasificación de los registros y contadores.

Este material de lectura está diseñado para proporcionarte una base sólida en el campo de la ingeniería en desarrollo de software, preparándote para enfrentar los desafíos y oportunidades que encontrarás en tu carrera profesional. A medida que avances en este material, te alentamos a participar activamente de las actividades, para favorecer tu proceso de aprendizaje.

This image shows a vertical rectangular sheet of white paper designed for handwriting practice. It features ten sets of horizontal dashed lines, evenly spaced from top to bottom. Each set consists of two short, parallel dashes, creating a series of open spaces for writing letters. The paper is otherwise blank, with no margins, text, or other markings.

c) Nivel alto.

En nivel alto el Flip-Flop se activa cuando la señal de reloj está en 1, el símbolo para identificarlo lo podemos ver en la figura 4-4.




Figura 4-4 Nivel Alto.

d) Nivel bajo.

En nivel bajo el Flip-Flop se activa cuando la señal de reloj está en 0, el símbolo para identificarlo lo podemos ver en la figura 4-5.




Figura 4-5 Nivel Bajo.

Conceptos de registro.

Un registro de desplazamiento es un circuito digital secuencial consistente en una serie de biestables, generalmente de tipo D, conectados en cascada, según las conexiones entre los biestables, se tiene un desplazamiento a la izquierda o a la derecha de la información almacenada. Es de señalar que un desplazamiento a la izquierda de un conjunto de bits, multiplica por 2, mientras que un desplazamiento a la derecha, divide entre 2. Existen registros de desplazamiento bidireccionales.

Los registros universales, además de bidireccionales permiten la carga en paralelo. Dependiendo del tipo de entradas y salidas, los registros de desplazamiento se clasifican como:

- Serie-Serie.
- Paralelo-Serie.
- Serie-Paralelo.
- Paralelo-Paralelo.

Clasificación de registro.

a) Registro con entrada Serie y salida Serie (SISO).

Solo la entrada del primer Flip-Flop y salida del último son accesibles externamente. Se emplean como líneas de retardo digital y en tareas de sincronización.




Figura 4-6 Registro SISO.

b) Registro con entrada Serie y salida Paralelo (SIPO).

Son accesibles las salidas de todos los Flip-Flop, pero solo la entrada del primero. Este tipo se emplea para convertir datos serie en paralelo y viceversa.




Figura 4-7 Registro SIPO.

c) Registro con entrada Paralelo y salida Paralelo (PIPO).

Todas las entradas como las salidas son accesibles. Se usan para cálculos aritméticos.




Figura 4-8 Registro PIPO.

Concepto de contadores.

Los contadores son una clase de circuitos lógicos secuenciales que llevan la cuenta de una serie de pulsos de entrada; estos pulsos de entrada pueden ser regulares o irregulares. El contador es parte fundamental de muchas aplicaciones lógicas digitales. Se utilizan en unidades de control de tiempo, circuitos de control, generadores de señal y muchos otros dispositivos. Los contadores se pueden clasificar como síncronos y asíncronos.

Contadores síncronos.

Se llaman así porque a todos los Flip-Flop llega la misma señal de reloj. Se pone un Flip-Flop por cada bit de conteo.

Diseño de contadores síncronos.

1. Usan un Flip-Flop por cada bit de conteo.
2. Con n bits se pueden hacer 2^n conteos. Un contador MOD 2^n hace 2^n conteos.

Para realizar el diseño de contadores síncronos se utiliza la tabla de entradas del Flip-Flop, en la cual la entrada Q es el estado presente y la entrada Q* es el estado siguiente.

Análisis de contadores síncronos.

1. Identificar la señal del reloj (CLK) de entrada al FF.
2. Es la señal adecuada:
No = El FF no cambia.
Si = El FF reacciona según los valores de las entradas (JK, T o D) en la tabla de excitación.

Para realizar el análisis de contadores síncronos se utiliza la tabla de excitación del Flip-Flop.

Contadores asíncronos.

Se llaman así porque no llega la misma señal de reloj a todos los FF, se construyen con Flip-Flop JK, modificando sus entradas síncronas P y C, con la J y la K iguales a 1, la señal de reloj llega al FF menos significativo.

Entradas asíncronas, actúan cada vez que se activa independientemente del valor de las entradas síncronas (JK, T, D) y la señal de reloj (CLK).


Set = preset = hacer Q=1 (P)

Reset = clear = hacer Q=0 (C)

Pueden ser:


Asíncronas activas bajas.

P	C	Q
0	0	No usar
0	1	1
1	0	0
1	1	Trabaja normal



Asíncronas activas altas.

P	C	Q
0	0	Trabaja normal
0	1	0
1	0	1
1	1	No usar



Diseño de contadores asíncronos.

1. Usan un Flip-Flop por cada bit de conteo.
2. Con n FF se pueden hacer 2^n conteos. Un contador MOD 2^n hace 2^n conteos.
3. Se hacen con FF JK.
4. Todos los $J=K=1$.
5. El reloj solo llega al FF menos significativo, a los otros llega el Q o $\bar{Q}$ del FF anterior.
6. Los MOD $\neq 2^n$ se hacen modificando un MOD 2^n .

Análisis de contadores Asíncronos.

1. Identificar la señal del reloj (CLK) de entrada al FF.
2. Es la señal adecuada:
No = El FF no cambia.
Si = El FF reacciona según los valores de las entradas (JK, T o D) en la tabla de excitación.

Para realizar el análisis de contadores asíncronos se utiliza la tabla de excitación del Flip-Flop.

Clasificación de los contadores.

Los contadores se clasifican en contador ascendente y contador descendente.

Contador ascendente. Un contador ascendente o hacia adelante es aquel cuyas transiciones de estado van en un contero en aumento hacia adelante.

Contador descendente. Un contador descendente o hacia atrás es aquel cuyas transiciones de estado van en un contero hacia atrás.

Contador ascendente y descendente. Un contador ascendente y descendente es el que realiza los dos conteos hacia adelante o hacia atrás, en un solo circuito.

Ahora veremos unos ejemplos de diseño y análisis de contadores síncronos y asíncronos.

Ejemplo 1: Diseñe un contador síncrono de 3 bits ascendente.

Usan un Flip-Flop por cada bit de conteo. Ya que son 3 bits de conteo se utilizarán 3 F-F para diseñar el circuito, se pueden utilizar 3 F-F iguales o distintos, se emplearán 3 F-F distintos para un mayor conocimiento del diseño empleando los distintos tipos de F-F (JK, D, T).

Para el diseño de circuitos empleando F-F se utiliza la tabla de entradas de cada F-F, con la cual construimos una tabla de verdad. En dicha tabla tenemos los estados presentes(Q) los cuales el llenado siempre es en binario, luego tenemos los estados siguientes (Q*) en los que se ingresan los datos siguientes del conteo de los FF y a la salida tenemos las entradas de los F-F, en este punto, usando la tabla de entradas y las entradas que se tengan en la tabla de verdad, se evalúa para cada caso.

Con n bits se pueden hacer 2^n conteos; un contador MOD 2^n hace 2^n conteos. Ya que son 3 bits, el circuito realizará un conteo de 8, será un MOD 8. En los estados presentes ingresamos el conteo en binario y en los estados siguientes ingresamos el conteo que sigue a los pulsos de los F-F.

Ya que es un MOD 8 ascendente, realizará 8 conteos empezando desde el 0 en binario y finalizando en 7 en binario en el primer estado presente tendremos 000, en el primer estado siguiente tendremos 001; luego para el segundo estado presente tendremos 001, en el segundo estado siguiente tendremos 010. Así hasta llegar al octavo estado presente que tendremos 111, y el estado siguiente será 000; reiniciando nuevamente el contador ascendente.

Tabla de entrada.				Tabla de entrada.			Tabla de entrada.		
Q	Q*	J	K	Q	Q*	D	Q	Q*	T
0	0	0	X	0	0	0	0	0	0
0	1	1	X	0	1	1	0	1	1
1	0	X	1	1	0	0	1	0	1
1	1	X	0	1	1	1	1	1	0

Figura 4-9 Tablas de entradas de los F-F utilizados.

Con los estados presentes (Q), los estados siguientes (Q*) y la tabla de entradas de cada F-F realizamos el llenado de las salidas de la tabla de verdad, ya que son 3 bits, utilizaremos 3 F-F.

Para el bit A utilizaremos el F-F JK, para el bit B utilizaremos el F-F D y para el bit C utilizaremos el F-F T. El llenado de la tabla de verdad se muestra a continuación.

	ESTADOS PRESENTES			ESTADOS SIGUIENTES			ENTRADAS DE LOS FLIP-FLOP			
	Q _A	Q _B	Q _C	Q* _A	Q* _B	Q* _C	J _A	K _A	D _B	T _C
0	0	0	0	0	0	1	0	X	0	1
1	0	0	1	0	1	0	0	X	1	1
2	0	1	0	0	1	1	0	X	1	1
3	0	1	1	1	0	0	1	X	0	1
4	1	0	0	1	0	1	X	0	0	1
5	1	0	1	1	1	0	X	0	1	1
6	1	1	0	1	1	1	X	0	1	1
7	1	1	1	0	0	0	X	1	0	1

Figura 4-10 Tabla de verdad contador síncrono ascendente MOD 8.

Con los estados presentes y mapas K obtenemos las ecuaciones de las entradas de los F-F. Para simplificar las salidas de la tabla de verdad la salida J la igualamos con la salida K haciendo uso de las don't care conditions, las ecuaciones simplificadas quedarían de la siguiente forma:

$$J_A = K_A = Q_B Q_C$$

$$D_B = Q_B \overline{Q_C} + \overline{Q_B} Q_C = Q_B \oplus Q_C$$

$$T_C = 1$$

El circuito del contador MOD 8 diseñado con Flip-Flop se muestra a continuación; en el cual a las salidas de los estados presentes (Q), se han colocado diodos LED los cuales nos indicaran el conteo en binario realizado, ya que cuando sea 1 el LED se encenderá y cuando sea 0 el LED estará apagado, el F-F T es el menos significativo y el F-F JK es el más significativo.




Figura 4-11 Circuito contador síncrono ascendente MOD 8.

Ejemplo 2: Al circuito diseñado en el ejemplo anterior ahora le realizaremos el análisis de contadores síncronos. Para realizar el análisis de contadores síncronos utilizamos las tablas de excitación de los Flip-flop.

1. Identificar la señal del reloj (CLK) de entrada al FF.
2. Es la señal adecuada:
No = El FF no cambia.
Si = El FF reacciona según los valores de las entradas (JK, T o D) en la tabla de excitación.

Tabla de excitación.				Tabla de excitación.			Tabla de excitación.		
CLK	J	K	Q*	CLK	D	Q*	CLK	T	Q*
0	X	X	Q	0	X	Q	0	X	Q
1	0	0	Q	1	0	0	1	0	Q
1	0	1	0	1	1	1	1	1	$\bar{Q}$
1	1	0	1						
1	1	1	$\bar{Q}$						

Figura 4-12 Tablas de excitación de los F-F utilizados.

Para el análisis, se construye una tabla de verdad; en la cual a la entrada tenemos los estados presentes (Q), su llenado es siempre en binario. Posteriormente, tenemos las entradas de los F-F, su llenado depende de sus ecuaciones lógicas, las cuales están construidas con los estados presentes. Por último, a la salida tenemos los estados siguientes, los cuales su llenado se realiza con las tablas de excitación del F-F; ya que son contadores síncronos, la señal de reloj llega a todos los F-F a la vez. Las ecuaciones de las entradas de los F-F son:

$$J_A = K_A = Q_B Q_C$$

$$D_B = Q_B \bar{Q}_C + \bar{Q}_B Q_C = Q_B \oplus Q_C$$

$$T_C = 1$$

Para realizar el llenado de la tabla de verdad empezamos el análisis con el primer estado presente el cual es 000, en la entrada de J y K tenemos 0, ya que $Q_B Q_C$ son 0, de la tabla de excitación del F-F JK vemos que cuando J y K son 0, el estado siguiente (Q^*) es igual al estado presente (Q), por ello $Q_A^* = 0$. Para D_B a su entrada tenemos 0, de la tabla de excitación del F-F D tenemos que $Q_B^* = 0$. Para T_C tenemos que siempre será 1, de la tabla de excitación del F-F T tenemos que cuando $T = 1$, $Q^* = \bar{Q}$, por ello $Q_C^* = 1$, entonces en el estado siguiente tenemos 001, el cual ahora será nuestro nuevo estado presente, en el cual nuevamente a la entrada de J y K tenemos 0, por ello $Q_A^* = 0$, en la entrada de D_B tenemos 1, de la tabla de excitación del F-F D tenemos que cuando $D = 1$, $Q^* = 1$, y para T_C siempre será $Q^* = \bar{Q}$, por ello $Q_C^* = 0$, entonces en el estado siguiente tenemos 010, el cual ahora será nuestro nuevo estado presente; y así sucesivamente construimos la tabla de verdad, donde vemos el conteo que realiza el contador, el cual va de 0 en binario a 7 en binario, por ello es un contador síncrono ascendente MOD 8.

	ESTADOS PRESENTES			ENTRADAS DE LOS FLIP-FLOP				ESTADOS SIGUIENTES		
	Q_A	Q_B	Q_C	J_A	K_A	D_B	T_C	Q^*_A	Q^*_B	Q^*_C
0	0	0	0	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1	0	1	0
2	0	1	0	0	0	1	1	0	1	1
3	0	1	1	1	1	0	1	1	0	0
4	1	0	0	0	0	0	1	1	0	1
5	1	0	1	0	0	1	1	1	1	0
6	1	1	0	0	0	1	1	1	1	1
7	1	1	1	1	1	0	1	0	0	0

Figura 4-13 Tabla de verdad contador síncrono ascendente MOD 8.

Ejemplo 3: Diseñe con contador asíncrono MOP 10 ascendente, con entradas activas altas, el F-F se activa en flanco de subida.

Ya que es un contador diferente a un MOD 2^n , se modificará un MOD 2^n , para diseñar un contador MOD 10, hay que modificar un MOD 16.

Para el diseño de contadores asíncronos utilizamos las entradas asíncronas del F-F JK, ya que las entradas de todos los F-F son $J=K=1$, las entradas asíncronas las utilizamos solo en contadores que no son MOD 2^n , ya que solo se activan cuando es necesario modificar el conteo de un contador MOD 2^n . Si en el conteo actual el bit presente es $Q=1$ y necesitamos que sea 0 activamos la entrada síncrona C para que $Q=0$, si en el conteo actual el bit presente es $Q=0$ y necesitamos que sea 1 activamos la entrada síncrona P para que $Q=1$. En este caso el FF posee entradas activas altas, la tabla de activación es la siguiente:

P	C	Q
0	0	Trabaja normal
0	1	0
1	0	1
1	1	No usar

Para construir la tabla de verdad del contador asíncrono MOD 10 ascendente, se realizará modificando una tabla de un contador asíncrono MOD 16 ascendente, el cual realiza el conteo en binario de 0 a 15 y como necesitamos que el conteo sea de 0 a 9, cuando en el conteo llegue a 10 en binario 1010 necesitamos forzar el conteo a que sea 0, en binario 0000. Para ello activamos la entrada síncrona C para convertir cada bit 1 en bit 0, para el caso de los bits A y C que son 1, para los casos de los bits B y D ya que son 0, asignaremos una X ya que no importa si la entrada C se activa o no ya que de igual manera será 0 ese conteo.

	Q _A	Q _B	Q _C	Q _D	P _A	C _A	P _B	C _B	P _C	C _C	P _D	C _D
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0	0	0	0	0
3	0	0	1	1	0	0	0	0	0	0	0	0
4	0	1	0	0	0	0	0	0	0	0	0	0
5	0	1	0	1	0	0	0	0	0	0	0	0
6	0	1	1	0	0	0	0	0	0	0	0	0
7	0	1	1	1	0	0	0	0	0	0	0	0
8	1	0	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	0	0	0	0
10	1	0	1	0	0	1	0	X	0	1	0	X
11	1	0	1	1	X	X	X	X	X	X	X	X
12	1	1	0	0	X	X	X	X	X	X	X	X
13	1	1	0	1	X	X	X	X	X	X	X	X
14	1	1	1	0	X	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X	X

Figura 4-14 Tabla de verdad contador asíncrono ascendente MOD 10.

Las ecuaciones de las entradas asíncronas quedan:

$$P_A = P_B = P_C = P_D = C_B = C_D = 0$$

$$C_A = C_C = Q_A Q_C$$

El circuito del contador ascendente MOD 10 asíncrono se presenta en la Figura 4-15, en la cual se observa que se ha modificado un MOD 16, forzando que el conteo 10 en binario sea 0 en binario, eso se logra con la compuerta AND de $Q_A Q_C$ a la entrada de C_A y C_C . En la Figura 4-16 se muestra un contador asíncrono MOD 16 ascendente.




Figura 4-15 Circuito contador MOD 10 asíncrono ascendente.




Figura 4-16 Circuito contador MOD 16 asíncrono ascendente.

Ejemplo 4: Analizar el contador asíncrono de la Figura 4-17.




Figura 4-17 Circuito de contador asíncrono a analizar.

Para realizar el análisis de contadores asíncronos se utiliza la tabla de excitación del Flip-Flop. Primero realizamos el análisis de las entradas de los F-F para determinar sus ecuaciones lógicas. Las ecuaciones de las entradas del circuito son:

$$J_A = K_A = J_B = K_B = J_C = K_C = J_D = K_D = 1$$

$$J_C = \overline{Q_D}$$

$$J_D = Q_C$$

Para construir la tabla de verdad para el análisis, es igual al análisis de contadores síncronos. A la entrada tenemos los estados presentes (Q), la cual su llenado es en binario; luego se tienen las entradas de cada F-F, su llenado se realiza con las ecuaciones lógicas y los estados presentes; y a la salida se tienen los estados siguientes (Q*), para ellos, su llenado se realiza con la tabla de excitación del F-F, la cual es dependiente de qué valor se tenga en el estado presente, lo que este en las entradas de los F-F y la tabla de excitación, todos estos datos son necesarios al asignar el valor correspondiente en el estado siguiente. Luego, el estado siguiente se convierte en el estado presente y realizamos el mismo procedimiento hasta que se repita el primer estado presente que analizamos, así obtenemos el conteo que realiza el contador y en qué forma lo realiza.

Ya que los F-F se activan con flanco de bajada, solo el F-F A se activará con cada pulso de reloj, los demás F-F se activarán solo cuando Q del F-F que lo activa cambia de 1 a 0, para el F-F de B solo se activará cuando Q_A cambie de 1 a 0, para el F-F de C solo se activará cuando Q_B cambie de 1 a 0 y para el F-F de D solo se activará cuando Q_C cambie de 1 a 0.

Q_D	Q_C	Q_B	Q_A	J_D	K_D	J_C	K_C	J_B	K_B	J_A	K_A	Q^*_D	Q^*_C	Q^*_B	Q^*_A
0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	1
0	0	0	1	0	1	1	1	1	1	1	1	0	0	1	0
0	0	1	0	0	1	1	1	1	1	1	1	0	0	1	1
0	0	1	1	0	1	1	1	1	1	1	1	0	1	0	0
0	1	0	0	1	1	1	1	1	1	1	1	0	1	0	1
0	1	0	1	1	1	1	1	1	1	1	1	0	1	1	0
0	1	1	0	1	1	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0
1	0	0	0	0	1	0	1	1	1	1	1	1	0	0	1
1	0	0	1	0	1	0	1	1	1	1	1	1	0	1	0
1	0	1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	0	1	1	1	1	1	0	0	0	0
0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	1

Figura 4-18 Tabla de verdad del contador asíncrono ascendente MOD 12.

El circuito es un contador asíncrono MOD 12 ascendente, ya que realiza un conteo ascendente en binario de 0 (0000) a 11(1011).