





# Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Departamento de Engenharia Elétrica

## Relatório de Projeto

#### **Título**

Sistema de Segurança Residencial

## **Disciplina**

Laboratório de Circuitos Lógicos

### Professora

Fernanda Cecília Correia Lima Loureiro fernanda@dee.ufcg.edu.br

## Equipe

Aluno 1: Alysson Machado de Oliveira Barbosa Aluno 2: Matheus Victor Alves Nascimento

> alysson.barbosa@ee.ufcg.edu.br matheus.nascimento@ee.ufcg.edu.br

> > Campina Grande – PB
> >
> > Dezembro de 2020

## Lista de Ilustrações

Figura 1 - Diagrama lógico do contador síncrono módulo 10	4
Figura 2 - Implementação em verilog do contador síncrono módulo 10.	5
Figura 3 - Diagrama lógico do comparador binário de 4 bits	5
Figura 4 - Implementação em verilog do comparador binário de 4 bits.	6
Figura 5 - Diagrama lógico do display de 7 segmentos para visualização da senha	7
Figura 6 - Implementação em verilog do display de 7 segmentos.	8
Figura 7 - Implementação do Flip-Flop JK em Verilog.	9
Figura 8 - Implementação do contador síncrono módulo 6 em verilog.	10
Figura 9 - Implementação do contador síncrono módulo 3 em verilog.	10
Figura 10 - Implementação do contador síncrono módulo 2 em verilog.	11
Figura 11 - Diagrama Lógico do Temporizador de 3 minutos.	11
Figura 12 - Implementação do temporizador de 3 minutos em verilog.	12
Figura 13 - Diagrama lógico do sistema de senhas para habilitação/desabilitação.	13
Figura 14 - Implementação do sistema de senhas em verilog.	14
Figura 15 - Netlist do sistema de senhas.	15
Figura 16 - Planta baixa da residência.	17
Figura 17 - Tabela verdade do sistema de acionamento do alarme.	18
Figura 18 - Diagrama lógico do sistema de acionamento de alarme.	19
Figura 19 - Diagrama lógico do projeto inteiro.	20
Figura 20 - Implementação em verilog do sistema de acionamento de alarme.	20

## Sumário

Referências	22
Melhorias e Dificuldades	21
Sistema de Controle de Alarme	10
Sistema de Habilitação/Desabilitação por Senha	3
Objetivos	3
Introdução	3

## 1. Introdução

Fazendo uso de conceitos (e práticas) desenvolvidos desde o primeiro experimento, foi implementado, utilizando a linguagem Verilog, um Sistema de Segurança Residencial Automático através da detecção de violação na residência e um sistema de senhas.

## 2. Objetivos

O sistema de segurança residencial implementado com linguagem de descrição de hardware deve funcionar da seguinte maneira:

- a) Através de uma senha de 4 dígitos o usuário pode habilitar/desabilitar o sistema de segurança. A senha deve ser mostrada em um display.
- b) Implementar uma forma simples do usuário digitar a senha, como um botão para cada dígito em um intervalo de 0 a 9, no sistema de numeração decimal.
- c) Caso a senha esteja correta, é necessário adicionar um tempo de espera antes que o alarme fique ativado.
- d) A casa deve possuir uma planta arquitetônica definida, em que nas portas, janelas ou qualquer local que permita a entrada de pessoas, um sensor deve ser instalado. Caso o alarme esteja ativado, a violação de qualquer um desses locais deve disparar um alarme, teremos também sensores no portão principal na porta de entrada da casa , além de ter a cerca elétrica que funcionará como sensor de detecção de invasores.
- d) Caso o alarme seja ativado, o dono só poderá desativar através da senha, caso disparado o alarme irá soar um som de aviso e enviará uma mensagem para o celular da vítima sobre o ocorrido.

## 3. Sistema de Habilitação/Desabilitação por Senha

Através de uma senha de 4 dígitos o usuário pode habilitar/desabilitar o sistema de segurança. A senha deve ser mostrada em um display. Para implementar essa ideia, será utilizada botões para cada um dos dígitos da senha, visando facilitar a interação com o usuário. Cada um desses botões, deverá ativar o clock na borda de subida de um contador síncrono decádico (módulo 10). Desse modo, podemos implementar um sistema de entrada em que os dígitos estão na representação em decimal, mas a cada clock, os dígitos são representados por binários de 4 bits, gerando duas vantagens específicas:

- A senha que o usuário interage em decimal e com saída binária de 4 bits para cada um dos 4 dígitos pode ser utilizada em um módulo comparador binário. Desse modo, é possível verificar se o dígito fornecido é condizente com a senha cadastrada no sistema de segurança através de um comparador de 4 bits.
- Obtendo os dígitos em binário de 4 bits, será utilizado um display de 7 segmentos para que o usuário possa visualizar os dígitos escolhidos em decimal da senha. Ou seja, a cada vez que ele pressionar um dos 4 botões da senha de entrada, o display será atualizado no intervalo de 0-9, até que os 4 dígitos sejam iguais a senha cadastrada e o display mostre 0000 (por questões de segurança, a senha correta não deve ficar salva no display, ela é apagada logo após que a senha correta for informada).

Para essa finalidade, alguns módulos foram implementados utilizando o Logisim e, em seguida, foram feitos no Quartus usando a linguagem de descrição de hardware verilog:

- Contador decádico síncrono;
- Comparador binário de 4 bits;
- Display de 7 segmentos;

Figura 1 - Diagrama lógico do contador síncrono módulo 10 para gerar números em decimal de 0-9 em binários de 4 bits




Figura 2 - Implementação em verilog do contador síncrono módulo 10

```
projeto-quartus > ≡ contador_decadico.v
       module contador_decadico(clk, clear, s);
           input clk, clear;
           output [3:0]s;
          wire and1;
          wire and2;
          wire and3;
          wire clr_aux;
           assign and3 = (s[3] \& s[1]);
           assign clr_aux = and3 | clear;
           ff_jk ff1(clr_aux, clk, 1, 1, s[0]);
           ff_jk ff2(clr_aux, clk, s[0], s[0], s[1]);
           assign and1 = s[0] \& s[1];
           ff_jk ff3(clr_aux, clk, and1, and1, s[2]);
           assign and 2 = s[0] & s[1] & s[2];
           ff_jk ff4(clr_aux, clk, and2, and2, s[3]);
      endmodule
```

Figura 3 - Diagrama lógico do comparador binário de 4 bits para verificar a senha do usuário com relação a senha do sistema




Figura 4 - Implementação em verilog do comparador binário de 4 bits

```
projeto-quartus > ≡ comparador_4bits.v
      // modulo comparador de 4 bits em binario
      module comparador_4bits(A, B, out);
           input [3:0]A, B;
          output out;
          wire xnor1, xnor2, xnor3, xnor4;
          wire and1, and2;
          assign xnor1 = \sim(A[3] ^ B[3]);
 11
 12
          assign xnor2 = \sim(A[2] ^ B[2]);
           assign xnor3 = \sim(A[1] ^ B[1]);
          assign xnor4 = \sim(A[0] ^ B[0]);
          // garante que todos os bits sejam iguais
          assign and1 = xnor1 & xnor2;
           assign and2 = xnor3 & xnor4;
           assign out = and1 & and2;
      endmodule
      // sistema de segurança residencial
      // alysson machado e matheus victor
```

Figura 5 - Diagrama lógico do display de 7 segmentos para visualização da senha




Figura 6 - Implementação em verilog do display de 7 segmentos

```
projeto-quartus > \equiv display_7segmentos.v
      module display_7segmentos(dados, segmentos);
           input [3:0]dados;
           output reg [6:0]segmentos;
           always @(*)
               // aciona os segmentos a cada digito binario com 4 bits
               case(dados)
               0: segmentos = 7'b1111110;
               1: segmentos = 7'b0110000;
 11
               2: segmentos = 7'b1101101;
 12
               3: segmentos = 7'b1111001;
               4: segmentos = 7'b0110011;
               5: segmentos = 7'b1011011;
               6: segmentos = 7'b1011111;
               7: segmentos = 7'b1110000;
               8: segmentos = 7'b1111111;
               9: segmentos = 7'b1110011;
               default: segmentos = 7'b00000000;
 21
               endcase
      endmodule
      // sistema de segurança residencial
      // alysson machado e matheus victor
```

A segunda parte do sistema de senhas é um temporizador de 3 minutos. Caso a senha seja digitada corretamente, o circuito deve ter um tempo de espera de 3 minutos. Caso a senha esteja incorreta, nada deverá acontecer e caso a senha salva no sistema seja 0000, o temporizador também não deve funcionar.

O temporizador deve gerar 3 tipos de saídas diferentes, cada uma dela com quantidades de bits diferentes, dado que:

- Uma das saídas para o temporizador representará o minuto, usando um contador síncrono módulo 3 para gerar números em binário entre 0-2;
- Uma das saídas para o temporizador representará o primeiro dígito do segundo, usando um contador síncrono módulo 6 para gerar números em binário entre 0-5;
- Uma das saídas para o temporizador representará o segundo dígito do segundo, usando um contador síncrono módulo 10 para gerar números em binário entre 0-9;

Os diversos contadores presentes no temporizador devem estar em sincronia para que o sistema funcione. Desse modo, o nosso temporizador irá começar em 0 minutos e 00 segundos e terminará a contagem em 2 minutos e 59 segundos, reiniciando toda vez que chegar em 3 minutos e 00 segundos. Além disso, será necessário um gerador de frequência (4 hz) que esteja funcionando constantemente, gerando clocks de subida e fazendo o temporizador funcionar. Mais detalhes serão apresentados conseguintemente.

Para essa finalidade, alguns módulos foram implementados utilizando o Logisim e, em seguida, foram feitos no Quartus usando a linguagem de descrição de hardware verilog:

- Contador Síncrono módulo 10 (Figura 1);
- Flip-Flop JK;
- Contador Síncrono módulo 6;
- Contador Síncrono módulo 3;
- Contador Síncrono módulo 2;
- Temporizador de 3 min;

Figura 7 - Implementação do Flip-Flop JK em Verilog

Figura 8 - Implementação do contador síncrono módulo 6 em verilog

```
2
    module contador_modulo6(clk, clear, s);
        input clk, clear;
        output [2:0]s;
        wire and1, and2;
        wire clear_aux;
        // parte sequencial do contador sincrono modulo 6
        ff_jk ff1(clear_aux, clk, 1, 1, s[0]);
        ff_jk ff2(clear_aux, clk, s[0], s[0], s[1]);
        assign and 1 = s[0] & s[1];
        ff_jk ff3(clear_aux, clk, and1, and1, s[2]);
        // parte combinacional do contador sincrono modulo 6
        assign and 2 = s[1] & s[2];
        assign clear_aux = clear | and2;
    endmodule
    // sistema de segurança residencial
```

Figura 9 - Implementação do contador síncrono módulo 3 em verilog

Figura 10 - Implementação do contador síncrono módulo 2 em verilog

clock 1 the notation of the no

Figura 11 - Diagrama Lógico do Temporizador de 3 minutos

Figura 12 - Implementação do temporizador de 3 minutos em verilog

```
projeto-quartus > ≣ temporizador_3min.v
       // modulo temporizador de 3 minutos
      module temporizador 3min(clk, clr, segmentos, hab);
           input clk;
          input [2:0]clr;
          output [8:0]segmentos;
          output hab;
          wire and1, and2, and3;
          wire clr_aux1, clr_aux2, clr_aux3;
          assign clr aux1 = clr[2] | hab;
          // gera o primeiro digito dos segundos 0-9
          contador_decadico mod10(clk, clr_aux1, segmentos[8:5]);
          assign and1 = segmentos[8] & segmentos[6];
          assign clr aux2 = clr[1] | hab;
          contador_modulo5 mod5(and1, clr_aux2, segmentos[4:2]);
          assign and2 = segmentos[4] & segmentos[3];
          assign clr_aux3 = clr[0] | hab;
          contador_modulo3 mod3(and2, clr_aux3, segmentos[1:0]);
          assign and3 = segmentos[1] & segmentos[0];
          // armazena o estado de habilitacao/desabilitacao em 2:59
          contador modulo2 mod2(and3, clr[0], hab);
      endmodule
       // sistema de segurança residencial
       // alysson machado e matheus victor
```

Agora que foi estabelecido todos os módulos auxiliares do sistema de senha, poderemos implementar no projeto a parte de entrada de senhas interativa para o usuário. Lembrando que:

- O usuário deverá usar um botão para digitar os 4 dígitos da senha, tendo uma visualização em decimal no display de 7 segmentos;
- Para iniciar o processo de ativação/desabilitação do circuito, o usuário deverá informar a senha correta, os 4 bits de entrada devem ser iguais aos 4 bits cadastrados no sistema;
- Caso a senha cadastrada no sistema seja 0000, nada deverá ser acionado, forçar para 0, utilizando o clear, no contador que registra o estado de ativação do sistema;

- Caso a senha de entrada seja correta e o circuito esteja desabilitado, antes de habilitar o circuito, haverá um temporizador de 3 minutos (com auxílio de um gerador de frequência de 3 minutos, na frequência de 4 hz);
- Caso a senha cadastrada seja correta, forçar para 0, utilizando o clear dos contadores de entrada de senha do usuário, de modo que a senha desapareça imediatamente por questões;
- Caso a senha de entrada seja correta e o circuito esteja habilitado, desabilitar imediatamente o alarme, forçando para 0, através do clear, no contador que registra o estado de ativação do sistema;

Abaixo é possível visualizar toda a parte de segurança por senha do Sistema de Alarme Residencial. Para esse fim, será apresentado Diagrama Lógico, Códigos em linguagem de descrição de hardware em verilog, Netlist do sistema e descrição das entradas e saídas, respectivamente.

Figura 13 - Diagrama lógico do sistema de senhas para habilitação/desabilitação do sistema de segurança

Figura 14 - Implementação do sistema de senhas em verilog

```
projeto-quartus > \(\exists \) entrada_senha.v
       module entrada_senha(escolhe_digitos, senha_original, gerador_frequencia, habilitador);
           input [3:0]escolhe_digitos, senha_original;
           input gerador_frequencia;
           output habilitador:
           wire and1, and2, and3;
           wire and_bar1, and_bar2, and_bar3, and_bar4;
           wire [3:0]verifica_bits;
           wire [6:0]segmentos1_usuario;
           wire [3:0]digito1_usuario;
           contador_decadico dig1_usuario(escolhe_digitos[3], and1, digito1_usuario);
           display_7segmentos dig1_display(digito1_usuario, segmentos1_usuario);
           wire [3:0]digito1_sistema;
           // entrada do sistema para cadastro do digito[3] em decimal usando um binário de 4 bits
           contador_decadico dig1_sistema(senha_original[3], 1'b0, digito1_sistema);
           // compara o digito[3] do sistema com o do usuario
           comparador 4bits digito1(digito1 usuario, digito1 sistema, verifica bits[3]);
           wire [6:0]segmentos2_usuario;
           wire [3:0]digito2 usuario;
           // entrada do usuario para escolha do digito[2] em decimal usando um binário de 4 bits
           contador_decadico dig2_usuario(escolhe_digitos[2], and1, digito2_usuario);
           // saida em um display de 7 segmentos do digito[2] escolhido
display_7segmentos dig2_display(digito2_usuario, segmentos2_usuario);
           wire [3:0]digito2_sistema;
           // entrada do sistema para cadastro do digito[2] em decimal usando um binário de 4 bits
           contador_decadico dig2_sistema(senha_original[2], 1'b0, digito2_sistema);
           comparador_4bits digito2(digito2_usuario, digito2_sistema, verifica_bits[2]);
```

```
projeto-quartus > ≡ entrada_senha.v
           wire [6:0]segmentos3_usuario;
           wire [3:0]digito3_usuario;
           contador_decadico dig3_usuario(escolhe_digitos[1], and1, digito3_usuario);
           display_7segmentos dig3_display(digito3_usuario, segmentos3_usuario);
           wire [3:0]digito3_sistema;
           contador_decadico dig3_sistema(senha_original[1], 1'b0, digito3_sistema);
           // compara o digito[1] do sistema com o do usuario
           wire [6:0]segmentos4_usuario;
           wire [3:0]digito4_usuario;
           contador_decadico dig4_usuario(escolhe_digitos[0], and1, digito4_usuario);
           // saida em um display de 7 segmentos do digito[0] escolhido
           display_7segmentos dig4_display(digito4_usuario, segmentos4_usuario);
           wire [3:0]digito4_sistema;
           // entrada do sistema para cadastro do digito[0] em decimal usando um binário de 4 bits
           contador_decadico dig4_sistema(senha_original[0], 1'b0, digito4_sistema);
            // compara o digito[0] do sistema com o do usua
           comparador_4bits digito4(digito4_sistema, digito4_usuario, verifica_bits[0]);
           assign and1 = verifica_bits[3] & verifica_bits[2] & verifica_bits[1] & verifica_bits[0];
           assign and_bar1 = ~digito1_sistema[3] & ~digito1_sistema[2] & ~digito1_sistema[1] & ~digito1_sistema[0];
           assign and_bar2 = ~digito2_sistema[3] & ~digito2_sistema[0] & ~digito2_sistema[0];
           assign and_bar3 = ~digito3_sistema[3] & ~digito3_sistema[2] & ~digito3_sistema[1] & ~digito3_sistema[0]; assign and_bar4 = ~digito4_sistema[3] & ~digito4_sistema[2] & ~digito4_sistema[1] & ~digito4_sistema[0];
           assign and2 = and_bar1 & and_bar2 & and_bar3 & and_bar4;
```

```
projeto-quartus > $\mathbb{E}$ entrada_senha.v

wire saida_estado;

// memoriza o estado do circuito se esta habilitado ou nao
contador_modulo2 estado_saida(and1, and2, saida_estado);

assign and3 = gerador_frequencia & saida_estado;

wire [8:0]segmentos_tempo;

// temporizador de 3 min de espara antes de habilitar o sistema de seguranca
temporizador_main espera_habilitador(and3, ~{saida_estado, saida_estado, saida_estado}, segmentos_tempo,
habilitador);

wire [6:0]segmentos_minuto;

wire [6:0]segmentos_segundo1;

wire [6:0]segmentos_segundo2;

// visualiza o digito de minuto do temporizador

display_7segmentos minutos({1'b0, 1'b0, segmentos_tempo[1:0]}, segmentos_minuto);

// visualiza o primeiro digito de segundo do temporizador

display_7segmentos segundos1({1'b0, segmentos_tempo[4:2]}, segmentos_segundo1);

// visualiza o segundo digito de segundo do temporizador

display_7segmentos segundos2(segmentos_tempo[8:5], segmentos_segundo2);

endmodule
// sistema de segurança residencial
// alysson machado e matheus victor
```

CONSIDER GREATER OF LINEAR COMPANY AND SEPENDED OF LINEAR COMP

Figura 15 - Netlist do sistema de senhas

#### Entradas do sistema de senha:

- Gerador de frequência de 4hz (responsável por fazer o temporizador funcionar);
- 4 dígitos de senha do usuário, sendo cada um representado por 4 bits em binário (parte em que o usuário usará botões para escolher cada um dos dígitos através do clock em contadores decádicos síncronos);
- 4 dígitos de senha do sistema, sendo cada um representado por 4 bits em binário (essa entrada deve ser definida apenas uma vez, sendo análoga a senha que deverá ser cadastrada ao sistema para verificação);

#### Saída do sistema de senha:

 Habilitador (ativa caso a senha seja digitada corretamente e o temporizador bater 2 minutos e 59 segundos; desativa quando o usuário digitar a senha corretamente e a saída do reabilitador estiver ativa);

#### Parte interna do sistema de senha:

- 4 displays de 7 segmentos que mostram ao usuário a senha de 4 dígitos fornecida;
- 3 displays de 7 segmentos que mostram a saída do temporizador, representado o dígito do minuto, e os dois dígitos do segundo;

#### 4. Sistema de Controle do Alarme

Na segunda parte precisamos integrar o sistema de senha exemplificado anteriormente no sistema de segurança geral, o sistema de senhas vai funcionar como uma chave habilitadora e teremos também os sensores integrados ao sistema, teremos um vetor J com quatro posições que representa os sensores nas janelas da casa, teremos a entrada P que representa o sensor que está na porta e teremos o disparo da cerca elétrica representado por I, para entender melhor confira a imagem da planta da casa a seguir.




Figura 16 - Planta baixa da residência

O próximo passo é elaborar a tabela verdade baseado nos seguintes fatos.

- Ter uma entrada para definir o tipo de segurança, se é segurança máxima ou mínima
- Se for segurança máxima, elaborar um sistema que, quando estiver ligado o sistema se qualquer sensor de janelas, portas e cerca forem acionados disparar imediatamente o alarme, o único caso que de gerar ser isento do acionamento é o caso em que a cerca elétrica for "disparada" com os sensores sem detectar imprudência, para o caso de ser algum animal andando no muro.
- Para o caso da segurança ser mínima, temos que soa cerca elétrica deve estar monitorando, para o caso das pessoas da casa queiram utilizar as janelas e porta, observação nesse caso com só a cerca funcionando o caso de animal no muro não deve se levar em consideração, para que não tenha como burlar o sistema.

Figura 17 - Tabela verdade do sistema de acionamento do alarme

С	Υ	1	J1	J2	J3	J4	Р	Α
Ũ	Х	Х	Х	Х	Х	Х	Х	Õ
1	0)	0)	Х	Х	Х	Х	Х	0,
1	Q	1	Х	Х	Х	Х	Х	1
1	1	ũ	Q	Q	ũ	Q	Q	ũ
1	1	Q	1	Х	Х	Х	Х	1
1	1	Q	Χ	1	Х	Х	Χ	1
1	1	Q	Χ	Х	1	Х	Χ	1
1	1	ũ	Х	Х	Х	1	Х	1
1	1	ũ	Х	Х	Х	Х	1	1
1	1	1	0)	0,	Q	0)	0)	ũ
1	1	1	1	Х	Х	Х	Х	1
1	1	1	Х	1	Х	Х	Χ	1
1	1	1	Х	Х	1	Х	Х	1
1	1	1	Х	Х	Х	1	Х	1
1	1	1	Х	Х	Х	Х	1	1

O próximo passo é a implementação no Logisim, fazendo o mapa de Karnaugh, ficamos com a expressão abaixo:

$$A = C (\sim Y) I + C Y P + C Y J 4 + C Y J 3 + C Y J 2 + C Y J 1$$

A análise das expressões lógicas acima possui as seguintes legendas:

- A = Acionamento do alarme;
- **C** = Estado de habilitação do alarme;
- Y = Modo de segurança baixa/alta;
- I = Sensor de violação da cerca elétrica;
- **P** = Sensor de violação da porta;
- **J[4:1]** = Sensores de violação das janelas;

A seguir temos a imagem da implementação no Logisim, no formato de diagrama lógico.

habilitador x1

Y

X1

J1

X1

J2

X1

J4

X1

P

X1

Figura 18 - Diagrama lógico do sistema de acionamento de alarme

O diagrama lógico do projeto inteiro conta com a parte do sistema de senhas para habilitação do circuito e o sistema de controle de acionamento do alarme.




Figura 19 - Diagrama lógico do projeto inteiro

E por fim temos a implementação no Quartus, usando a linguagem de descrição de hardware verilog.

Figura 20 - Implementação em verilog do sistema de acionamento de alarme

## 5. Melhorias e Dificuldades

A principal dificuldade ao desenvolver esse projeto foi o não contato com placas FPGA para o desenvolvimento do projeto, dado que o mesmo foi desenvolvido em meio a uma pandemia. Entretanto, a implementação de simuladores na atualidade facilitou bastante o desenvolvimento de projetos a nível de linguagens de descrição de hardware. As possíveis melhorias que podem ser feitas podem surgir devido às dificuldades de uso e ao feedback dos primeiros usuários que utilizarem o projeto, sendo problemas que devem ser resolvidos através de atualizações constantes do projeto.

## 6. Referências

• Sistemas Digitais: princípios e aplicações / Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss; revisão técnica Renato Giacomini; tradução Jorge Ritter. - 11. ed. - São Paulo: Pearson Prentice Hall, 2011.