Circuitos Aritméticos

Raimunda Lima Bacelar de Oliveira Neta Breno Pinheiro de Meneses Victor Hugo Brito Cantalice Glauco Fontgalland Filho Larissa Teixeira da Silva Bruno Silva Andrade


Universidade Federal de Campina Grande - UFCG
Departamento de Engenharia Elétrica - DEE
Lab. de Circuitos Lógicos - LCL
Prof. Fernanda Cecília Correia Lima Loureiro

Sumário

- Meio Somador (Half Adder)
- Somador Completo (Full Adder)
- Meio Subtrator (Half Subtractor)
- Subtrator Completo (Full Subtractor)
- Números Binários
- Igualdade e Complemento de 1
- Estouro de capacidade (Overflow)
- Somador/Subtrator Completo

Meio Somador (Half Adder)

Adição Binária



• Expressão Lógica:

$$S = A \oplus B$$

Ts = AB

Entradas:

A e B


Saídas:


S = Resultado da operação

Α	В	S	Ts
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Meio Somador (Half Adder)

• Circuito:





Somador Completo (Full Adder)

Adição Binária

```
0+0+0=00 (0 e "vai" 0)

0+0+1=01 (1 e "vai" 0)

0+1+0=01 (1 e "vai" 0)

0+1+1=10 (0 e "vai" 1)

1+0+0=01 (1 e "vai" 0)

1+0+1=10 (0 e "vai" 1)

1+1+0=10 (0 e "vai" 1)

1+1+1=11 (1 e "vai" 1)
```

Entradas:

A e B

Te = Transporte de entrada (*carry in*)

Saídas:

S = Resultado da operação

Α	В	Те	S	Ts
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Somador Completo (Full Adder)

Mapa de Veitch-Karnaugh:

S

A / B Te	0 0	0 1	11	10
0	0	1	0	1
1	1	0	1	0

Ts

A/BTe	0 0	0 1	11	10
0	0	0	1	0
1	0	1	1	1


Somador Completo (Full Adder)


• Expressão Lógica:

$$S = A \oplus B \oplus Te$$


Ts = ATe + BTe + AB

Circuito:





Somador Completo de N bits



Meio Subtrator (Half Subtractor)

Subtração Binária

Expressão Lógica:

Entradas:

A e B


Saídas:


S = Resultado da operação

A	В	S	Ts
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Meio Subtrator (Half Subtractor)

• Circuito:





Subtrator Completo (Full Subtractor)

Adição Binária

```
0 - 0 - 0 = 0 0 (0 e "pega emprestado" 0)
0 - 0 - 1 = 1 1 (1 e "pega emprestado" 1)
0 - 1 - 0 = 1 1 (1 e "pega emprestado" 1)
0 - 1 - 1 = 0 1 (0 e "pega emprestado" 1)
1 - 0 - 0 = 1 0 (1 e "pega emprestado" 0)
1 - 0 - 1 = 0 0 (0 e "pega emprestado" 0)
1 - 1 - 0 = 0 0 (0 e "pega emprestado" 0)
1 - 1 - 1 = 1 1 (1 e "pega emprestado" 1)
```

Entradas:

A e B

Te = Transporte de entrada (*carry in*)

Saídas:

S = Resultado da operação

Α	В	Те	S	Ts
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Subtrator Completo (Full Subtractor)

• Mapa de Veitch-Karnaugh:

S

A / B Te	0 0	0 1	11	1 0
0	0	1	0	1
1	1	0	1	0

Ts

A / B Te	0 0	0 1	11	10
0	0	1	1	1
1	0	0	1	0


Subtrator Completo (Full Subtractor)


• Expressão Lógica:

$$S = A \oplus B \oplus Te$$

 $Ts = (\sim A)Te + BTe + (\sim A)B$

• Circuito:





Números Binários

Sinal Módulo

 Representação dos números utilizando um bit sinalizador, no qual o bit mais significativo representa o bit de sinal e o restante o módulo do número

A3	A2	A1	A0
0	1	0	1
+	6		

A3	A2	A1	A0
1	1	0	1
-		6	

Complemento de 1

 Representação dos números sinalizados, onde cada número tem seus bits invertidos para formar o complemento. Equivalente a subtrair 1 de cada dígito


A3	A2	A1	A0
0	1	0	1
+		6	

A3	A2	A1	A0
1	0	1	0
-		6	

Números Binários

Complemento de 2

 Representação dos números sinalizado, no qual é realizado o complemento de 1 do número original e adicionado 1 ao resultado para formar o complemento de 2



Igualdade e Complemento de 1

Contagem em complemento de 1

• Expressão Lógica:

$$S = M \oplus A$$

Entradas:

Δ

M = Controle de modo de operação

- **M** = **0** (Igualdade)
- M = 1 (Complemento de 1)


Saídas:

S = Resultado da operação


M	Α	S
0	0	0
0	1	1
1	0	1
1	1	0

Igualdade e Complemento de 1

Circuito:



Bloco:



Estouro de capacidade (Overflow)

- O overflow ocorre quando o resultado de uma operação supera a capacidade de registro usado para guardar este resultado
- O overflow ocorre caso o sinal do resultado n\u00e3o seja aquele que seria o esperado (por exemplo, um resultado negativo da soma de dois n\u00e1meros positivos):

0	1	0	0	1
0	1	0	0	0
1	0	0	0	1

1	0	0	0	0
1	1	1	1	1
0	1	1	1	1

Somador / Subtrator Completo

 Criar um sistema que soma e subtrai um número do outro, utilizando uma entrada de controle de operação.

Entradas:

M = Seleção de Operação

- **M = 0** (Soma)
- **M = 1** (Subtração)

A e **B**

Te = Transporte de entrada (carry in)

Saídas:

S = Resultado da operaçãoTs = Transporte de saída

M	A	В	Те	S	Ts
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	1	1

M	Α	В	Те	S	Ts
1	0	0	0	0	0
1	0	0	1	1	1
1	0	1	0	1	1
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	1	1

Somador / Subtrator Completo

Mapa de Veitch-Karnaugh:

S

MA/ BTe	0 0	0 1	11	10
0 0	0	1	0	1
0 1	1	0	1	0
11	1	0	1	0
10	0	1	0	1

Ts


MA/ BTe	0 0	0 1	11	10
0 0	0	0	1	0
0 1	0	1	1	1
11	0	0	1	0
10	0	1	1	1


• Expressão Lógica:

Ts = BTe +
$$(B + Te)(M \oplus A)$$

Somador / Subtrator Completo

• Circuito:





Obrigado!

Breno Pinheiro de Meneses Victor Hugo Brito Cantalice Glauco Fontgalland Filho Larissa Teixeira da Silva Bruno Silva Andrade

Universidade Federal de Campina Grande - UFCG
Departamento de Engenharia Elétrica - DEE
Lab. de Circuitos Lógicos - LCL
Prof. Fernanda Cecília Correia Lima Loureiro

15 de Setembro de 2020