Universidade Federal de Campina Grande - UFCG Centro de Engenharia Elétrica e Informática - CEEI Departamento de Engenharia Elétrica - DEE

Nome: Alysson Machado de Oliveira Barbosa

Email: alysson.barbosa@ee.ufcg.edu.br

Disciplina: Laboratório de Circuitos Lógicos

Professora: Fernanda Cecília Correia Lima Loureiro

Experimento 04 - Introdução ao Quartus

Objetivo 1

Apresentar a forma de descrever a conexão de portas de entradas e portas de saída de um módulo.

 Definindo botões de 0 a 3 conectados aos Led's verdes de 0 a 3. Os botões são referenciados no Quartus II pela palavra KEY; portanto a primeira linha será: assign LEDG[0] = KEY[0]. As outras 3 linhas serão semelhantes, mudando apenas o índice do LEDG e do KEY.

Figura 01 - Implementação do código em verilog do experimento 1-a

```
module aciona_led

input [3:0]KEY,
    output [3:0]LEDG


assign LEDG[0] = KEY[0];
    assign LEDG[1] = KEY[1];
    assign LEDG[2] = KEY[2];
    assign LEDG[3] = KEY[3];

// assign LEDG[3:0] = KEY[3:0];

endmodule
```

Fonte: Imagem Autoral

Figura 02 - Diagrama lógico obtido pelo Quartus relativo ao experimento 1-a




Definindo chaves de 0 a 10, conectadas aos Led's vermelhos (Red) de 0 a 10. As chaves são referenciadas com SW, portanto a primeira linha será: assign LEDR[0] = SW[0]. As outras 10 linhas irão mudar apenas os índices do LEDR e do SW.

Figura 03 - Implementação do código em verilog do experimento 1-b

```
module chave_led
 123
       ⊟(
              input [9:0]SW,
output [9:0]LEDR
 456789
         );
              assign LEDR[0]
                                        SW[0]
              assign LEDR[1]
assign LEDR[2]
assign LEDR[3]
assign LEDR[4]
                                        SW[1
                                     = SW[2
= SW[3
= SW[4
10
11
12
                                        SW
                                     =
              assign LEDR[5]
                                        SW[5
              assign LEDR[6]
13
                                     =
                                        SW
14
              assign LEDR
                                        SW
              assign LEDR[8] = SW[8];
assign LEDR[9] = SW[9];
15
16
17
18
              // assign LEDR[9:0] = SW[9:0];
19
20
          endmodule
```

Fonte: Imagem Autoral

Figura 04 - Diagrama lógico obtido pelo Quartus relativo ao experimento 1-b



Objetivo 2

Sabendo que os operadores lógicos para a porta AND é o & , OR é o | , e para inverter o resultado da operação é utilizado ~, foi elaborado os módulos para as portas AND, NAND, OR e NOR por tabela-verdade. Além disso, será verificado os diagramas RTL gerados pelo Quartus II para vários níveis de hierarquia.


Porta AND

Figura 05 - Implementação do código em verilog do experimento 2-a

```
module porta_and
left
input a, b,
output s
);
assign s = a & b;
endmodule
```

Fonte: Imagem Autoral

Figura 06 - Diagrama lógico obtido pelo Quartus relativo ao experimento 2-a



Fonte: Imagem Autoral

Figura 07 - Diagrama de tempos obtido pelo Quartus relativo ao experimento 2-a




Porta NAND

Figura 08 - Implementação do código em verilog do experimento 2-b


Fonte: Imagem Autoral

Figura 09 - Diagrama lógico obtido pelo Quartus relativo ao experimento 2-b



Fonte: Imagem Autoral

Figura 10 - Diagrama de tempos obtido pelo Quartus relativo ao experimento 2-b




• Porta OR

Figura 11 - Implementação do código em verilog do experimento 2-c

Fonte: Imagem Autoral

Figura 12 - Diagrama lógico obtido pelo Quartus relativo ao experimento 2-c



Fonte: Imagem Autoral

Figura 13 - Diagrama de tempos obtido pelo Quartus relativo ao experimento 2-c




Porta NOR

Figura 14 - Implementação do código em verilog do experimento 2-d

```
module porta_nor
input a, b,
output s
;
assign s = ~(a | b);
endmodule
```

Fonte: Imagem Autoral

Figura 15 - Diagrama lógico obtido pelo Quartus relativo ao experimento 2-d



Fonte: Imagem Autoral

Figura 16 - Diagrama de tempos obtido pelo Quartus relativo ao experimento 2-d



Objetivo 3

Utilizando o conceito de hierarquia, foi realizado a implementação em Verilog de um circuito lógico com 2 variáveis de entrada que terá saída igual 1 sempre que a quantidade de indivíduos no ambiente seja menor que 2, essa saída será comparada com uma outra entrada e terão saídas iguais a 1 sempre os valores de entrada não forem iguais a 0.

Figura 17 - Implementação do código em verilog do experimento 3

```
module verifica_individuos
[]
input a, b, c, |
output s
];

wire ab;

porta_nand nad1(a, b, ab);


wire ec;

porta_or or1(ab, c, ec);

assign s = ec;
endmodule
```

Fonte: Imagem Autoral

Figura 18 - Diagrama lógico obtido pelo Quartus relativo ao experimento 3



Fonte: Imagem Autoral

Figura 19 - Diagrama de tempos obtido pelo Quartus relativo ao experimento 3

