Cours 3 Chapitre 2 : Principaux composants d'un ordinateur

COURS ARCHITECTURE DES ORDINATEURS
PRÉSENTÉ PAR : MEDILEH SACI

Plan de cours

Chapitre 2:


Principaux composants d'un ordinateur

- V. Mémoire
- 1. Caractéristiques d'une mémoire
- 2. Mode d'accès
- VI. Mémoire interne
- 1. Organisation d'une mémoire centrale
- 2. Mémoire vive
- 3. Mémoire morte
- 4. Structure physique d'une mémoire centrale
- 5. Lecture et écriture de l'information

COURS ARCHITECTURE DES ORDINATEURS

5- Mémoire

UN ORDINATEUR A DEUX CARACTÉRISTIQUES ESSENTIELLES QUI SONT LA VITESSE À LAQUELLE IL PEUT TRAITER UN GRAND NOMBRE D'INFORMATIONS ET LA CAPACITÉ DE MÉMORISER CES INFORMATIONS.



LA MÉMOIRE CENTRALE (OU INTERNE)

Permettant de mémoriser temporairement les données et les programmes lors de l'exécution des applications.

Elle est très rapide, physiquement peu encombrante mais coûteuse.

C'est la mémoire de travail de l'ordinateur.

Exemple: RAM, ROM, Mémoire cache,...







LA MÉMOIRE DE MASSE (OU AUXILIAIRE, EXTERNE) ou Solid State Drive Hard Disk Drive

Permettant de stocker des informations à long terme, y compris lors de l'arrêt de l'ordinateur.

Elle est plus lente, assez encombrante physiquement, mais meilleur marché.

C'est la mémoire de sauvegarde des informations.

Exemple: USB,

Classification des mémoires

MÉMOIRE À SEMI-CONDUCTEUR



MÉMOIRE OPTIQUE







COURS ARCHITECTURE DES ORDINATEUR

1. Caractéristiques d'une mémoire

- 1. La capacité : représentant le volume global d'informations (en bits et aussi souvent en octet.)
- 2. Le format des données : nombre de bits que l'on peut mémoriser par case mémoire.
- Le temps d'accès : l'intervalle de temps entre la demande de lecture/écriture (en mémoire) et la disponibilité sur le bus de donnée T_a.
- 4. <u>Le temps de cycle</u> : l'intervalle de temps minimum entre deux accès successifs de lecture ou d'écriture 7.

On a $T_a < T_c$ à cause des opérations de synchronisation, de rafraîchissement, de stabilisation des signaux, ... etc.

On $T_{c} = T_{a+}$ temps de rafraîchissement mémoire.


- 1. <u>Le débit</u>: définissant le volume d'informations échangées (lues ou écrites) par unité de temps (seconde), exprimé en bits par seconde : **Débit = n / T**_c et **n** est le nombre de bits transférés par cycle.
- <u>La non volatilité</u>: caractérisant l'aptitude d'une mémoire à conserver les données lorsqu'elle n'est plus alimentée électriquement.

COURS ARCHITECTURE DES ORDINATEUR

2. Modes d'accès

Direct ou Aléatoire	Associatif	Semi direct ou Semi séquentiel
La recherche s'effectue via une adresse Mémoire à accès aléatoire	La recherche s'effectue en parallèle sur toutes les cases mémoires via une clé	Accès direct à un bloc de données ou cylindre via son adresse unique puis déplacement séquentiel.
Le temps d'accès est identique.	Le temps d'accès est constant.	Le temps d'accès est variable.
lecture(adr), écriture (adr, donnée).	écriture (clé, donnée), lecture(clé), existe (clé), retirer(clé).	lecture (bloc, déplacement), écriture (bloc, déplacement, donnée).
la mémoire principale et quelques mémoires caches.	les mémoires caches.	les disques (durs ou souple).
	COURS ARCHITECTURE DES ORDINATEURS	9

2. Modes d'accès



2. Modes d'accès

Remarque:

- L'accès direct est similaire à l'accès à une case d'un tableau. On accède directement à n'importe quelle case (information) directement par son indice (adresse).
- Pour un disque magnétique, l'accès à la piste est direct, puis l'accès au secteur est séquentiel. Donc c'est un accès semi-séquentiel : combinaison des accès direct et séquentiel.
- Il y a aussi un autre accès qui est l'accès séquentiel. C'est l'accès le plus lent il est similaire
 à l'accès d'une information dans une liste chainée. Pour accéder à une information, il faut
 parcourir toutes les informations qui la précède exemple : bandes magnétiques (K7 vidéo).
 Le temps d'accès est variable selon la position de l'information recherchée.

COURS ARCHITECTURE DES ORDINATEUR

1


6- Mémoire interne

LA MÉMOIRE CENTRALE (MC) REPRÉSENTE **L'ESPACE DE TRAVAIL** DE L'ORDINATEUR CAR C'EST L'ORGANE PRINCIPAL DE **RANGEMENT** DES INFORMATIONS UTILISÉES PAR LE PROCESSEUR.

- Dans une machine (ordinateur / calculateur) pour exécuter un programme il faut le charger (copier) dans la mémoire centrale.
- Le **temps d'accès** à la mémoire centrale et **sa capacité** sont deux éléments qui influent sur le **temps d'exécution** d'un programme (performance d'une machine).
- Les mémoires composant la mémoire principale sont des mémoires à base de *semi-conducteurs*, employant un mode d'accès aléatoire.
- Elles sont de deux types : volatiles (vives) ou non (mortes).

COURS ARCHITECTURE DES ORDINATEURS

1



Туре	Broches	Largeur (bits)	Fréquence (Mhz)	Bande passante	Commentaires
SDRAM	168	64	100	800 Mo/s	Type un peu ancien et lent. On trouve également des SDRAM à 133 Mhz pour une largeur de bande de 1 064 Mo/s
DDR	184	64	200	1 600 Mo/s	Des évolutions vers des fréquences de 266 et 333 Mhz pour des largeurs pouvant atteindre 128 bits et débits allant de 2 128 à 2 664 Mo/s.
RDRAM	184	16	800	1 600 Mo/s	Des évolutions sur la largeur du bus (de 16 à 32 bits) et des fréquences plus fortes permet- traient des largeurs de bandes allant jusqu'à 4 264 Mo/s

COURS ARCHITECTURE DES ORDINATEUR

1


1. Organisation d'une mémoire centrale

Cette mémoire est constituée de **circuits** Bus adresses **élémentaires** nommés **bits** (binary digit).

Il s'agit de circuits électroniques qui présentent deux états stables codés sous la forme d'un **0** ou d'un **1**.

De par sa structure la mémoire centrale permet donc de **coder les informations** sur la base d'un alphabet **binaire**.

Pour stocker l'information la mémoire est Mot mémoire découpée en cellules mémoires : les mots d'adresse 2 mémoires.



COURS ARCHITECTURE DES ORDINATEURS

1. Organisation d'une mémoire centrale

- ✓ La capacité de stockage de la mémoire est définie comme étant le nombre de mots constituant.
- ✓ Avec une adresse de *n* bits il est possible de référencer au plus 2ⁿ cases mémoire
- ✓ Chaque case est remplie par un mot de données (sa longueur m est toujours une puissance de 2).

Capacité = 2ⁿ * Mots mémoire = 2ⁿ * m Bits

✓ Le nombre de fils d'adresses d'un boîtier mémoire définit donc le nombre de cases mémoire

Nombre de mots = 2^{nombre de lignes d'adresses}

✓ Le nombre de fils de données définit la taille des données que l'on peut sauvegarder dans chaque case mémoire.

Taille du mot (en bits) = nombre lignes de données

COURS ARCHITECTURE DES ORDINATEURS

1

1. Organisation d'une mémoire centrale

Remarque:

- Les mémoires composant la mémoire principale sont des mémoires à base de semi-conducteurs, employant un mode d'accès aléatoire. Elles sont de deux types volatiles ou non.
- Un mot de n bits peu avoir 2ⁿ combinaisons différentes.
- La capacité est exprimée aussi en octet (ou byte) ou en mot de 8, 16 ou 32 bits. On utilise des puissances de deux, avec les unités suivantes :

Kilo 1K = 2^{10} , Méga 1M = 2^{20} , Giga 1G = 2^{30} , Téra 1T = 2^{40} , Péta 1P = 2^{50} ,...

COURS ARCHITECTURE DES ORDINATEUR

2. Mémoire vive

- Une mémoire vive ou RAM (Random Acces Memory, la traduction est Mémoire à accès aléatoire).
- Son contenu est modifiable car elle sert au stockage temporaire des données et des programmes nécessaires fonctionnement du matériel.
- > Elle doit avoir un temps de cycle très court pour ne pas ralentir le microprocesseur.
- Les mémoires vives sont en général volatiles car elles perdent leurs informations en cas de coupure d'alimentation.

COURS ARCHITECTURE DES ORDINATEURS

19

2. Mémoire vive

la mémoire vive statique ou SRAM	Dans la mémoire vive dynamique ou DRAM
la cellule de base est constituée par une bascule de transistors	la cellule de base est constituée par un condensateur et un transistor
1bit = 4 transistors = 2 portes NOR	1 bit = 1 transistor + 1 condensateur
Elle ne nécessite quasiment pas de rafraichissement.	Les condensateurs ont le défaut de se décharger et ils doivent être rechargés fréquemment (rafraichissement).
Le terme statique , fait référence au fonctionnement interne de la bascule.	Durant ces temps de rechargement, la mémoire ne peut être ni lue, ni écrite, d'où le terme de Dynamique .
Elle est plus coûteuse qu'une DRAM et utilisée pour la mémoire cache	Peu coûteuse elle est principalement utilisée pour la mémoire centrale de l'ordinateur

COURS ARCHITECTURE DES ORDINATEURS

2. Mémoire vive






OURS ARCHITECTURE DES ORDINATEUR

21

2. Mémoire vive



MN1 ==

(B) single-transistor DRAM cell

COURS ARCHITECTURE DES ORDINATEUR

2. Mémoire vive

- SDRAM (Synchrone DRAM): est une mémoire dynamique DRAM qui fonctionne à la vitesse du bus mémoire,
- DDR SDRAM (Double Data Rate SDRAM) : est une SDRAM à double taux de transfert
- VRAM (Video RAM): elle a 2 ports pour pouvoir être accédée simultanément en lecture et en écriture
- DIMM (Dual In-line Memory Module): groupe de puces RAM fonctionnant en 64 bits
- **SIMM** (Single In-line Memory Module): idem à DIMM mais en 32 bits.
- Mémoire flash : est une mémoire RAM basée sur une technologie EEPROM. Le temps d'écriture est similaire à celui d'un disque dur





COURS ARCHITECTURE DES ORDINATEURS

2

2. Mémoire vive

Remarque:

Les performances des mémoires s'améliorent régulièrement. Le secteur d'activité est très innovant, le lecteur retiendra que les mémoires les plus rapides sont les plus chères et que pour les comparer en ce domaine, il faut utiliser un indicateur qui se nomme le cycle mémoire.

COURS ARCHITECTURE DES ORDINATEUR

3. Mémoire morte


- Les mémoires mortes ou mémoires à lecture seule (ROM : Read Only Memory) sont utilisées pour stocker des informations permanentes: programmes systèmes (BIOS, instructions de démarrage,...), microprogrammation(smartphone, TV, réveil, machine à laver, etc.).
- Ces mémoires, contrairement aux RAM, ne peuvent être que lue (l'exécution des programmes) et les conservent en permanence même hors alimentation électrique (c.à.d. non volatile).
- Suivant le type de ROM, la méthode de programmation changera.


COURS ARCHITECTURE DES ORDINATEURS

2

3. Mémoire morte

- a. ROM: information stockée au moment de la conception du circuit.
- **b. PROM** : (Programmable ROM) mémoire programmable une seule fois et elle est réalisée à partir d'un programmateur spécifique.







e. FLASH EPROM : La mémoire Flash est programmable et effaçable électriquement comme les EEPROM. Exemple : appareil photo numérique - lecteur MP3.



COURS ARCHITECTURE DES ORDINATEUR





5. Lecture et écriture de l'information

ECRITURE DANS UN EMPLACEMENT

(ENREGISTRER OU MODIFIER)

le processeur donne une valeur et une adresse et la mémoire range la valeur à l'emplacement indiqué par l'adresse.

LECTURE D'UN EMPLACEMENT

(RÉCUPÉRER OU RESTITUER)

le processeur demande à la mémoire la valeur contenue à l'emplacement dont il indique l'adresse. Le contenu de l'emplacement lu reste inchangé.

OURS ARCHITECTURE DES ORDINATEUR


29

5. Lecture et écriture de l'information

ALGORITHME D'ÉCRITURE (ENREGISTRER OU MODIFIER)

Pour écrire une information en MC il faut effectuer les opérations suivantes :

- 1. L'unité centrale commence par placer dans le RAM l'adresse du mot où se fera l'écriture.
- 2. Elle place dans le RIM l'information à écrire.
- L'unité centrale lance la commande d'écriture pour transférer le contenu du RIM dans la mémoire centrale.




COURS ARCHITECTURE DES ORDINATEUR

5. Lecture et écriture de l'information

ALGORITHME DE LECTURE (RÉCUPÉRER OU RESTITUER)

Pour lire une information en mémoire centrale, Il faut effectuer les opérations suivantes :

- 1. L'unité centrale commence par charger dans le registre RAM l'adresse mémoire du mot à lire.
- Elle lance la commande de lecture à destination de la mémoire (R/W=1)
- 3. L'information est disponible dans le registre RIM au bout d'un certain temps (temps d'accès) où l'unité centrale peut alors le récupérer.



COURS ARCHITECTURE DES ORDINATEUR

3

5. Lecture et écriture de l'information

Remarque:

- Il y a écriture lorsqu'on enregistre des informations en mémoire et lecture lorsqu'on récupère des informations précédemment enregistrées.
- Dans l'étape N°1, puisque les 2 opérations (lecture et écriture) sont indépendantes et qu'elles utilisent des bus différents, alors elles peuvent être effectuées en parallèle (gain de temps).

COURS ARCHITECTURE DES ORDINATEUR

