TurboQuant v1.5.3

업무일지 — Side Buffer 실험 + Double WHT 적용

2026-04-11 ~ 04-12

GPT-OSS 120B · head_dim=64

f16 Side Buffer 35/35

src1 인덱스 버그 발견

3+1비트 아이디어

TBQ4 35/35 검증

AmesianX

세션 개요

목표

TBQP3_3 (3-bit K) 수학 정밀도 개선.
f16 K 동급 품질 달성.

결과

Side buffer 실험으로 35/35 달성.
TBQP3_3 오리지널: 한글 ✅, 수학 ❌
TBQ4 권장 조합: 35/35 ✅

핵심 발견

src1 인덱스 매핑 — set-rows의 KV 위치 매핑을 side buffer에도 적용해야 함.

아이디어

3+1비트 분할 — VRAM 3비트 + 시스템 RAM 1비트 = 4비트급 품질.

f16 Side Buffer 실험 35/35

양자화 전 원본 K를 f16으로 가로채서 별도 버퍼에 저장. attention이 양자화 대신 f16을 읽음.

- **Phase 1~3:** WHT 도메인 f16 → raw f16 → generation 포함 → 수제 dot product
- **Phase 4~5:** sharpening, *D/D 보상, Q WHT 스킵 → 효과 미미
- **Phase 6:** f16 커널 redirect (fattn.tu에서 K→F16 override) → 거의 성공
- **Phase 7:** 값 비교 디버깅 → **src1 인덱스 누락** 발견!
- **Phase 8:** src1 적용 → **35/35 math bench, 멀티턴 성공**

근본 원인: src1 인덱스 BUG

set-rows는 `src1[i]` 로 KV 캐시 특정 위치에 저장.
side buffer는 순차(0,1,2...) 저장 → **위치 불일치**.

컴포넌트	수정 전	수정 후
KV 캐시	src1[0]=5 → position 5	동일
Side buffer	**token 0 → position 0 ✗**	**token 0 → position 5 ✓**

교훈: 추측보다 실측. f16 값과 side buffer 값을 직접 비교해서 발견.

3+1비트 분할 아이디어 미구현

VRAM 3비트 (엔지니어 자존심) + 시스템 RAM 1비트 = 4비트급 품질

모드	VRAM	RAM	품질	속도 영향
3+0	3비트	0	cos 0.945	없음
3+1	3비트	1비트	cos ~0.990	0.025ms
3+5	3비트	5비트	q8_0급	0.125ms
3+13	3비트	13비트	f16급	0.31ms

TBQ4 = 35/35 검증 → 3+1비트로 동일 품질 기대. cudaHostAlloc zero-copy 사용.

Math Bench 결과 35문제

설정	K 캐시	V 캐시	수학	한글	멀티턴
f16/f16	f16	f16	35/35	✅	✅
side buffer	f16 (side)	tbq3_2	35/35	✅	✅
tbq4/tbq3	tbq4_2	tbq3_2	35/35	✅	✅
tbqp3/tbq3	tbqp3_3	tbq3_2	❌	✅	✅ (9턴+)

권장: `--cache-type-k tbq4 --cache-type-v tbq3` → 35/35 수학 + 한글 + 멀티턴

v1.5.3 코드 변경

- **common.cpp:** head_dim=64 K → TBQP3_3 매핑 (QJL 재활성화)
- **fattn-vec.cuh:** is_cross_head_K=false, is_double_wht_K 플래그, Q Round 2, /D 보상
- **cpy-utils.cuh:** K 인코딩 double WHT per-head (512-point cross-head 폐기)
- **fattn.cu:** TBQ_TUNING D=64 전체 인스턴스 디스패치
- **CMakeLists.txt:** TBQ_TUNING D=64 인스턴스 파일 등록
- **ggml.h + 인스턴스 24개:** 주석 cross-head → double WHT per-head
- **논문 tex/PDF:** Cross-head 섹션 폐기, double WHT 교체

Git 상태

브랜치	내용	상태
`main`	v1.5.3 + upstream merge	**push 완료**
`experiment/side-buffer-f16`	f16 side buffer 35/35	**push 완료**
`v1.5.3` 태그	릴리즈 태그	**push 완료**

CI: CUDA 온리 워크플로우 (Windows CUDA 12.4/13.1 + Linux Docker CUDA 12.8)
아키텍처: sm_70 (V100), sm_80 (A100), sm_86 (3090Ti), sm_89 (4090), sm_90 (H100), sm_100/120 (5090)

다음 작업

TBQP3_3 수학 개선

- 3비트 K로 행렬 정밀도 달성
- sharpening/softening 재튜닝
- side buffer 실험 기반 활용

3+1비트 구현

- VRAM 3비트 + RAM 1비트
- cudaHostAlloc zero-copy
- vec_dot 수정 (두 메모리 읽기)

멀티턴 안정성

- 채널 태그 파서 문제 조사
- LCP 캐싱 + side buffer 통합

CI/릴리즈

- 워크플로우 빌드 검증
- 바이너리 릴리즈 배포