



ىقدمە

در فاز اول پروژه با طراحی توابع و مدارها با استفاده از هستههای مالکیت معنوی آشنا شدید. با توجه به پیچیدگی آنها در این مرحله مدار توابع مورد نیاز در اختیار شما قرار داده شده است. لذا باید با استفاده از آنها یک شبکهی عصبی عمیق را توصیف نمایید. هدف از بخش آشنایی شما با طراحی در سطح انتقال ثبات و طراحی واحد کنترل است.

یک شبکهی عصبی از دو بخش یادگیری و طبقهبندی تشکیل میشود. جهت کاهش پیچیدگی طراحی بخش یادگیری انجام شده و کافیست شما با پیادهسازی آن و انتساب ورودی به مدار دادهها را طبقهبندی نمایید.

در این شبکهی عصبی ابتدا نامهای انگلیسی و یونانی و نوع آن (انگلیسی یا یونانی بودن) به سیستم آموزش داده شده است و این سیستم با گرفتن نام فرد باید تشخیص دهد که نوع آن چیست. بدیهی است که نام ورودی می تواند در لیست نامهای آموزش داده شده نباشد.

در هنگام تحویل حضوری باید فایلهای ارسال شده در هر سه فاز به همراه داشته باشید تا در صورت درخواست ارائه دهید. نحوه ی تحویل هر فاز در ادامه آمده است.

تحویل غیرحضوری از طریق سامانه ی دروس تا ساعت 23:55 روز چهارشنبه مورخ 98/03/8	فاز دوم
تحویل حضوری روز دوشنبه مورخ 98/04/3	فاز سوم

چنانچه ابهامی در زمینه پروژه دارید، اشکالات خود را از طریق پست الکترونیکی زیر با موضوع DA.2019 رفع نمایید. <u>ali.mohammadpour@aut.ac.ir</u>

محمدپور موفق و پیروز باشید!






فاز دوم

سلول LSTM

در این مرحله شما باید یک واحد پردازشی LSTM را طراحی نمایید. شکل 1 نمای کلی و روابط این شبکه ی عصبی را نشان می دهد.



شكل 1: سلول LSTM و روابط بين گرهها

در روابط شکل 1

- منظور از علامت \times ضرب دکارتی دو ماتریس است.
- منظور از علامت ضرب درایه به درایه دو ماتریس است.
- منظور از علامت + جمع درایه به درایه دو ماتریس است.

جدول 1-2 نمادهای سلول به عنوان ورودی گرفته و آنها را درایه به درایه با هم جمع می کند. این مدار دو ماتریس را به عنوان ورودی گرفته و آنها را درایه به درایه در هم ضرب می کند. این مدار یک ماتریس را به عنوان ورودی گرفته و برای هر درایه حاصل Sigmoid را محاسبه می کند. این مدار یک ماتریس را به عنوان ورودی گرفته و برای هر درایه حاصل tanh را محاسبه می کند. tanh tanh





توضیحات ماتریسها و نوع داده

• در هر یک از بخشهای سلول LSTM اندازهی ماتریسها و بردارها متفاوت است. اندازهی هر یک از ماتریسها در جدول 2–2 آمده است.

جدول 2–2 اندازهی ماتریسها و بردارها

اندازه ماتریس	نام	اندازه ماتریس	نام	اندازه ماتریس	نام
(1 8)	h_t	(1 8)	h_{t-1}	(1 4)	x_t
⟨4 8 ⟩	W_o	(8 4)	W_i	⟨4 8 ⟩	W_f
⟨8 8 ⟩	U_o	⟨8 8 ⟩	U_i	(8 8)	U_f
(1 8)	b_o	(8 1)	b_i	(8 1)	b_f
(1 8)	c_t	(1 8)	c_{t-1}	⟨4 8 ⟩	W_c
(1 8)	o_t	_ (1 8)	f_t	_ ⟨8 8 ⟩	U_c
(1 8)	\tilde{c}_t	(1 8)	i_t	(8 1)	b_c

• مفهوم و کاربرد هر یک از ماتریسها (بردارها) در جدول 2-3 آمده است.

جدول 2-3 مفهوم ماتریسها و بردارها

توضيحات	ماتریس یا بردار
این بردار، بردار ورودی مدار است که نشاندهندهی یک حرف لاتین است.	x_t
این بردار، ورودی مدار است که از سلول قبلی میآید	c_{t-1} , h_{t-1}
این بردار، بردار خروجی است و به سلول بعدی میرود.	c_t
این بردار، بردار خروجی است و به سلول بعدی میرود.	h_t
سایر ماتریسها، ماتریس ضرایب و بایاس هستند که همیشه ثابت هستند و برای همهی	ساير ماتريسها
سلولها مشترک است. این ماتریسها می توانند در قالب یک حافظه ی ROM توصیف شوند.	سایر ماتریسها

• هر داده ی ماتریس (بردار) یک عدد ممیز شناور با دقت ساده است. لذا هر یک از درایه ها 32 بیتی است. به عنوان مثال بردار x_t یک بردار 8 تایی است که هر درایه ی آن 32 بیت است.

```
TYPE matrix_1_4 IS ARRAY (0 To 3) Of STD_LOGIC_VECTOR(31 DOWNTO 0);
TYPE matrix_1_8 IS ARRAY (0 To 7) Of STD_LOGIC_VECTOR(31 DOWNTO 0);
TYPE matrix_4_8 IS ARRAY (0 To 3, 0 To 7) Of STD_LOGIC_VECTOR(31 DOWNTO 0);
TYPE matrix_8_8 IS ARRAY (0 To 7, 0 To 7) Of STD_LOGIC_VECTOR(31 DOWNTO 0);
```





ماژولهای آماده

ماژول tanh

جهت پیاده سازی تابع $f(x) = \tanh(x)$ از $tanh_module$ استفاده کنید. طراحی این ماژول خط لوله است و خروجی پس از چهار کلاک آماده می شود به هیچ عنوان ساختار کد را تغییر ندهید و برای پیاده سازی tanh مجاز به استفاده از ماژول دیگری نیستید.

```
ENTITY tanh_module is
    PORT (
        clk : IN STD_LOGIC;
        enable : IN STD_LOGIC;
        input : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
        output : OUT STD_LOGIC_VECTOR(31 DOWNTO 0));
END tanh_module;
```

ماژول sigmoid

جهت پیاده سازی تابع g(x) = sigmoid(x) از g(x) = sigmoid(x) استفاده کنید. طراحی این ماژول خطلوله است و خروجی پس از شش کلاک آماده می شود. به هیچ عنوان ساختار کد را تغییر ندهید و برای پیاده سازی sigmoid مجاز به استفاده از ماژول دیگری نیستید.

ماژول جمع مميز شناور

جهت جمع دو عدد ممیز شناور از ماژول adder_module استفاده کنید. این ماژول دو عدد ممیز شناور 32 بیتی را گرفته و یک عدد ممیز شناور 32 بیتی برمی گرداند.

```
ENTITY add_module IS
          PORT (
                input : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
                output : OUT STD_LOGIC_VECTOR(31 DOWNTO 0));
END add_module;
```

ماژول ضرب مميز شناور

جهت ضرب دو عدد ممیز شناور از ماژول multiplier_module استفاده کنید. این ماژول دو عدد ممیز شناور 32 بیتی را گرفته و یک عدد ممیز شناور 32 بیتی برمی گرداند.

مقادیر ماتریسهای ضرایب و بایاس

محتوای ماتریس ضرایب همواره ثابت است. لذا بسته به نوع پیادهسازی شما میتواند به صورت یک حافظه با چندین پورت خروجی و یا با ساختار دیگر پیادهسازی شود. محتوای هر یک از ماتریسها در قالب فایل ارائه شده است.





توابع آماده

جهت تبدیل نوع داده می توانید از Package طراحی شده استفاده کنید.

```
LIBRARY work;
USE work.neurals_utils.ALL;
---- Implemented Functions ----

FUNCTION slv_to_single_float (
    input : IN STD_LOGIC_VECTOR(31 DOWNTO 0))
    return REAL;

FUNCTION single_float_to_slv (
    input : IN REAL)
    RETURN STD_LOGIC_VECTOR;
```

شرح فاز دوم

با استفاده از ماژولها، توابع و فایل ماتریس ضرایب یک سلول LSTM را در محیط XSIM (شبیهساز ابزار Vivado) شبیهسازی کنید. ماژول سطح بالا (Top Module) ساختاری مطابق شکل 2 دارد.



```
ENTITY LSTM_Cell IS
    PORT (
        clk : IN STD_LOGIC;
        xt : IN matrix_1_4;
        ct_1 : IN matrix_1_8;
        ht_1 : IN matrix_1_8;
        ht : OUT matrix_1_8;
        ct : OUT matrix_1_8;
        ready : OUT STD_LOGIC );
END LSTM_Cell;
```

خروجی ready زمانی برابر یک می شود که نتیجه آماده شده باشد. بدیهی است که مدار فوق علاوه بر یک مسیرداده (Datapath کارد. بنابراین LSTM_Cell از دو ماژول Controller و Datapath تشکیل شده است. ممکن است مدار شما ورودی یا خروجی دیگری نیز داشته باشد.

نحوه ارزيابي فاز دوم

جهت ارزیابی یک فایل محیط آزمون (Test bench) در نظر بگیرید. سپس دادههای هر یک از ورودیها را مطابق فایل TestBenchDataSet1.txt و TestBenchDataSet0.txt بخوانید و نتایج را زمانی که ready برابر یک میشود در فایلی TestBenchResult.txt با نام TestBenchResult.txt بنام

فایل کدهای نوشته شده (فقط فایلهایی با فرمت vhd) و فایل TestBenchResult.txt را در پوشهای با نام src قرار دهید. یک فایل گزارش نیز بنویسید و در آن معماری خود را شرح دهید. در گزارش خود تعداد کلاکهای مورد نیاز





برای محاسبه و تعداد منابع استفاده شده را بنویسید. فایلهای ذکر شده را تا موعد مقرر شده از طریق سامانهی درس ارسال نمایید. کدها را در روز ارائهی حضوری نیز بیاورید.

نکاتی در مورد نحوهی پیادهسازی


با توجه به اینکه ماژولها به صورت خطلوله (Pipeline) طراحی شده است، لذا می توانید مدار خود را بهبود بخشید. پیشنهاد می شود ابتدا مدار را مطابق روش فوق پیاده سازی کنید و حتی الامکان محاسبات ماتریسی (جمع و ضرب دکارتی و ضرب درایه ای) را به صورت موازی (Parallel) پیاده سازی کنید. سپس پس از گرفتن خروجی آن را به صورت خطلوله طراحی نمایید. طراحی خطلوله اجباری نیست ولی نمره ی اضافی خواهد داشت.






فاز سوم

در این بخش با کنار هم قرار دادن سلولهای LSTM شبکهی عصبی کامل خواهد شد. شکل 3 نمایی از یک شبکهی LSTM را نشان می دهد.



پس از طراحی ماژول فاز دوم با کنار هم قرار دادن LSTM_CELL ها شبکهی عصبی تکمیل میشود. در این مدار نیاز است تا 20 سلول را در کنار هم دیگر قرار دهید.

- ورودی x_t برای هر یک از سلولها متفاوت است.
- ماتریس ضرایب و بایاس همهی سلولها یکسان است.
 - ورودی h_{t-1} خروجی h_t مرحله قبل است.
 - ورودی c_t خروجی مرحلهی قبل است. c_t



در بخش Classify ابتدا خروجی h_t مرحله قبل با ماتریس ضرایب Weights of output matrix در هم ضرب شده و 1×2 تشکیل می دهد. سپس با Biases of output matrix جمع می شود. در نهایت از مقادیر خروجی کم ماتریس 1×2 تشکیل می دهد. نهایی Sigmoid می گیرد. این دو عدد نشان دهنده ی میزان انگلیسی یا یونانی بودن را نشان می دهد.

فاز سوم حضوری است و باید همهی اعضای گروه به کدهای نوشته شده تسلط داشته باشند.