گزارش طراحی و شبیه‌سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی:امیرعلی جهانبخشی _____ شماره دانشجویی:۴۰۳۱۰۵۱۰۳

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت‌کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$۱mV$
مقاومت بار (R_{Load})	۵۰۰Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+۱۰V, -۱۰V$
بهره تفاضلی (A_{vd})	$> ۵۴dB$
نسبت پس‌زنی حالت مشترک ($CMRR$)	$> ۸۰dB$
تغییرات دامنه‌ی خروجی پیک تا پیک	$۶V$
مقاومت ورودی (R_{in})	$> ۵۰k\Omega$
مقاومت خروجی (R_{out})	$< ۵k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< ۶۰mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار موردنیاز	مقدار طراحی‌شده
A_{vd}	$> ۵۴dB$	$۸۱/۴dB$
$CMRR$	$> ۸۰dB$	$۸۵/۷dB$
Swing	$۶V_{pp}$	$۸V$
R_{in}	$> ۵۰k\Omega$	$۱۷۵/۴k\Omega$
R_{out}	$< ۵k\Omega$	۲۸۵Ω
P_Q	$< ۶۰mW$	$۴۳/۶mW$
Cost	≤ ۲۰۰	۱۱۲

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)

ساختار کلی تقویت‌کننده طراحی‌شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش‌هایی است:


- طبقه ورودی
- طبقه یا طبقات میانی
- بافر یا خروجی مورد استفاده در فاز اول
- شبکه بایاس و آینه‌های جریان

همچنین توضیح دهید چرا این ساختار را انتخاب کرده‌اید.

معرفی ساختار انتخابی

در این طراحی، ترانزیستورهای BJT به عنوان عناصر اصلی تقویت‌کننده مورد استفاده قرار گرفته‌اند و از ترانزیستورهای MOSFET تنها برای پیاده‌سازی آینه‌های جریان و تأمین جریان‌های بایاس استفاده شده است.
طبقه ورودی مدار یک جفت تفاضلی است که وظیفه دریافت و تقویت سیگنال تفاضلی ورودی را بر عهده دارد. برای افزایش بهره ولتاژی این طبقه، در کلکتورهای ترانزیستورهای ورودی از بار فعال مبتنی بر آینه جریان استفاده شده است. استفاده از بار فعال موجب افزایش مقاومت خروجی معادل و در نتیجه افزایش بهره مدار می‌شود.
پس از طبقه تفاضلی، یک طبقه تقویت ولتاژ از نوع Common Emitter قرار گرفته است که به عنوان مرحله دوم تقویت عمل کرده و بخش عمده بهره ولتاژی مدار را تأمین می‌کند.
در انتهای مدار نیز یک طبقه Emitter Follower به عنوان بافر خروجی استفاده شده است. این طبقه با داشتن بهره ولتاژی نزدیک به واحد، مقاومت خروجی مدار را کاهش داده و امکان راه‌اندازی مناسب بار را فراهم می‌کند.
بایاس تمامی طبقات و همچنین جریان دم جفت تفاضلی توسط آینه‌های جریان مبتنی بر MOSFET تأمین می‌شود. استفاده از این روش باعث پایداری بیشتر نقطه کار، بهبود عملکرد مدار میشود

شماتیک کامل مدار



۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره‌ها و جریان شاخه‌های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

در این بخش محاسبات دستی مربوط به تعیین جریان‌های بایاس، ولتاژ گره‌های اصلی، و ناحیه عملکرد ترانزیستورها را وارد کنید.

۲۴ سه‌شنبه آذر ماه | ۵ رجب ۱۴۴۸ | 15 Dec 2026

تحلیل DC :

ماسفت ها همگی M2 :

$V_{DS} \geq V_{GS} - V_{th}$

$V_{GS} = 0.8$ ← از این معادله

$I_{ref} = \frac{2.5 - 0.8}{4k} \approx 385\mu A$

انتظار داریم این جریان در باقی ماسفت ها نیز برقرار شود اما به دلیل ولتاژ دین های مقاومت جریان هایشان متاوت میشود

$V_{D1} = -0.8$

$M1 \rightarrow I_D = 450\mu \rightarrow I_{C1} = I_{C2} = 244\mu A$

$V_{B3} = V_{B4} = 3.5V$ $V_{C1} = V_{C2} = V_{E3} = V_{E4} = 2.8$

$V_{B5} = V_{B6} = 10 - 0.7 = 9.3$

$M4 \rightarrow I_{D4} = 500\mu A \rightarrow V_{D4} = -2.8$

$V_{B8} = -2.8 + 7.5 = 4.7V$

$V_{out} = 4.7 - 0.7 = 4$

$I_{D5} = 488.400\mu A$

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید.


V(vin1):	0	voltage
V(vin2):	0	voltage
V(vcc):	10	voltage
V(vee):	-10	voltage
V(n005):	2.77174	voltage
V(n007):	-0.620091	voltage
V(n006):	2.77174	voltage
V(n008):	-0.620091	voltage
V(n001):	9.37966	voltage
V(n003):	3.39091	voltage
V(n002):	9.36201	voltage
V(n009):	-0.707829	voltage
V(n010):	-9.22957	voltage
V(n011):	-2.72951	voltage
V(n004):	4.69621	voltage
V(out):	3.98473	voltage
Ic(Q9):	-0.000536444	device_current
Ib(Q9):	-3.42124e-006	device_current
Ie(Q9):	0.000539865	device_current
Ic(Q6):	-0.000259921	device_current
Ib(Q6):	-1.73363e-006	device_current
Ie(Q6):	0.000261655	device_current
Ic(Q5):	-0.000259875	device_current
Ib(Q5):	-1.73363e-006	device_current
Ie(Q5):	0.000261609	device_current
Ic(Q8):	0.008545	device_current
Ib(Q8):	4.13962e-005	device_current
Ie(Q8):	-0.00858639	device_current
Ic(Q4):	0.000263342	device_current
Ib(Q4):	1.24329e-006	device_current
Ie(Q4):	-0.000264586	device_current
Ic(Q3):	0.000263343	device_current
Ib(Q3):	1.24308e-006	device_current
Ie(Q3):	-0.000264586	device_current
Ic(Q2):	0.000264586	device_current
Ib(Q2):	1.28808e-006	device_current
Ie(Q2):	-0.000265874	device_current
Ic(Q1):	0.000264586	device_current
Ib(Q1):	1.28808e-006	device_current
Ie(Q1):	-0.000265874	device_current
Id(M5):	0.000616933	device_current
Ig(M5):	0	device_current
Ib(M5):	-1.39947e-011	device_current
Is(M5):	-0.000616933	device_current
Id(M4):	0.000495048	device_current
Ig(M4):	0	device_current

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > ۵۴dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی


در این قسمت روابط تقریبی بهره تفاضلی را بدست آورید.



شبیه‌سازی بهره تفاضلی

در این بخش توضیح دهید که چگونه ورودی تفاضلی را در شبیه‌سازی اعمال کرده‌اید. سپس نمودار یا نتایج AC را قرار دهید.

ما دو منبع ولتآژ ACبا دامنه های نیم ولت و فاز یکی صفر و دیگری ۱۸۰ گذاشتیم



نتیجه نهایی:

- بهره تفاضلی خطی: ۱۱۸۰۰
- بهره تفاضلی بر حسب دسی‌بل:۸۱/۴

خواسته مسئله (بخش ۴)


بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس‌زنی حالت مشترک را از رابطه

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > ۸۰dB$ مقایسه شود.


محاسبات تئوری CMRR

در این بخش روش محاسبه بهره حالت مشترک و سپس محاسبه $CMRR$ را به‌صورت تحلیلی بنویسید.



نتایج شبیه‌سازی حالت مشترک

در این قسمت توضیح دهید چگونه ورودی حالت مشترک اعمال شده است و نتیجه شبیه‌سازی را قرار دهید.



نتایج نهایی:


- بهره حالت مشترک A_{vc}: ۰/۶
- $CMRR$ خطی: ۱۹۳۰۰
- $CMRR$ بر حسب دسی‌بل: ۸۵/۷

خواسته مسئله (بخش ۵)

مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > ۵۰k\Omega$ مقایسه کنید. روش اندازه‌گیری در شبیه‌سازی را به‌طور کامل توضیح دهید.

محاسبات تئوری مقاومت ورودی


در این بخش مدل معادل ورودی مدار را رسم کرده و مقاومت ورودی را به‌صورت تحلیلی محاسبه کنید.



نتایج شبیه‌سازی مقاومت ورودی

در این قسمت روش شبیه‌سازی برای اندازه‌گیری R_{in} را توضیح دهید. مثلاً از نسبت ولتاژ به جریان ورودی استفاده کنید.

با صفر کردن یک ورودی و دادن یک منبع تست و خواندن جریان آن بدست آوردیم



مقدار نهایی:


- R_{in} : ۱۷۵k
- با اضافه کردن مقاومتR_e در امیتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره‌ی تفاضلی و بهره‌ی مشترک چه تاثیری می‌گذارد؟ همانطور که در مدار من مشخصه من این مقاومت را اضافه کردم تا مقاومت ورودی مدار تامین بشه و خب این مقاومت باعث کاهش بهره میشود

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < 5k\Omega$ مقایسه کنید. روش شبیه‌سازی و استخراج مقدار را توضیح دهید.


محاسبات تئوری مقاومت خروجی

در این قسمت مقاومت خروجی را محاسبه کنید.



نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی برای اندازه‌گیری R_{out} را توضیح دهید. مثلاً با صفر کردن ورودی و اعمال منبع تست در خروجی.



مقدار نهایی:


- R_{out}: ۲۸۵

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می‌تواند تغییرات $6V_{pp}$ را روی بار 500Ω بدون اعوجاج شدید یا کلیپینگ تأمین کند یا خیر.


پیش‌بینی تئوری نوسان خروجی

در این قسمت با توجه به بایاس طبقات و محدودیت‌های اشباع/ناحیه فعال ترانزیستورها، حداکثر نوسان خروجی قابل دستیابی را پیش‌بینی کنید.



نتایج شبیه‌سازی Transient

در این قسمت ورودی و خروجی را در شبیه‌سازی گذرا نمایش دهید.



نتیجه‌گیری:

- تغییرات خروجی پیک تا پیک: علاوه بر ۶ ولتی که پروژه خواسته توانستیم تا ۸ ولت بدست بیاریم
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را براورده میکند، خروجی دچار کلیپینگ شده است؟ خیر در پیک تو پیک ۶ ولت ما کلیپینگی نداریم و ولتاژ کاملا سینوسی است


خواسته مسئله (بخش ۸)

توان مصرفی حالت سکون مدار را بدون اتصال R_{Load} محاسبه کنید و با شرط $P < ۶۰mW$ مقایسه نمایید.

محاسبات تئوری توان

در این بخش روابط محاسبه توان مصرفی از منابع تغذیه را بنویسید:

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$



نتایج شبیه‌سازی توان مصرفی

در این بخش جریان کشیده‌شده از هر منبع تغذیه را از شبیه‌سازی استخراج کنید و توان را بدست آورید.

پارامتر	مقدار
I_{CC}	۲/۱۸۵mA
I_{EE}	۲/۱۸۳mA
P_Q	۴۳/۶mW

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۴	۳	۱۲
BJT	۸	۵	۴۰
مقاومت	۶	۱۰	۶۰
خازن	۰	۴۰	۰
هزینه کل			۱۱۲

آیا بودجه رعایت شده است؟ بله

در صورت استفاده از اسکریپت پایتون، خروجی آن را نیز در اینجا قرار دهید.

```
Project_elec2_403105103.asc: 112.0
```

خواسته مسئله (بخش ۱۰)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت‌تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه‌ی بیشتری داشتید چه بهبودی در طراحی اعمال می‌کردید؟

نتیجه‌گیری نهایی

مشکل اصلی پروژه سوییینگ من بود که چون اول ولتاژ دیسی خروجی نزدیک صفر بود باعث کلیپ شدن میشد که با اضافه کردن مقاومت در بیس ترانزیستور ۸ توانستیم ولتاژ دیسی خروجی را بالا ببریم تا سوییینگ بهتری داشته باشیم مشکل بعدی مقاومت ورودی بود که مجبور به گذاشتن مقاومت در امیتر ورودی شدیم که باعث کاهش بهره میشد ولی همچنان شرط بهره مسیله برقرار بود مشکل دیگر درست کپی نشدن جریان ها در آیینه جریان بود که باعث محاسبات زیاد شد شاید بهتر بود از BJT استفاده میکردم در آنها