گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی:امیرعلی جهانبخشی شماره دانشجویی:۴۰۳۱۰۵۱۰۳

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل‌شده‌ی تقویت‌کننده به‌گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

پارامتر	مقدار
مقاومت بار خروجی (R_L)	۵۰Ω
بهره حلقه‌بسته در ۱ kHz	$۱۸ \le \lvert A_{v,\text{closed}} \rvert \le ۲۲$
بازه مجاز مقاومت‌های R_f و R_g	۱۰$k\Omega$ تا ۲۰۰$k\Omega$
سوییگ خروجی اصلی بدون clipping	۱۶V_{pp}
راندمان طبقه خروجی در سوییگ ۱۶V_{pp}	$> ۶۰٪$
THD در حالت عادی	$< ۰/۰۸٪$
THD در حضور منبع نویزی	$< ۱٪$
توان مصرفی کل برای ورودی ۵۰mV در ۱ kHz	$\le ۱۹۰mW$
مقاومت ورودی تفاضلی ($R_{in,\text{diff}}$)	$> ۱M\Omega$
مقاومت خروجی (R_{out}) بدون R_L	$< ۵۰\Omega$
ریپل دندانه‌ارهای منبع تغذیه در آزمون $PSRR$	۱۰mV
هزینه مجاز مدار	≤ ۲۰۰

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار موردنیاز	مقدار طراحی‌شده
$\lvert A_{v,\text{closed}} \rvert$	۱۸ تا ۲۲	۱۸/۶۷
$V_{out,pp}$	$16V_{pp}$	۱۷/۲
η_{out}	$> ۶۰٪$	۷۰/۶٪
P_{total}	$\leq ۱۹۰mW$	۱۸۷/۶m
THD عادی	$< ۰/۰۸٪$	۰/۰۵۵
THD با منبع نویزی	$< ۱٪$	۰/۰۷۳
$PSRR$	—	۱۳۳/۲۲
$R_{in,\text{diff}}$	$> ۱M\Omega$	۱۱/۸۶M
R_{out}	$< ۵۰\Omega$	۰/۷۹۹
$Cost$	≤ ۲۰۰	۱۳۴

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = ۵۰\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی


مدار نهایی یک تقویت‌کننده چندطبقهه است که از بخش‌های زیر تشکیل شده است و در شرایط مسیله صدق میکند :

- ورودی تفاضلی: جفت تفاضلی ترانزیستوری به همراه بار آینه‌ای جریان.
- طبقه تقویت ولتاژ: ساختار تک‌مرحله‌ای به همراه بار فعال.
- طبقه خروجی توان: ساختار پوش‌ـ‌پول کلاس AB برای راه‌اندازی بار ۵۰ اوهم.
- فیدبک منفی سراسری: شبکه مقاومتی برای تثبیت بهره و کاهش اعوجاج.

تغیرات نسبت به فاز اول

- تغییر مقاومت $R_۱$: مقدار این مقاومت به $۱۶۰\ \mathrm{k}\Omega$ تغییر یافت تا نقطه کاری و جریان مرجع بایاس بهینه شود.
- حذف یک طبقه تقویت ولتاژ: جهت تضمین پایداری در فیدبک سراسری و کاهش توان مصرفی کل مدار، یک طبقه تقویت اضافی حذف گردید و طبقه بافر هم به طبقه خروجی توان حال حاضر ارتقا یافت .
- ساخت مدل جدید ترانزیستور : برای به دست آوردن جریان ایده آل برای طبقه خروجی مجبور با استفاده از مدل جدید ماس در آینه جریان شدیم

شماتیک کامل مدار نهایی



۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از multiplier V_{BE} یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- جریان‌های اصلی مدار
- ولتاژ گره‌های مهم
- بایاس طبقه خروجی

را قرار دهید.

۶ اردیبهشت ۸ ذی القعده ۱۴۴۷
یکشنبه 26 Apr 2026

محاسبات تئوری مقاله‌ای

محاسبه جریان مقاومت R_1:

$$I_{ref} = \frac{10 - (-10 + V_{GS})}{190k}$$

$$M2: I_{ref} = \frac{1}{2} \times 2 \times 20m \times (V_{GS} - 0.4)^2 = \frac{20 - V_{GS}}{140k}$$

$$\Rightarrow I_{ref} = 120.4\mu A \qquad V_{GS} = 0.1V$$

$$I_{M1} = I_{M2} = I_{ref} = 120.4\mu A$$

$$I_{Q1} = I_{Q2} = \frac{120.4}{2}\mu A = 60.2\mu A$$

$$I_{M4} = 14 \times I_{ref} = 1.7mA$$

$$93, 94 \Rightarrow V_b : -10 + 20 \times \frac{I_{C3}}{200} = 2.87V$$

$$I_{Q10} = I_{Q11} = I_{M4} = 1.7mA$$

$$V_{bias} = V_{BE-on} = 1.6V$$

Scanned with CamScanner

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

```
        --- Operating Point ---

V(vin2):        0               voltage
V(n005):        2.8772          voltage
V(n013):        -0.00872406     voltage
V(n008):        -0.597262       voltage
V(n006):        2.873           voltage
V(n007):        -0.592715       voltage
V(n001):        9.41119         voltage
V(n003):        3.46486         voltage
V(n002):        9.32407         voltage
V(vcc):         10              voltage
V(n010):        -0.623244       voltage
V(n012):        -9.30342        voltage
V(vee):         -10             voltage
V(n011):        -0.784913       voltage
V(n004):        0.570764        voltage
V(out):         -0.0972043      voltage
V(n009):        -0.107074       voltage
Ic(Q8):         -0.00369775     device_current
Ib(Q8):         -2.27627e-005   device_current
Ie(Q8):         0.00372051      device_current
Ic(Q9):         -0.00236959     device_current
Ib(Q9):         -1.46049e-005   device_current
Ie(Q9):         0.0023842       device_current
Ic(Q6):         -7.70261e-005   device_current
Ib(Q6):         -5.13159e-007   device_current
Ie(Q6):         7.75392e-005    device_current
Ic(Q5):         -7.6959e-005    device_current
Ib(Q5):         -5.1316e-007    device_current
Ie(Q5):         7.74722e-005    device_current
Ic(Q10):        0.00234967      device_current
Ib(Q10):        1.18173e-005    device_current
Ie(Q10):        -0.00236148     device_current
Ic(Q11):        0.00234967      device_current
Ib(Q11):        1.18173e-005    device_current
Ie(Q11):        -0.00236148     device_current
Ic(Q7):         0.00176782      device_current
Ib(Q7):         8.11008e-006    device_current
Ie(Q7):         -0.00177593     device_current
Ic(Q4):         9.1631e-005     device_current
Ib(Q4):         4.32885e-007    device_current
Ie(Q4):         -9.20639e-005   device_current
Ic(Q3):         7.79854e-005    device_current
Ib(Q3):         3.68104e-007    device_current
```

Id(M4):	0.00238425	device_current
Ig(M4):	0	device_current
Ib(M4):	-9.22509e-012	device_current
Is(M4):	-0.00238425	device_current
Id(M2):	0.000120646	device_current
Ig(M2):	0	device_current
Ib(M2):	-7.06576e-013	device_current
Is(M2):	-0.000120646	device_current
Id(M1):	0.000171246	device_current
Ig(M1):	0	device_current
Ib(M1):	-9.38676e-012	device_current
Is(M1):	-0.000171246	device_current
I(R_1):	-0.00194409	device_current
I(R6):	9.25114e-005	device_current
I(R5):	7.87343e-005	device_current
I(R8):	-4.91557e-007	device_current
I(R4):	-8.72406e-007	device_current
I(R3):	9.97397e-005	device_current
I(R2):	0.000100541	device_current
I(R1):	0.000120646	device_current
I(V2):	0.00647362	device_current
I(V1):	-0.00452822	device_current
I(V_in2):	-4.47561e-007	device_current

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $-۹۷\,mV$
- جریان بایاس طبقه خروجی: $۲/۷\,mA$
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن: اختلاف ولتاژ بیس دو ترانزیستور خروجی برابر است با

$$V_{\text{bias}} =\approx ۱/۳۶\,\text{V}.$$

این مقدار تقریباً برابر با دو افت V_{BE} است؛ بنابراین طبقه خروجی در کلاس AB بایاس شده است. همچنین به دلیل وجود فیدبک منفی، نقطه کار مدار پایدار بوده و ولتاژ DC خروجی نزدیک صفر باقی مانده است. و همچنین ما برای جریان بایاس طبقه خروجی از میانگین دو ترانزیستور استفاده کردیم دلیل این اختلاف جریان بار هست

خواسته مسئله (بخش ۳)


طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به‌صورت یکپارچه به مدار اصلی متصل شده و برای راه‌اندازی بار ۵۰Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس‌گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

در این قسمت موارد زیر را بررسی کنید:

- نوع ساختار خروجی و دلیل انتخاب آن
- محاسبه تقریبی جریان موردنیاز بار
- راندمان طبقه‌ي خروجی در حالت ایده‌آل

۸ اردیبهشت ۱۰ ذی القعده ۱۴۴۷
سه‌شنبه 28 Apr 2026



$I_{Bias} = \frac{I_m}{\beta} = \frac{\frac{\Lambda}{\text{a/oe}}}{\text{r}_{oo}} = \text{o,}\Lambda_m$

$P_L = \frac{V_{out}^2}{R_L} = \text{o,}\text{۹۶W}$ $I_{Bias} = \text{1,V}_m$

$P_{sup} = \text{۲}\frac{V_{cc}}{\pi}\frac{V_P}{R_L} = \text{1,o۲W}$, $P_{DC} = \text{o,oΛW}$

$\eta = \frac{\text{oΛ}\Lambda+\text{۹۴}}{\text{1o۲}} = \text{V o,۹ \%}$

توضیحات: برای طبقه خروجی از پوش - پول کلاس AB استفاده کردیم زیرا برای جلوگیری از اعوجاج در صفر مناسب تر است و خواهان بازده بالا بودیم که طبق محاسبات دست آمد

Scanned with CamScanner

معرفی و ارزیابی طبقه خروجی

- نوع ساختار طبقه خروجی و دلیل انتخاب آن:

طبقه خروجی از دو ترانزیستور مکمل $Q_۷$ و $Q_۸$ تشکیل شده و به صورت پوش پول در کلاس AB کار می‌کند. در نیم‌سیکل مثبت $Q_۷$ و در نیم‌سیکل منفی $Q_۸$ جریان مورد نیاز بار را تأمین می‌کند.

بهره ولتاژ این طبقه تقریباً واحد است، اما بهره جریان بالایی داشته و امپدانس خروجی را کاهش می‌دهد؛ بنابراین برای راه‌اندازی بار $R_L = ۵۰\ \Omega$ مناسب است. ==

- نحوه اتصال طبقه خروجی به طبقات قبلی:

بیس $Q_۷$ از کلکتور $Q_۹$ و بیس $Q_۸$ از درین $M_۴$ تحریک می‌شود. بین بیس دو ترانزیستور خروجی نیز $Q_{۱۰}$ و $Q_{۱۱}$ قرار گرفته‌اند که ولتاژ لازم برای بایاس کلاس AB را ایجاد می‌کنند. امیترهای $Q_۷$ و $Q_۸$ به یکدیگر متصل بوده و خروجی نهایی مدار را تشکیل می‌دهند.

- نوع ترانزیستورهای مکمل استفاده‌شده:

ترانزیستور بالایی $Q_۷$ از نوع (NPN) و ترانزیستور پایینی $Q_۸$ از نوع (PNP) است. این زوج مکمل امکان تأمین جریان بار در هر دو نیم‌سیکل مثبت و منفی سیگنال را فراهم می‌کند.

- روش بایاس طبقه خروجی:

ترانزیستورهای $Q_{۱۰}$ و $Q_{۱۱}$ به صورت اتصال دیودی در مسیر بین بیس‌های $Q_۷$ و $Q_۸$ قرار گرفته‌اند و تقریباً دو افت V_{BE} ایجاد می‌کنند بنابراین هر دو ترانزیستور خروجی در حالت سکون اندکی روشن باقی می‌مانند و طبقه در کلاس AB کار می‌کند. این بایاس باعث کاهش اعوجاج در حوالی صفر می‌شود. جریان شبکه بایاس نیز توسط $M_۴$ تأمین می‌شود.

- ملاحظات طراحی برای اعمال فیدبک:

ولتاژ خروجی نهایی توسط $R_۸$ نمونه‌برداری شده و از طریق تقسیم مقاومتی $R_۸$ و $R_۴$ به بیس $Q_۱$ بازگردانده می‌شود. به این ترتیب خود طبقه خروجی نیز داخل حلقه فیدبک قرار می‌گیرد؛ در نتیجه تغییرات بهره و بخشی از اعوجاج طبقه خروجی توسط فیدبک منفی کاهش می‌یابد.


خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه‌بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

در این بخش:

- روابط بهره حلقه‌بسته را بنویسید
- مقادیر مناسب برای R_f و R_g را انتخاب کنید
- بررسی کنید که هر دو مقاومت در بازه $10k\Omega$ تا $200k\Omega$ قرار داشته باشند



نتایج اعمال فیدبک

مقادیر نهایی:


- R_f : ۱۸۰ $k\Omega$
- R_g : ۱۰ $k\Omega$

- محل نمونه‌برداری فیدبک:خروجی نهایی (امیتر Q۸ ,Q۷)
- محل اعمال فیدبک: بیس ترانزیستور Q۱

بهره حلقه‌بسته در ۱ kHz :

- $|A_{v,\text{closed}}|$: ۱۸/۶۷
- $20 \log |A_{v,\text{closed}}|$: ۲۰ ۲۵/۴ dB

نمودار یا نتایج شبیه‌سازی مربوط به بهره حلقه‌بسته را اینجا قرار دهید



خواسته مسئله (بخش ۵)

مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت

در این بخش موارد زیر را گزارش کنید:

- مقایسه شکل موج خروجی در دو حالت
میبینیم که در حالی که فیدبک را در مدار قرار دهیم شکل موج خروجی سینوسی است و اگر فیدبک را خارج کنیم مدار کلیپ میکند و اشباع میشود.


- مقایسه خطی‌بودن
وجود فیدبک مدار را خطی میکند .

- مقایسه شروع clipping
در مدار با فیدبک خروجی کلیپ نکرده و سینوسی است ولی بدون فیدبک سریع به بالا و پایین کلیپ میکند.


- توضیح اثر فیدبک بر کاهش اعوجاج
در مدار بدون فیدبک با تغییر اندک سریع اشباع میشود و کلیپ میکند و اعوجاج زیاد است ولی در مدار با فیدبک چون مدار خطی تر است اعوجاج کمتر است.

نمودارهای زمانی دو حالت با فیدبک و بدون فیدبک را اینجا قرار دهید

مدار با فیدبک:



مدار بدون فیدبک:


V(out)
10V
8V
6V
4V
2V
0V
-2V
-4V
-6V
-8V
-10V
0.0ms
0.6ms
1.2ms
1.8ms
2.4ms
3.0ms
3.6ms
4.2ms
4.8ms
5.4ms
6.0ms

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار ۵۰Ω خروجی سینوسی با دامنه $۱۶V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوییِنگ و راندمان

در این قسمت:

- حداکثر سوییِنگ قابل انتظار را تخمین بزنید
- توان روی بار را از روابط تئوری محاسبه کنید

۹ شوال ۱۴۴۷ فروردین
یکشنبه 29 Mar 2026

Swing

برای حد بالا از Q_9 به Q_V می‌رویم

$V_{o,max} = V_{sat} - V_{BE} = 10 - 0.2 - 0.7 = 9.1$

پس

برای حد پایین دو محدودیت داریم یک جریان مثبت خروجی و دوم اشباع ترانزیستورها

$V_{o,min} = -10 + 0.7 + 0.2 = -9.1$

محدودیت جریان $\rightarrow$ -8.8

درنتیجه مانای سوئینگ 8.8

$\Rightarrow P\text{-}P = 2 \times 8.8 = 17.6\,V$


$P_L = \frac{V^2}{2R_L}$

Scanned with CamScanner

نتایج شبیه‌سازی Transient و اندازه‌گیری توان

در این قسمت موارد زیر را قرار دهید:

- دامنه ورودی لازم برای رسیدن به $۱۶V_{pp}$
- شکل موج ورودی طبقه توان
- شکل موج خروجی طبقه توان
- شکل موج خروجی نهایی مدار
- بررسی اثر فیدبک بر شروع clipping



نتایج عددی:

- دامنه ورودی موردنیاز برای $۱۶V_{pp}$: $۴۳۵mV$
- P_{R_L} : $۸۰۴mW$
- P_{total} : $۱/۱۳W$
- $P_{\text{out-stage}}$: $۱/۰۸W$
- η_{out} : ٪۷۱/۱۵

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times ۱۰۰٪$$

دستورات مورد استفاده در شبیه‌سازی:

```
.meas TRAN P_R_l RMS V(out)*I(R_load)
.meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $۵۰mV$ و فرکانس ۱ kHz، توان مصرفی کل مدار نهایی را اندازه‌گیری کنید و با شرط

$$P_{\text{total}} \leq ۱۹۰mW$$

مقایسه نمایید.

اندازه‌گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه‌گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$۵۰mV$
فرکانس ورودی	۱ kHz
توان مصرفی کل مدار	$۱۸۷/۶mW$
وضعیت قبولی	قبول

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1\ kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری‌شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

در این قسمت روش آزمون را توضیح دهید و اگر لازم است بیان کنید که:

- چگونه به حالت ماندگار رسیده‌اید
  زمان تحلیل را زیاد کردم که مدار به حالت پایدار برسد.
- منبع نویزی در چه نقاطی سری شده است
  با مقاومتی که جریان را تعیین میکرد برای اینه جریان مورد استفاده در کل مدار سری کردم.
- چرا انتظار می‌رود THD در حضور نویز افزایش یابد
  زیرا وجود نویز باعث اعوجاج شده که یعنی جریان بایاس مدار را تغییر میدهد و این باعث عوض شدن نقطع کار مدار و در نتیجه همه پارامتر های ترانزیستور ها میشود و در نتیجه باعث تغییر و اعوجاج در نتیجه مدار میشود.

دستور پیشنهادی:

```
.FOUR 1khz 100 V(out)
```

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون منبع نویزی	۰/۰۵۵	باید کمتر از ٪۰/۰۸ باشد
مدار فیدبک‌دار، با منبع نویزی سری‌شده	۰/۰۷۳	باید کمتر از ٪۱ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز: همان طور که میبینیم در حضور منبع نویز این پارامتر زیاد شده همان طور که انتظار داشتیم. نکته ای که هست زیاد افزایش پیدا نکرد که بخاطر استفاده از ماسفت در آیینه جریان ها بوده است

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر ریپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با ریپل $۱۰mV$ برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = ۲۰ \log \left(\frac{V_{\text{ripple}}}{\Delta V_{out}} \right)$$

محاسبه شود.

روش آزمون و محاسبه $PSRR$

در این بخش:


- شکل تعریف ریپل را مشخص کنید (پیک یا پیک‌تاپیک)
  پیک تو پیک
- روش اندازه‌گیری ΔV_{out} را توضیح دهید
  تحلیل زمانی کرده و سپس با نمودار خروجی مقدار تغییراتش را اندازه گرفتم و با فرمولی که در دستور کار داده شده مقدار این پارامتر را اندازه گرفتم.
- نحوه محاسبه $PSRR$ را بنویسید مطابق فرمول داده شده در بالا با توجه به اینکه دامنه مقادیر پیک تو پیک را محاسبه کردم.

نمونه منبع پیشنهادی:

```
Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نتایج آزمون $PSRR$

شکل موج‌های V_{CC}، V_{EE} و $V(out)$ را اینجا قرار دهید


V(out)
-97.205mV
-97.206mV
-97.207mV
-97.208mV
-97.209mV
-97.210mV
-97.211mV
-97.212mV
-97.213mV
-97.214mV
-97.215mV
-97.216mV
-97.217mV
-97.218mV
0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms
V(vcc)
10.010V
10.009V
10.008V
10.007V
10.006V
10.005V
10.004V
10.003V
10.002V
10.001V
10.000V
0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms
V(vee)
-10.000V
-10.001V
-10.002V
-10.003V
-10.004V
-10.005V
-10.006V
-10.007V
-10.008V
-10.009V
-10.010V
0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms

پارامتر	مقدار
V_{ripple}	$۱۰m$
ΔV_{out}	$۰/۰۱۲۸m$
$PSRR$	۱۳۳/۲۲

توضیح کوتاه درباره عملکرد مدار در برابر ریپل منبع تغذیه: دربرابر اعوجاج منابع پایداری بسیار خوبی بدست آوردیم چون در حد میکروولت بوده هست

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط


$$R_{in,\text{diff}} > ۱M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

در این قسمت مدل معادل ورودی را در نظر بگیرید و اگر امکان‌پذیر است تخمینی تئوری برای مقاومت ورودی ارائه کنید.

محاسبات مربوط به $R_{in,\text{diff}}$ را اینجا قرار دهید




نتایج شبیه‌سازی مقاومت ورودی تفاضلی

در این قسمت روش دقیق اندازه‌گیری را توضیح دهید. برای مثال:

- نوع منبع تست
- نحوه اعمال تحریک تفاضلی

- رابطه استخراج مقاومت از نسبت ولتاژ به جریان

در این بخش ما یه منبع ولتاژ متناوب با دامنه یک میلی وولت داشتیم و با اندازه گیری جریان آن و بعد با تقسیم ولتاژ برا جریان آن منبع تست مقاومت ورودی رو بدست آوردیم



مقدار نهایی:

- $R_{in,\text{diff}}$: ۱۱/۸۶M
- وضعیت قبولی: قبول

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط


$$R_{out} < ۵۰\Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

محاسبات مربوط به R_{out} را اینجا قرار دهید




نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی را توضیح دهید. مثلاً:

- صفر کردن ورودی
- حذف بار خروجی
- اعمال منبع تست در خروجی
- استخراج مقاومت از نسبت ولتاژ به جریان

ابتدا امدیم و مقاومت بار را حذف کردیم سپس منابع ورودی را صفر کرده و سپس با همان منابع تست قسمت قبل مقاومت خروجی را بدست آوردیم

نتایج یا نمودار شبیه‌سازی مقاومت خروجی را اینجا قرار دهید



مقدار نهایی:

- R_{out} : ۰/۷۹۹
- وضعیت قبولی: قبول

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت‌شده بررسی گردد. استفاده از سیگنال سینوسی ساده به‌جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده‌سازی فایل صوتی و توضیحات لازم

در این بخش مشخص کنید:

- فایل ورودی از چه نوعی بوده است a۴m که با ویس ریکوردر گوشی ضبط کردم.
- آیا به تک‌کاناله تبدیل شده است یا خیر تک کاناله بود.
- نرخ نمونه‌برداری چقدر بوده است ۴۸۰۰۰ هرتز
- آیا دامنه نرمال‌سازی شده است یا خیر بله با کد پایتونی که در اختیارمون قرار داده شده بود.

خروجی کد پایتون که برای اماده سازی فایل ورودی استفاده کردم:


Sampling Rate: 48000 Hz
Audio is Stereo. Converting to Mono ...
Audio is already Mono.
Input $\max_amp$: 0.6287
$File saved to$: $audio_ltspice.wav$
$Peak Input Voltage set to$: $0.0800V$

نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: audio-ltspice .wav
- نام فایل خروجی: output.wav
- فایل ورودی و خروجی fft

شکل موج فایل صوتی ورودی و موج خروجی تقویت‌شده را اینجا قرار دهید



توضیح درباره کیفیت خروجی و وجود یا عدم وجود **clipping**: همان طور که میبینید کلیپینگ رخ نداده و سیگنال خروجی همان سیگنال ورودی است که تقویت شده است.

فایل‌های تحویلی این بخش:

- audio-ltspice .wav
- output.wav

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = ۲\,\% \times \left\lceil \frac{\text{Cost} - ۲۰۰}{۵} \right\rceil$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۳	۳	۹
BJT	۱۱	۵	۵۵
مقاومت	۷	۱۰	۷۰
خازن	۰	۴۰	۰
هزینه کل			۱۳۴

نتایج:

- هزینه کل مدار: ۱۳۴
- آیا از سقف هزینه عبور کرده‌اید؟ خیر
- مقدار جریمه در صورت وجود: _____

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:


- سوییِنگ خروجی $۱۷V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ٪۷۰ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $۱۰۰mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوییِنگ خروجی	$۱۷V_{pp}$	۱۷/۲
راندمان	$> ۷۰٪$	٪۷۶
$\lvert V_{out,DC}\rvert$	$< ۱۰۰mV$	$-۹۷m$

موارد لازم:

- دامنه ورودی متناظر با $۱۷V_{pp}$: $۴۷۰m$
- شکل موج خروجی در این حالت: _____
- نتیجه نهایی بخش امتیازی: قبول



خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند asc.
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به‌صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، THD، $PSRR$ یا تست صوتی سخت‌تر بود؟
- اگر بعضی مشخصات به‌طور کامل برآورده نشده‌اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می‌کردید؟

نتیجه‌گیری نهایی

مهم ترین چالش برای من درست کردم سوییینگ خروجی ۱۶ ولت با توان مصرفی کم بود چون برای بایاس طبقه خروجی برای دست پیدا کردن به سوییینگ زیاد مجبور شدم مدل یکی از ماسفت های مورد استفاده برای بایاس با اینه جریان را تغییر بدهم که جریان مورد نیاز فراهم شود و از طرفی باید مواظب توان مصرفی هم میبودم. برای همین این قسمت از طبقه خروجی برای من چالش بود و اگر زمان بیشتری داشتم روی کم کردن توان صرف میکردم.