

Sharif University
of Technology

Electronics II

Project

Phase II

پروژه الکترونیک ۲: طراحی و ارزیابی یک تقویت‌کننده کامل

مقدمه و هدف پروژه

در این پروژه، هدف طراحی و تکمیل یک تقویت‌کننده‌ی چندطبقه است که علاوه بر بهره‌ی ولتاژ مناسب، توان کافی برای راه‌اندازی بار خروجی را نیز فراهم کند. مدار نهایی باید شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان و فیدبک منفی سراسری باشد.
در این مرحله، عملکرد مدار از نظر بهره، فیدبک، اعوجاج هارمونیکی، توان مصرفی، راندمان، مقاومت ورودی و خروجی، رد اثر ریپل منابع تغذیه و همچنین عملکرد صوتی بررسی می‌شود.
وظایف اصلی پروژه عبارت‌اند از:

۱. طراحی و افزودن طبقه‌ی خروجی توان برای راه‌اندازی بار $R_L = ۵۰\ \Omega$
۲. اعمال فیدبک منفی سراسری با بهره‌ی حلقه‌بسته‌ی تقریبی ۲۰
۳. بررسی سوییِنگ خروجی، توان مصرفی و راندمان طبقه‌ی خروجی
۴. اندازه‌گیری THD در شرایط عادی و در حضور منبع نویزی
۵. اندازه‌گیری $PSRR$ با استفاده از منبع تغذیه‌ی دندانه‌اره‌ای با ریپل $۱۰\ \mathrm{mV}$
۶. تقویت یک سیگنال صوتی واقعی و بررسی عملکرد مدار در کاربرد صوتی

طبقه‌ی خروجی توان و فیدبک منفی سراسری

توضیح مهم

دانشجو باید ابتدا طبقه‌ی خروجی توان را به مدار تقویت‌کننده‌ی طراحی‌شده در فاز قبل اضافه کند (لزومی به استفاده از مدار فاز قبل نیست و می‌توانید مدار فاز قبل را استفاده نکنید و مدار این فاز را مستقل طراحی کنید.) و سپس فیدبک منفی سراسری را روی همان مدار کامل‌شده اعمال نماید. بنابراین، این دو بخش باید به‌ترتیب و به‌صورت وابسته به یکدیگر انجام شوند:

۱. ابتدا طبقه‌ی خروجی توان طراحی و به مدار اصلی متصل شود.

۲. سپس فیدبک منفی سراسری از خروجی نهایی مدار گرفته شده و به ورودی تفاضلی مدار بازگردانده شود.

۳. در پایان، مدار نهایی باید به‌صورت یک مدار واحد شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و شبکه‌ی فیدبک تحویل داده شود.

تمام مشخصات، آزمون‌ها و محدودیت‌هایی که در ادامه‌ی گزارش بیان می‌شوند باید روی همین مدار نهایی فیدبک‌دار بررسی و برآورده شوند. تحویل مدارهای جداگانه برای طبقه‌ی خروجی، فیدبک یا آزمون‌های مختلف قابل قبول نیست؛ مگر آنکه صرفاً برای مقایسه در گزارش استفاده شده باشند. فایل اصلی تحویلی باید مدار کامل نهایی باشد.

قسمت اول و دوم: تکمیل مدار نهایی با افزودن طبقه‌ی خروجی توان و اعمال فیدبک منفی سراسری

هدف

در این بخش، دانشجو باید ابتدا طبقه‌ی خروجی توان را به مدار تقویت‌کننده‌ی فاز قبل اضافه کند و سپس فیدبک منفی سراسری را روی همان مدار کامل‌شده اعمال نماید. هدف این نیست که دو مدار مستقل طراحی شوند؛ بلکه باید یک مدار نهایی واحد ساخته شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و شبکه‌ی فیدبک باشد.
این مدار نهایی باید بتواند بار $R_L = ۵۰\ \Omega$ را راه‌اندازی کند، بهره‌ی حلقه‌بسته‌ای در حدود ۲۰ داشته باشد، و تمام آزمون‌های اصلی پروژه نیز روی همین مدار نهایی فیدبک‌دار انجام شوند.

ترتیب صحیح انجام کار

- ابتدا طبقه‌ی خروجی توان به خروجی طبقات تقویت ولتاژ مدار اصلی متصل شود.
- سپس فیدبک منفی سراسری از خروجی نهایی مدار گرفته شده و به ورودی تفاضلی بازگردانده شود.
- در پایان، تمام تحلیل‌ها و نتایج عددی باید مربوط به همین مدار نهایی کامل باشند.

الزامات طراحی

- استفاده از ساختار Push-Pull با ترانزیستورهای مکمل BJT
- بایاس‌گذاری مناسب طبقه‌ی خروجی به‌گونه‌ای که اعوجاج عبور از صفر کاهش یابد
- اتصال طبقه‌ی خروجی به طبقات تقویت ولتاژ و بررسی عملکرد کل مدار به‌صورت یکپارچه
- اعمال فیدبک سراسری از خروجی نهایی مدار به ورودی تفاضلی
- استفاده از شبکه‌ی مقاومتی شامل دو مقاومت R_f و R_g برای فیدبک اصلی
- تنظیم بهره‌ی حلقه‌بسته از طریق نسبت مقاومت‌های فیدبک، نه با تغییر بهره‌ی طبقات اصلی
- مقدار بار خروجی در تمام شبیه‌سازی‌های اصلی پروژه باید برابر باشد با:

$$R_L = ۵۰\ \Omega$$

محدودیت‌های کمی مدار نهایی

۱. بهره‌ی حلقه‌بسته:

بهره‌ی حلقه‌بسته‌ی مدار نهایی در فرکانس ۱ kHz باید تقریباً برابر با ۲۰ باشد:

$$۱۸ \leq |A_{v,\text{closed}}| \leq ۲۲$$

همچنین مقاومت‌های فیدبک باید در بازه‌ی زیر قرار داشته باشند:

$$۱۰\,\text{k}\Omega \leq R_f, R_g \leq ۲۰۰\,\text{k}\Omega$$

۲. سوییِنگ خروجی الزامی:

مدار نهایی باید بتواند روی بار $R_L = ۵۰\,\Omega$ خروجی سینوسی بدون اعوجاج آشکار و بدون clipping با دامنه‌ی متقارن زیر تولید کند:

$$V_{out,\text{peak}} = ۸\,\text{V}$$

۳. روش بررسی سوییِنگ:

برای بررسی سوییِنگ، دامنه‌ی منبع ورودی را به‌تدریج افزایش دهید تا جایی که خروجی نهایی مدار به $۱۶\,\text{V}_{pp}$ برسد، اما مدار هنوز وارد اشباع، clipping یا اعوجاج شدید نشده باشد. در این نقطه، موارد زیر باید در گزارش ارائه شوند:

- دامنه‌ی ورودی لازم برای دستیابی به خروجی $۱۶\,\text{V}_{pp}$
- شکل موج ورودی طبقه‌ی توان
- شکل موج خروجی طبقه‌ی توان
- بررسی اثر فیدبک بر شروع clipping

۴. راندمان طبقه‌ی خروجی:

در حالت سوییِنگ $۱۶\,\text{V}_{pp}$، راندمان طبقه‌ی خروجی باید شرط زیر را داشته باشد:

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times ۱۰۰٪ > ۶۰٪$$

۵. توان خروجی روی بار:

توان تحویلی به بار باید با استفاده از شبیه‌سازی Transient و دستور اندازه‌گیری مناسب استخراج شود. برای اندازه‌گیری توان بار از دستور زیر استفاده کنید:

```
.meas TRAN P_R_l RMS V(out)*I(R_load)
```

۶. توان مصرفی کل مدار:

توان مصرفی کل مدار نهایی باید با دستور زیر اندازه‌گیری و گزارش شود:

```
.meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

۷. توان مصرفی در ورودی مشخص:

برای ورودی سینوسی با دامنه‌ی ۵۰ mV و فرکانس ۱ kHz، توان مصرفی کل مدار نهایی باید در حدود مقدار زیر باشد:

$$P_{\text{total}} \leq ۱۹۰\,\text{mW}$$

محدودیت‌های ساختاری

- استفاده از op-amp یا منابع وابسته‌ی ایده‌آل به‌عنوان طبقه‌ی خروجی مجاز نیست.
- طبقه‌ی خروجی باید با قطعات گسسته‌ی مجاز طراحی شود.
- تنظیم بهره‌ی حلقه‌بسته از طریق تغییر طبقات اصلی تقویت‌کننده مجاز نیست و باید توسط شبکه‌ی فیدبک انجام شود.
- استفاده از بیش از دو مقاومت در شبکه‌ی اصلی فیدبک غیرمجاز است، مگر برای جبران‌سازی یا پایداری؛ در این صورت باید دلیل استفاده و اثر آن در گزارش توضیح داده شود.
- هرگونه حذف بار $R_L = ۵۰\ \Omega$ در آزمون‌های اصلی سوییینگ، توان و THD غیرقابل قبول است.
- تحویل طبقه‌ی خروجی به‌صورت یک مدار جدا از مدار اصلی قابل قبول نیست.
- تحویل مدار بدون فیدبک به‌عنوان مدار نهایی قابل قبول نیست.
- تحویل مدارهای جداگانه برای آزمون‌های مختلف، به‌جای یک مدار نهایی واحد، قابل قبول نیست.

موارد لازم در گزارش

۱. شماتیک مدار نهایی کامل شامل طبقه‌ی خروجی، بار و فیدبک
۲. توضیح نحوه‌ی اتصال طبقه‌ی خروجی به طبقات قبلی
۳. توضیح نحوه‌ی اعمال فیدبک سراسری به ورودی تفاضلی
۴. مقدار دقیق R_f و R_g
۵. بهره‌ی حلقه‌بسته در فرکانس ۱ kHz
۶. نمودار خروجی مدار نهایی برای ورودی سینوسی ۵۰ mV
۷. شکل موج خروجی نهایی برای سوییینگ ۱۶ V_{pp}
۸. شکل موج ورودی و خروجی طبقه‌ی توان در آستانه‌ی قبل از clipping
۹. مقایسه‌ی شکل موج خروجی مدار کامل در دو حالت بدون فیدبک و با فیدبک
۱۰. مقدار توان مصرفی کل مدار و توان تحویلی به بار
۱۱. محاسبه‌ی راندمان طبقه‌ی خروجی
۱۲. بررسی کیفی و کمی اثر فیدبک بر کاهش اعوجاج، افزایش خطی‌بودن و تأخیر در شروع clipping

تذکر نهایی درباره‌ی مدار تحویلی

دانشجو باید فقط یک مدار نهایی کامل را به‌عنوان مدار اصلی پروژه تحویل دهد. این مدار باید شامل همه‌ی بخش‌های زیر باشد:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه‌ی خروجی توان
- بار خروجی $R_L = ۵۰\,\Omega$
- شبکه‌ی فیدبک منفی سراسری شامل R_f و R_g

تمام شبیه‌سازی‌های اصلی پروژه، شامل بهره، سوییِنگ، توان مصرفی، راندمان، THD، $PSRR$، مقاومت ورودی، مقاومت خروجی و تست صوتی، باید روی همین مدار نهایی انجام شوند. مدارهای بدون فیدبک یا بدون طبقه‌ی خروجی فقط برای مقایسه در گزارش قابل استفاده هستند و به‌عنوان مدار نهایی پذیرفته نمی‌شوند.

قسمت سوم: اندازه‌گیری اعوجاج هارمونیکی کل THD

هدف

در این بخش، اعوجاج هارمونیکی کل مدار نهایی، شامل طبقات تقویت ولتاژ، فیدبک و طبقه‌ی خروجی توان، اندازه‌گیری می‌شود. هدف آن است که مدار در کاربرد صوتی دارای اعوجاج کم باشد.

شرط اصلی THD

در حالت فیدبک‌دار و با حضور طبقه‌ی خروجی، برای ورودی سینوسی با دامنه‌ی ۵۰ mV و فرکانس ۱ kHz، مقدار THD خروجی باید کمتر از مقدار زیر باشد:

$$THD < ۰/۰۸٪$$

این اندازه‌گیری باید روی گره خروجی نهایی مدار، یعنی $V(out)$، و در حضور بار $R_L = ۵۰\ \Omega$ انجام شود.

دستور پیشنهادی برای اندازه‌گیری

برای اندازه‌گیری THD می‌توانید از دستور زیر در LTspice استفاده کنید:

```
.FOUR 1khz 100 V(out)
```

نتیجه‌ی این دستور در فایل log. قابل مشاهده است و می‌توان با دستور ctrl + L (یا command + L در macos) آن را مشاهده کرد.

آزمون THD در حضور منبع نویزی

در مرحله‌ی دوم آزمون THD، یک منبع ولتاژ نویزی که در اختیار دانشجو قرار داده می‌شود باید با تمام مقاومت‌هایی که مقدار جریان منابع جریان را تعیین می‌کنند، سری شود. به بیان دیگر، هرجا در مدار یک منبع جریان با استفاده از مقاومت ساخته شده است، منبع ولتاژ نویز باید با همان مقاومت سری شود تا اثر نویز گرمایی مقاومت مدل شود.
در این حالت نیز مدار باید همچنان شرط زیر را برآورده کند:

$$THD < ۱٪$$

نمونه‌مداری با منابع نویزی در اختیارتان قرار میگیرد.
این آزمون باید در همان شرایط زیر انجام شود:

- مدار فیدبک‌دار باشد
- طبقه‌ی خروجی متصل باشد
- بار خروجی برابر $R_L = ۵۰\ \Omega$ باشد
- دامنه‌ی ورودی برابر ۵۰ mV باشد
- فرکانس ورودی برابر ۱ kHz باشد

موارد لازم در گزارش

۱. مقدار THD بدون منبع نویزی

۲. مقدار THD پس از سری کردن منبع نویزی با مقاومت‌های منابع جریان

۳. جدول دامنه‌ی هارمونیک‌های اصلی خروجی

۴. توضیح کوتاه درباره‌ی علت افزایش THD در حضور منبع نویزی

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون منبع نویزی		باید کمتر از ٪۰/۰۸ باشد
مدار فیدبک‌دار، با منبع نویزی سری‌شده		باید کمتر از ٪۱ باشد

قسمت چهارم: اندازه‌گیری PSRR با منبع تغذیه‌ی دندانه‌اره‌ای

هدف

هدف این بخش، بررسی حساسیت خروجی مدار نسبت به ریپل منابع تغذیه است. برای این منظور، منابع تغذیه‌ی V_{CC} و V_{EE} به‌صورت دندانه‌اره‌ای با ریپل مشخص در نظر گرفته می‌شوند و تغییرات خروجی اندازه‌گیری می‌شود. سپس مقدار $PSRR$ با استفاده از رابطه‌ی مربوطه محاسبه خواهد شد.

روش آزمون

روش اجباری اندازه‌گیری PSRR

برای اندازه‌گیری $PSRR$، باید از منبع تغذیه‌ی دندانه‌اره‌ای استفاده شود. ریپل منبع تغذیه باید برابر باشد با:

$$V_{\text{ripple}} = ۱۰\ \text{mV}$$

این منبع تغذیه به‌عنوان V_{CC} و V_{EE} مدار استفاده می‌شود. ورودی سیگنال مدار باید صفر شود:

$$V_{in} = ۰$$

سپس باید تغییرات خروجی اندازه‌گیری شود. اگر دامنه‌ی ریپل منبع تغذیه برابر V_{ripple} و دامنه‌ی تغییرات خروجی برابر ΔV_{out} باشد، مقدار $PSRR$ به‌صورت زیر محاسبه می‌شود:

$$PSRR = ۲۰ \log \left(\frac{V_{\text{ripple}}}{\Delta V_{out}} \right)$$

در این رابطه، V_{ripple} و ΔV_{out} باید با تعریف یکسان اندازه‌گیری شوند؛ یعنی هر دو به‌صورت دامنه‌ی پیک یا هر دو به‌صورت پیک‌تاپیک گزارش شوند.

منبع دندانه‌اره‌ای پیشنهادی

در LTspice می‌توان منبع دندانه‌اره‌ای را با استفاده از منبع PWL یا PULSE پیاده‌سازی کرد. نمونه‌ی مفهومی زیر برای ایجاد ریپل دندانه‌اره‌ای قابل استفاده است:

```
Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نمونه مداری با این منبع‌های دندان‌اره‌ای در اختیارتان قرار میگیرد.
در این مثال، مقدار ریپل پیک‌تاپیک برابر حدود ۱۰ mV در نظر گرفته شده است. دانشجو باید مقدار دقیق ریپل استفاده‌شده را در گزارش خود مشخص کند.

موارد لازم در گزارش

۱. شکل موج V_{CC} و V_{EE} دندانه‌اره‌ای

۲. شکل موج خروجی $V(out)$ در حالت $V_{in} = ۰$

۳. مقدار اندازه‌گیری‌شده‌ی ΔV_{out}

۴. محاسبه‌ی عددی $PSRR$

۵. مقایسه‌ی $PSRR$ در حالت با فیدبک

حالت مدار	V_{ripple}	ΔV_{out}	$PSRR$
با فیدبک	۱۰ mV		

قسمت پنجم: مقاومت ورودی تفاضلی و مقاومت خروجی

هدف

در این بخش، مقاومت ورودی تفاضلی و مقاومت خروجی مدار نهایی اندازه‌گیری می‌شود. این دو پارامتر نشان می‌دهند که مدار تا چه حد برای اتصال به منبع سیگنال و بار خروجی مناسب است.

محدودیت‌های کمی

مدار نهایی باید شرایط زیر را داشته باشد:

$$R_{in,\text{diff}} > ۱\ \text{M}\Omega$$

و همچنین، پس از حذف بار خروجی R_L، مقاومت خروجی مدار باید کمتر از مقدار زیر باشد:

$$R_{out} < ۵۰\ \Omega$$

موارد لازم در گزارش

۱. روش دقیق اندازه‌گیری $R_{in,\text{diff}}$

۲. مقدار عددی $R_{in,\text{diff}}$

۳. روش دقیق اندازه‌گیری R_{out}

۴. مقدار عددی R_{out}

پارامتر	مقدار اندازه‌گیری‌شده	شرط قبولی
$R_{in,\text{diff}}$		بیشتر از ۱ MΩ
R_{out}		کمتر از ۵۰ Ω

قسمت ششم: تقویت سیگنال صوتی واقعی

هدف

در این بخش، عملکرد مدار به‌عنوان یک تقویت‌کننده‌ی صوتی بررسی می‌شود. یک مدار نمونه‌ی ساده و یک فایل صوتی نمونه در اختیار دانشجویان قرار می‌گیرد تا بتوانند با استفاده از آن، صدای دلخواه خود را به ورودی مدار اعمال کرده و خروجی تقویت‌شده را مشاهده و بررسی کنند.
این بخش اجباری است و حذف آن موجب از دست رفتن نمره‌ی مربوط به این قسمت خواهد شد.
مدار نمونه‌ی تقویت صدا با بهره‌ی ۱ در اختیارتان قرار میگیرد.

آماده‌سازی فایل صوتی

فایل صوتی ورودی باید دارای ویژگی‌های زیر باشد:

- قالب فایل: wav.
- تک‌کاناله یا تبدیل‌شده به تک‌کاناله
- نرخ نمونه‌برداری ترجیحاً ۴۴۱۰۰ Hz
- نرمال‌سازی دامنه برای جلوگیری از اشباع ورودی

اسکریپت زیر می‌تواند برای تبدیل فایل wav به قالب درست فایل wav قابل استفاده در LTspice استفاده شود:

```python
import soundfile as sf

input_file = r"input.wav"
output_file = r"audio.wav"
data, samplerate = sf.read(input_file)
sf.write(output_file, data, samplerate, subtype='PCM_16')

print(f"Corrected file saved to: {output_file}")
```

یک مدار نمونه از تقویت صدا همراه با فایل متن پروژه برایتان ارسال شده‌است.

الزامات بخش صوت

۱. فایل صوتی ورودی و فایل wav تولیدشده باید همراه پروژه تحویل داده شوند.
۲. خروجی مدار باید روی گره $V(out)$ بررسی شود.
۳. دانشجو باید شکل موج ورودی و خروجی صوتی را در گزارش قرار دهد.
۴. لازم است نشان داده شود که خروجی صوتی دچار clipping شدید یا اشباع کامل نشده است.
۵. استفاده از سیگنال سینوسی ساده به‌جای فایل صوتی واقعی برای این بخش قابل قبول نیست.

موارد لازم در گزارش

۱. مشخصات فایل صوتی استفاده‌شده

۲. شکل موج فایل صوتی ورودی
۳. شکل موج خروجی تقویت‌شده
۴. توضیح کوتاه درباره‌ی کیفیت خروجی و وجود یا عدم وجود clipping
۵. تحویل فایل‌های audio.wav و output.wav

قسمت هفتم: هزینه‌ی مدار و محدودیت قطعات

هدف

هزینه‌ی مدار همچنان به‌عنوان یک محدودیت طراحی در نظر گرفته می‌شود و افزایش هزینه نسبت به مقدار مجاز موجب کسر نمره خواهد شد. هزینه‌ها مانند فاز قبل خواهد بود و تغییری نمی‌کنند. فایل محاسبه‌ی هزینه در اختیارتان قرار میگیرد.

محدودیت هزینه

هزینه‌ی مجاز مدار برابر است با:

$$\text{Cost}_{\max} = ۲۰۰$$

اگر هزینه‌ی مدار از ۲۰۰ بیشتر شود، به ازای هر ۵ واحد هزینه‌ی اضافی، مقدار ٪۲ از نمره‌ی پروژه کسر خواهد شد.
به‌صورت کلی، اگر هزینه‌ی نهایی مدار برابر Cost باشد و $\text{Cost} > ۲۰۰$، میزان جریمه از رابطه‌ی زیر محاسبه می‌شود:

$$\text{Penalty} = ۲\,\% \times \left\lceil \frac{\text{Cost} - ۲۰۰}{۵} \right\rceil$$

موارد لازم در گزارش

۱. هزینه‌ی کل مدار

۲. محاسبه‌ی جریمه در صورت عبور از هزینه‌ی ۲۰۰

شرایط امتیازی پروژه

هدف

علاوه بر الزامات اصلی، دانشجویانی که بتوانند عملکرد مدار را فراتر از حداقل‌های موردنیاز بهبود دهند، می‌توانند امتیاز اضافه دریافت کنند.

شرایط دریافت امتیاز اضافه

برای دریافت امتیاز اضافه، هر سه شرط زیر باید به‌صورت هم‌زمان برقرار باشند:

۱. مدار بتواند بدون اعوجاج آشکار و بدون clipping سوییینگ متقارن زیر را تولید کند:

$$V_{out,\text{peak}} = ۸/۵\,\text{V}$$

یعنی:

$$V_{out,\text{pp}} = ۱۷\,\text{V}_{pp}$$

۲. برای همان دامنه‌ی ورودی که سوییینگ $۱۷\,\text{V}_{pp}$ به‌دست آمده است، راندمان طبقه‌ی خروجی بیشتر از مقدار زیر باشد:

$$\eta_{\text{out}} > ۷۰٪$$

۳. ولتاژ خروجی در حالت ورودی صفر کمتر از مقدار زیر باشد:

$$|V_{out,DC}| < ۱۰۰\,\text{mV}$$

موارد لازم برای دریافت امتیاز اضافه

۱. شکل موج خروجی در سوییینگ $۱۷\,\text{V}_{pp}$

۲. مقدار ورودی متناظر با این سوییینگ

۳. محاسبه‌ی راندمان در همین نقطه‌ی کاری

۴. مقدار ولتاژ DC خروجی در حالت ورودی صفر

الزامات نهایی تحویل پروژه

فایل‌های تحویلی

موارد زیر باید در زمان تحویل پروژه ارائه شوند:

۱. فایل شماتیک مدار کامل در LTspice با پسوند asc.

۲. فایل مربوط به آزمون صوتی (فایل ورودی و فایل خروجی بخش صوتی)

۳. گزارش نهایی به‌صورت PDF

خلاصه‌ی شرایط قبولی پروژه

پارامتر	شرط قبولی
بار خروجی	$R_L = ۵۰\ \Omega$
بهره‌ی فیدبک‌دار	تقریباً ۲۰
مقاومت‌های فیدبک	بین ۱۰ kΩ تا ۲۰۰ kΩ
سوییِنگ خروجی اصلی	۱۶ V_{pp} بدون clipping
راندمان در سوییِنگ ۱۶ V_{pp}	بیشتر از ۶۰٪
THD برای ورودی ۵۰ mV	کمتر از ۰٫۰۸٪
THD با منبع نویزی	کمتر از ۱٪
توان مصرفی برای ورودی ۵۰ mV	حداکثر ۱۹۰ mW
مقاومت ورودی تفاضلی	بیشتر از ۱ MΩ
مقاومت خروجی بدون R_L	کمتر از ۵۰ Ω
ریپل منبع تغذیه در آزمون $PSRR$	۱۰ mV دندانه‌اره‌ای
هزینه‌ی مجاز مدار	حداکثر ۲۰۰
بخش صوت	–