

دانشگاه صنعتی همدان

گروه مهندسی کامپیوتر و فن آوری اطلاعات

موعد تحویل: چهار شنبه ۹۹/۵/۱


پروژه پایانی درس طراحی کامپیوتری سیستم های دیجیتال

۱. مقدمه

هدف از انجام این پروژه، آشنایی کامل با چگونگی طراحی و پیاده سازی یک سیستم دیجیتال با استفاده از زبان توصیف سخت افزاری VHDL می باشد. سیستم پایه ای که برای این پروژه در نظر گرفته شده است، یک واسط سریال (UART Interface) می باشد. در این واسط داده های هشت بیتی از طریق Data Bus خوانده شده و سپس این داده ها به صورت سریال بر روی خروجی ارسال می گردد.

۲. آشنایی با واسط سریال


شکل زیر بلوک دیاگرام بخش فرستنده یک واسط سریال می باشد.




همانطور که در شکل نیز آورده شده است، این ماجول از پنج بخش مختلف تشکیل شده است:

۱- بخش Micro-Interface : در ین بخش ارتباط واسط با یک پردازنده پیاده سازی می شود. همانطور که می دانید واسط سریال یک آی سی جانبی می باشد که برای استفاده از آن نیاز به یک پردازنده می باشد که از طریق آن دستورات مورد نیاز را دریافت نموده و آنها را اجرا نماید. از طریق این بخش داده هایی که باید توسط واسط سریال ارسال گردند به آن داده می شود. همچنین وضعیت واسط از طریق این بخش خوانده شده و در اختیاز پردازنده قرار می گیرد. به عنوان مثال وضعیت پر اخالی بودن صف ارسال داده ها از این طریق خوانده می شود. به طور کلی این بخش دارای دو وظیفه مهم است: الف- انتقال وضعیت پر اخالی بودن صف انتقال اطلاعات ب- نوشتن داده های مورد نیاز به درون واسط جهت ارسال از طریق ارتباط سریال

از آنجا که این ارتباط یک ارتباط Asynchronous می باشد، لذا برای مبادله اطلاعات به سیگنال های CS، Asynchronous نیاز می باشد. Timing کار با این سیگنال ها برای خواندن و یا نوشتن داده ها به صورت زیر می باشد:






نحوه نوشتن داده ها توسط بخش Micro-Interface

آدرس های اختصاص یافته به بخش های مختلف واسط سریال به صورت زیر می باشد. از آدرس "110" وضعیت پر اخالی بودن صف داده ها خوانده می شود. اگر مقدار خوانده شده از این آدرس صفر بود یعنی صف خالی می باشد و اگر مقدار خوانده شده یک بود یعنی اینکه صف پر می باشد. از آدرس "101" نیز برای نوشتن داده ها درون صف به منظور ارسال به صورت سریال استفاده می گردد.

- ۲- بخش FIFO یک صف سخت افزاری به طول ۱۶ بایت می باشد. صف سخت افزاری چیزی جز یک حافظه RAM نیست که برای کار با آن از قاعده Wicro-Interface استفاده می شود. این بخش داده های گرفته شده از پردازنده (که از طریق بخش Micro-Interface صورت گرفته است) را دریافت نموده و در صف قرار داده و سپس داده های درون صف را یکی-یکی خوانده و از طریق بخش Transmitter به صورت سریالی به بیرون ارسال می نماید.
- ۳- بخش Transmitter داده های خوانده شده از صف بخش FIFO را به صورت سریال به بیرون ارسال می نماید. این بخش دائماً FIFO را مانیتور نموده و در صورتیکه FIFO خالی نباشد، یک داده از آن خوانده و به بیرون ارسال می نماید. با اتمام ارسال داده، مجدداً Transmitter وضعیت FIFO را مانیتور نموده و اگر FIFO خالی ارسال می نماید. طبیعتاً اگر FIFO خالی باشد، بخش Transmitter کاری نباشد، یک داده دیگر خوانده و آنرا ارسال می نماید. طبیعتاً اگر FIFO خالی باشد، بخش ایت بر روی سریال انجام نخواهد داد و داده ای را روی خروجی اش قرار نمی دهد. فرمت استاندارد ارسال یک بایت بر روی سریال به صورت زیر می باشد:




همانطور که در شکل مشخص است، خروجی TX-OUT همواره در حالت Idle به صورت یک می باشد و زمانی که داده ای برای ارسال دارد در ابتدا یک بیت داده صفر تحت عنوان Start-Bit و سپس هشت بیت داده را به ترتیب و بدون فاصله ارسال می نماید و در انتهای آن یک بیت داده یک به عنوان Stop-Bit ارسال می نماید. این سناریو برای ارسال هر داده هشت بیتی تکرار می گردد. طول هر بیت اطلاعات ارسال شده بر روی این سناریو برای ارسال هر داده هشت بیتی دارد. برای این پروژه دو فرکانس کاری 115200 و 57600 هر تز کافی می باشد. پس بسته به فرکانس مورد استفاده، طول بیت های TX-OUT برابر پریود یکی از دو کلاک فوق می باشد.

- ۴- بخش Clock-Generator وظیفه ایجاد کلاک مورد نیاز سیستم را دارد. این بخش، ورودی Clock با فرکانس در این بخش، ورودی T15200 Hz برابر یک باشد فرکانس ورودی 115200 Hz تقسیم بر دو شده و به عنوان کلاک سیستم، برای ارسال اطلاعات استفاده می شود و در غیر این صورت، از همین کلاک به عنوان کلاک سیستم استفاده می گردد.
- ۵- بخش controller وظیفه کنترل بخش های مختلف واسط سریال را بر عهده دارد. این بخش مشخصاً از یک یا چند State-Machine تشکیل شده است. طراحی این State-Machine ها با توجه به باقی بخش ها می تواند از یک طراحی به طراحی دیگر متفاوت باشد.

۳. تعریف پروژه

پروژه مورد نظر این درس دارای ورودی/خروجی های زیر می باشد:



کد Entity ماجول توصیف شده فوق، در زیر نشان داده شده است.

```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
ENTITY X IS
        PORT
                                 : IN STD LOGIC;
                clock
                reset
                                 : IN STD LOGIC;
                clock mode
                                 : IN STD LOGIC;
                CS
                                 : IN STD LOGIC;
                                 : IN STD LOGIC;
                wr
                                 : IN STD LOGIC;
                rd
                                : IN STD LOGIC VECTOR(2 DOWNTO 0);
                address bus
                                : INOUT STD LOGIC VECTOR (7 DOWNTO 0);
                data bus
                                : OUT STD LOGIC
                transmit out
        );
END X:
```

در این پروژه، داده های هشت بیتی توسط بخش Micro-Interface از برنامه Test-Bench خوانده می شوند. ورودی clock، یک سیگنال کلاک 115200 Hz می باشد که از طریق Test-Bench ایجاد می گردد. همچنین در Test-Bench باید clock-Mode نیز تعیین گردد که می تواند صفر یا یک باشد.

داده های هشت بیتی، پس از خوانده شدن از طریق Micro-Interface به Micro-Interface انتقال داده شده و بخش Transmitter داده های را یکی یکی از FIFO خوانده و با توجه به فرکانس کاری تعیین شده توسط بخش داock-Generator، به صورت سریال (با ملاحظات Start-Bit و Stop-Bit) به خروجی می فرستد. توجه نمایید که وجود FIFO در این واسط کاملاً ضروری می باشد زیرا نرخ ایجاد داده ها با نرخ مصرف آنها کاملاً

متفاوت می باشد و ممکن است در زمان هایی مثلاً شش داده برای ارسال در FIFO وجود داشته باشد یا در مواقعی هیچ داده ای در FIFO نباشد. زمانیکه FIFO خالی می باشد، بخش Transmitter نباید کار کند و خط TX_OUT به صورت یک (حالت Idle) باقی می ماند.

۴. نحوه تحویل پروژه

در هنگام تحویل پروژه لازم است گزارشی از نحوه طراحی و پیاده سازی ماجول مورد نظر، تاپپ شده تحویل داده شود. در این گزارش تمامی Data-path و Controller های ماجول ترسیم شده و لازم است به طور دقیق شرح داده شوند. انجام پروژه به صورت انفرادی خواهد بود و هر نفر ملزم به ارائه تمامی خواسته های پروژه می باشد.

موفق باشيد.