دانشگاه صنعتی شریف دانشکده مهندسی برق


> آزمایشگاه FPGA گزارش آز 4

گروه شنبه محمدرضا حاجی بابایی 99101416 امیرحسین یاری 99102507

### آزمایش 1)

# طبق دستور کار پروژه را می سازیم و کد ضرب کننده را با توجه به بلوک دایاگرام مدار می نویسیم:

```
`timescale 1ns / 1ps
module ComplexMultiplier(
                 input Clk,
input Reset,
                 input [15:0] InputMultiplier1,
input [15:0] InputMultiplier2,
                 output reg [33:0] MultiplicationResult
                 );
               wire [15:0] ac;
10
               wire [15:0] bd;
               wire [15:0] ad;
12
13
               wire [15:0] bc;
               wire [15:0]
14
15
               wire [15:0] bd2;
wire [15:0] ad2;
16
17
               wire [15:0] bc2;
18
19
               wire [15:0] ImagPart;
wire [15:0] RealPart;
20
21
22
23
24
25
26
27
28
               wire [7:0]a;
wire [7:0]b;
               wire [7:0]d;
               assign a = InputMultiplier1[15] ? ~InputMultiplier1[15:8] + 1 : InputMultiplier1[15:8];
assign b = InputMultiplier1[7] ? ~InputMultiplier1[7:0] + 1 : InputMultiplier1[7:0];
assign c = InputMultiplier2[15] ? ~InputMultiplier2[15:8] + 1 : InputMultiplier2[15:8];
               assign d = InputMultiplier2[7] ? ~InputMultiplier2[7:0] + 1 : InputMultiplier2[7:0];
29
30
               assign ac = a * c;
assign bd = b * d;
assign ad = a * d;
31
32
33
34
35
36
37
38
39
40
41
42
43
               assign bc = b * c;
               assign ac2 = InputMultiplier1[15] ^ InputMultiplier2[15] ? ~ac + 1 : ac;
assign bd2 = InputMultiplier1[7] ^ InputMultiplier2[7] ? ~bd + 1 : bd;
assign ad2 = InputMultiplier1[15] ^ InputMultiplier2[7] ? ~ad + 1 : ad;
assign bc2 = InputMultiplier1[7] ^ InputMultiplier2[15] ? ~bc + 1 : bc;
               assign ImagPart = ad2 + bc2;
assign RealPart = ac2 - bd2;
always @(posedge Clk or negedge Reset)
               begin
                      if(!Reset)
44
```




در این کد با توجه به فرمول زیر ضرب قسمت های حقیقی و موهومی اعداد ورودی انجام شده و در خروجی نوشته می شود.


$$(a+bj)*(c+dj) = (ac-bd) + (ad+bc)j$$

در خروجی نیز 17 بیت اول برای قسمت موهومی و 17 بیت دوم برای قسمت حقیقی است. همچنین چون اعداد علامت دار هستند در هنگام ضرب اعداد ابتدا آن ها را مثبت می کنیم سپس آن ها را با توجه به علامت ورودی ها به فرمت 2's complement در میآوریم.

در قسمت بعد مدار را سنتز می کنیم:




همانطور که مشخص است سنتیز مدار به درستی انجام شده است. در این قسمت تنظیمات سنتز را تغییری نمی دهیم.



هیچ گونه ارور و وارنینگی وجود ندارد.

# در این قسمت RTL schematic را نمایش می دهیم:



# آزمایش 2)

# کد آزمایش 1 را با استفاده از تست بنج زیر شبیه سازی می کنیم و نتیجه را در هر بخش نمایش می دهیم:

```
'timescale ins / ips
module ComplexMultiplier_tb;
// Inputs
     // Inputs
reg Clk;
reg Reset;
reg [15:0] InputMultiplier1;
reg [15:0] inputS[0:7];
reg [33:0] outputs[0:3];
     reg [4:0]error;
     wire [33:0] MultiplicationResult;
     // Instantiate the Unit Under Test (UUT)
ComplexMultiplier uut (
        Clk(Clk),
        Reset (Reset),
           .InputMultiplier1(InputMultiplier1),
           .InputMultiplier2(InputMultiplier2)
          .MultiplicationResult (MultiplicationResult)
     always #10 Clk = ~Clk;
initial begin
// Initialize Inputs
          // Initi
          Reset = 0;
error = 0;
          $readmenb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab2/Data/inputs.txt",inputs);
$readmenb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab2/Data/outputs.txt",outputs);
          #20
Reset = 1;
InputMultiplier1 = inputs[0];
InputMultiplier2 = inputs[1];
          if (MultiplicationResult != outputs[0])
          InputMultiplier1 = inputs[2];
InputMultiplier2 = inputs[3];
          if(MultiplicationResult != outputs[1])
          error = error + 1;
InputMultiplier1 = inputs[4];
                                    InputMultiplier1 = inputs[4];
InputMultiplier2 = inputs[5];
                  45
                  46
                                    if(MultiplicationResult != outputs[2])
                                    error = error + 1;
InputMultiplier1 = inputs[6];
                  48
                  49
                                    InputMultiplier2 = inputs[7];
                  51
                                    #20
                                    if(MultiplicationResult != outputs[3])
                  53
                                    error = error + 1;
if(error == 0)
                  54
                                           $display("results are true.");
                                    else
                                         $display("the number of error is %d",error);
                  57
                  60 endmodule
```


در این کد ورودی هایی که با استفاده از متلب ساخته شده اند را به تست بنچ می دهیم و خروجی ماژول را با نتایج به دست آمده از کد متلب مقایسه می کنیم و تعداد نابرابری های خروجی را در متغیر error ذخیره می کنیم.ورودی ها و نتایج آن ها به ترتیب در فایل های inputs و results ذخیره شده اند.

```
random numbers = randi([-60, 60], 1, 16);
     state01_input = [];

for j = 1:2:16
5 -
                                                                                                                                          کد متلب
7 -
           state01_input = [state01_input;[dec2bin(random_numbers(j),8),dec2bin(random_numbers(j + 1),8)]];
     end
8 -
9 -
       results = [];
10 -
     for j = 1:4:16
11 -
           results = [results ; (random_numbers(j) + random_numbers(j + 1) * 1i) * (random_numbers(j + 2) + random_numbers(j + 3) * 1i)];
     end
12 -
13 -
       results bin = [];
14 -
     for i = 1:16/4
         results_bin = [results_bin ; [dec2bin(real(results(i)),17),dec2bin(imag(results(i)),17)]];
16 -
17 -
       fileID_input = fopen('inputs.txt', 'w');
18 -
     for i = 1:size(state01_input,1)
           for j = 1:size(state01_input,2)
20 -
               fprintf(fileID_input , '%s', state01_input(i,j));
21 -
           fprintf(fileID_input , '\n');
22 -
23 -
24 -
       fclose(fileID_input);
25 -
       fileID_output = fopen('outputs.txt', 'w');
26 -
     for i = 1:size(results bin.1)
27 -
           for j = 1:size(results_bin,2)
28 -
               fprintf(fileID_output , '%s', results_bin(i,j));
29 -
           fprintf(fileID_output , '\n');
30 -
```


در این کد ورودی های رندوم ساخته می شوند و به صورت دسیمال داده می شوند و بعد به ورودی مورد نظر ماژول تبدیل شده و از طرفی خروجی متناظر ورودی ها نیز محاسبه می شود (حاصل ضرب آن ها) و نتیجه حاصل ضرب و ورودی ها به ترتیب در فایل های outputs و inputs ذخیره می شوند.

شبیه سازی با Isim:



همانطور که مشخص است شبیه سازی به درستی انجام شده است و تمام سیگنال های ضرب کننده به صفحه موج اضافه شدند. و تعداد ارور صفر است و در کنسول نیز عبارت results are true نمایش داده شده است و کد به درستی کار میکند. همجنین مارکر نیز اضافه شده است.

### شبیه سازی با Modelsim:



همانطور که مشخص است تمام سیگنال های ماژول اضافه شده اند و در کنسول عبارت results are true چاپ شده است. همچنین cursor نیز اضافه شده است.

### آزمایش3)

در این آزمایش مدار خواسته شده را پیاده سازی می کنیم و هر استیت را به طور جداگانه توضیح مختصر می دهیم و بعد با استفاده از تست بنچ و داده های ساخته شده با استفاده از متلب کد را صحت سنجی می کنیم.

#### کد ماژ و ل:

```
reg [15:0] b3;
  1 module DUT(
2 input C
                                                                                                                                                                wire [32:0]p1;
wire [33:0]p2;
                    input Clk,
input Reset,
                                                                                                                                                                wire [34:0]p3;
                   input [1:0] Control,
input [15:0] Input1,
input [15:0] Input2,
                                                                                                                                               49
                                                                                                                                              50
51
                                                                                                                                                                wire [47:0]pcout2;
                                                                                                                                                                reg [7:0] counter;
                   output reg [37:0] Output1
                                                                                                                                                                red [1:0]state10;
                                                                                                                                              52
53
54
55
56
                                                                                                                                                                MultAdd1 MultAdd01
                                                                                                                                                            MultAdd1 MultAddO1 (
.clk(Clk), // input clk
.ce(1), // input ce
.sclr(Reset), // input sclr
.a(a1), // input [15 : 0] a
.b(b1), // input [15 : 0] b
.c(0), // input [1 : 0] c
.subtract(0), // input subtract
.p(p1), // output [32 : 0] p
.pcout(pcout1) // output [47 : 0] pcout
);
                  wire [31:0]input1_square;
                  wire [31:0] input2 square;
                  wire [32:0]x_in;
wire [16:0] out_00;
                                                                                                                                              57
58
                  wire [15:0] input1:
                                                                                                                                              59
                  assign input1 = Input1[15]?(~Input1 + 1):Input1:
                 assign input1 = input1[is] /(~input1 + i);input1;
assign input2 = Input2[is]?(~Input2 + i);input2;;
assign input1 square = input1 * input1;
assign input2_square = input2 * input2;
assign x_in = input1_square + input2_square;
                                                                                                                                               63
20
                                                                                                                                                               MultAdd2 MultAdd02 (
                                                                                                                                                             .clk(Clk), // input clk
.ce(1), // input ce
.sclr(Reset), // input sclr
                                                                                                                                             66
67
23
24
25
               CORDIC suare_root (
.x_in(x_in), // input [32 : 0] x_in
.x_out(out_00), // output [16 : 0] x_out
.clk(clk) // input clk
                                                                                                                                                            .sclr(Reset), // input sclr
.a(a2), // input [15 : 0] a
.b(b2), // input [15 : 0] b
.c(p1), // input [47 : 0] c
.pcin(pcout1), // input [47 : 0] pcin
.subtract(0), // input subtract
.p(p2), // output [33 : 0] p
.pcout(pcout2) // output [47 : 0] pcout
26
27
28
29
30
31
                 wire [33:0] MultiplicationResult;
ComplexMultiplier complex_multiplier (
 32
34
35
36
37
38
39
                    .Clk(Clk).
                                                                                                                                              77
78
79
                    .InputMultiplier1(Input1),
                                                                                                                                                                MultAdd3 MultAdd03 (
                    .InputMultiplier2(Input2),
.MultiplicationResult(MultiplicationResult)
                                                                                                                                                             .clk(Clk), // input clk
.ce(1), // input ce
.sclr(Reset), // input sclr
                                                                                                                                              80
81
                                                                                                                                                             .a(a3), // input [15 : 0] a
.b(b3), // input [15 : 0] b
.c(p2), // input [47 : 0] c
                                                                                                                                              82
83
                  reg [15:0] a1;
reg [15:0] b1;
reg [15:0] a2;
 40
                                                                                                                                              84
85
                                                                                                                                                             .c(p2), // input [47:0] c
.pcin(pcout2), // input [47:0] pcin
subtract(0), // input subtract
.p(p3), // output [34:0] p
.pcout() // output [47:0] pcout
 43
                  reg [15:0] b2;
                                                                                                                                              86
                  reg [15:0] a3;
```

```
//state 11
reg [15:0] Mem1[0:8];
reg [15:0] Mem2[0:8];
                                       reg [4:0]state11;
                                     reg [15:0] Input!Mult1;
reg [15:0] Input!Mult1;
reg [15:0] Input!Mult2;
reg [15:0] Input!Mult2;
reg [15:0] Input!Mult2;
reg [15:0] Input!Mult3;
reg [15:0] Input?Mult3;
                                       wire [33:0] MultiplicationResult1;
wire [33:0] MultiplicationResult2;
wire [33:0] MultiplicationResult3;
101
102
103
104
105
106
107
                                     ComplexMultiplier1 CM1 (
.Clk(Clk),
.Reset(Reset),
                                            .InputMultiplier1(Input1Mult1),
108
                                            .InputMultiplier2(Input2Mult1),
                                            .MultiplicationResult(MultiplicationResult1)
109
110
111
112
113
114
115
                                         ComplexMultiplier2 CM2 (
.Clk(Clk),
.Reset(Reset),
                                            .InputMultiplier1(Input1Mult2),
116
117
118
119
120
121
                                            .InputMultiplier2(Input2Mult2)
                                            .MultiplicationResult(MultiplicationResult2)
                                            .Clk(Clk),
.Reset(Reset),
122
123
124
125
126
127
128
                                            .InputMultiplier1(Input1Mult3),
                                            .InputMultiplier2(Input2Mult3),
.MultiplicationResult(MultiplicationResult3)
                                     );

wire [18:0]out_state:11mag;

wire [18:0]out_state:11mag;

wire [18:0]out_state:11mag = (MultiplicationResult:[16], MultiplicationResult:[16], MultiplicationResult:[16]) + (MultiplicationResult:[16], MultiplicationResult:[16], assign out_state:11mag = (MultiplicationResult:[33], MultiplicationResult:[33], Multipli
                                      reg control_enable;
reg [1:0]old_control;
always @(posedge Clk)
```

```
begin
135
                                                                                                                                                         b3 <= Input2;
                                                                                                              179
136
137
138
                   if(Reset)
                                                                                                              180
                                                                                                                                                         state10 <= 2'b11;
                  begin

state10 <= 2'b00;

counter <= 8'b0;

state11 <= 5'b0;
                                                                                                                                                     2'b11:
                                                                                                              182
139
                                                                                                              183
                                                                                                                                                    begin
140
                                                                                                              184
185
186
                                                                                                                                                          counter <= counter + 1;
                         control_enable <= 1;
                                                                                                                                                         if(counter < 6)
state10 <= 2'b11;
142
143
                   else
                                                                                                                                                          else
                                                                                                              187
144
145
146
147
                  begin
                                                                                                              188
189
190
                                                                                                                                                         begin
                        if(control_enable)
                                                                                                                                                              state10 <= 2'b00;
counter <= 8'b0;
Output1 <= (3'b0,p3);
                            begin
                                 old control <= Control;
                                                                                                              191
148
149
                                 control_enable <= 0;
                                                                                                              192
193
                                                                                                                                                              control_enable <= 1;
                       case (old_control)
150
                                                                                                              194
151
                            2'b00:
                                                                                                              195
                                                                                                                                               endcase
152
153
154
                                   begin
                                                                                                              196
197
                                         Output1 <= {21'b0,out_00};
control_enable <= 1;
                                                                                                                                           2'b11:
                                                                                                              198
                                                                                                                                          begin
case(state11)
155
                                                                                                              199
156
157
                                   2'b01:
                                                                                                                                                   se(state11)
5'b00000:
begin
    Mem1[0] <= Input1;
    Mem2[0] <= Input2;
    state11 <= 5'b00001;</pre>
                                                                                                              200
                                   begin
Output1 <= (4'b0, MultiplicationResult);</pre>
158
                                                                                                              202
159
                                                                                                              203
160
                                   2'b10:
                                                                                                              205
162
                                      begin
                                                                                                                                                    5'b00001:
                                                                                                              206
163
                                          case(state10)
                                                                                                              207
208
                                                                                                                                                    begin
164
165
                                      2'b00:
                                                                                                                                                         Mem1[1] <= Input1;
Mem2[1] <= Input2;
state11 <= 5'b00010;
                                      begin
a1 <= Input1;</pre>
                                                                                                              209
166
                                                                                                              210
167
168
                                          b1 <= Input2;
state10 <= 2'b01;
ad
                                                                                                                                                     5'b00010:
169
                                                                                                              213
                                                                                                                                                    begin
170
                                      2'b01:
                                                                                                                                                         Mem1[2] <= Input1;
Mem2[2] <= Input2;
state11 <= 5'b00011;
                                                                                                              214
215
216
171
172
173
                                      begin
    a2 <= Input1;
    b2 <= Input2;
    state10 <= 2'b10;</pre>
                                                                                                              217
174
                                                                                                              218
219
220
                                                                                                                                                    5'b00011:
175
176
177
                                                                                                                                                    begin
   Mem1[3] <= Input1;
   Mem2[3] <= Input2;
   state11 <= 5'b00100;</pre>
                                      2'b10:
                                      begin
                                                                                                              221
                                           a3 <= Input1;
178
```

```
223
224
                                                5'b00100:
                                                                                                                                                                5'b01001://1,2
225
                                                begin
226
                                                                                                                 269
                                                                                                                                                                begin
                                                                                                                                                                      Output1 <= {out_state11Real,out_state11Imag};//1
                                                      Mem1[4] <= Input1;
Mem2[4] <= Input2;
state11 <= 5'b00101;
                                                                                                                 270
271
                                                                                                                                                                     Output1 <= (out_state11Rea
Input1Mult1 <= Mem1[0];
Input2Mult1 <= Mem2[2];
Input1Mult2 <= Mem1[1];
Input2Mult2 <= Mem2[5];//3
Input1Mult3 <= Mem1[2];
Input2Mult3 <= Mem2[8];
Input2Mult3 <= Mem2[8];
state11 <= 5'b01010;</pre>
228
229
                                                                                                                 272
                                                                                                                 273
274
230
231
                                                5'b00101:
                                                                                                                  275
232
                                                begin
                                                                                                                 276
277
                                                      Mem1[5] <= Input1;
Mem2[5] <= Input2;
state11 <= 5'b00110;
233
234
                                                                                                                 278
235
                                                                                                                 279
280
                                                                                                                                                                5'b01010://1,3
236
                                                                                                                                                                     begin
                                                5'b00110:
237
                                                                                                                 281
238
                                                begin
                                                      Mem1[6] <= Input1;
Mem2[6] <= Input2;
state11 <= 5'b00111;
                                                                                                                 283
240
                                                                                                                 284
241
242
                                                                                                                 286
243
                                                5'b00111:
                                                                                                                 287
                                                begin
                                                                                                                                                                      state11 <= 5'b01011;
                                                      Mem1[7] <= Input1;
Mem2[7] <= Input2;
state11 <= 5'b01000;
245
246
                                                                                                                 289
                                                                                                                 290
                                                                                                                                                                5'b01011://2,1
247
248
                                                                                                                  291
                                                                                                                                                                     gin
Output1 <= (out_state11Real,out_state11Imag);//3
Input1Mult1 <= Memt[3];
Input2Mult1 <= Memt[4];
Input1Mult2 <= Memt[4];
Input1Mult2 <= Memt[4];
Input1Mult3 <= Memt[6];
Input2Mult3 <= Memt[5];
Input2Mult3 <= Memt[7];//5
erset1 <= Sh01100;</pre>
                                                      Input1Mult1 <= Mem1[0];
Input2Mult1 <= Mem2[0];//1</pre>
                                                                                                                  292
                                                                                                                 293
294
249
250
251
                                                      Input1Mult2 <= Mem1[1];
Input2Mult2 <= Mem2[3];
Input1Mult3 <= Mem1[2];</pre>
                                                                                                                 295
                                                                                                                 296
297
2.52
253
                                                       Input2Mult3 <= Mem2[6];
254
                                                                                                                 298
255
256
                                                5'b01000://1,1
                                                                                                                                                                      state11 <= 5'b01100;
                                                begin
                                                                                                                  300
257
258
                                                      Mem1[8] <= Input1;
                                                                                                                 301
302
                                                                                                                                                                5'b01100://2,2
                                                                                                                                                               S-Bolloo://2,2
begin
Output1 <= (out_state11Real,out_state11Imag);//4
Input1Hult1 <= Mem1[3];
Input2Hult1 <= Mem2[2];
Input1Hult2 <= Mem1[4];
                                                      Mem2[8] <= Input2;
state11 <= 5'b01001;
259
                                                                                                                  303
260
                                                      Input1Mult1 <= Mem1[0];
Input2Mult1 <= Mem2[1];</pre>
                                                                                                                 304
305
261
                                                      InputIMult2 <= Mem1[1];
Input2Mult2 <= Mem2[4];
Input2Mult2 <= Mem2[4];
Input1Mult3 <= Mem1[2];//2
Input2Mult3 <= Mem2[7];
262
                                                                                                                  306
                                                                                                                                                                      Input2Mult2 <= Mem2[5];
Input1Mult3 <= Mem1[5];//6
Input2Mult3 <= Mem2[8];
263
                                                                                                                 307
308
264
                                                                                                                  309
                                                                                                                                                                      state11 <= 5'b01101;
266
```

```
5'b01101://2,3
                                               S-Bolloll//2,3
Degin
Output1 <= (out_statellReal,out_statellImag);//5
Input1Mult1 <= Mem1[6];
Input2Mult1 <= Mem2[0];
Input2Mult2 <= Mem2[7];
Input2Mult2 <= Mem2[3];//7
Input1Mult3 <= Mem1[6];
316
317
318
                                                     Input2Mult3 <= Mem2[6];
state11 <= 5'b01110;
322
                                                5'b01110://3,1
323
324
325
326
327
                                                     Output1 <= {out_state11Real,out_state11Imag};//6
                                                      Input1Mult1 <= Mem1[6];
Input2Mult1 <= Mem2[1];
Input1Mult2 <= Mem1[7];//8
328
                                                      Input2Mult2 <= Mem2[4];
Input1Mult3 <= Mem1[8];
329
330
331
332
333
                                                     Input2Mult3 <= Mem2[7]
state11 <= 5'b01111;
                                                5'b01111://3.2
334
335
336
337
338
                                                     Output1 <= {out state11Real,out state11Imag};//7
                                                     Output1 <= (out_state11Rea
Input1Mult1 <= Mem1[6];
Input2Mult1 <= Mem2[2];
Input1Mult2 <= Mem1[7];//9
Input2Mult2 <= Mem2[5];
Input1Mult3 <= Mem1[8];</pre>
339
                                                                                                                                                                                                      state11 \- 3 B00000,
  Output1 <= (out_state11Real,out_state11Imag);//9
  control_enable <= 1;
end
endcase
4</pre>
340
341
342
343
344
345
346
347
348
349
350
351
                                                      Input2Mult3 <= Mem2[8]:
                                                      state11 <= 5'b10000;
                                                     Output1 <= (out_state11Real,out_state11Imag);//8
state11 <= 5'b10001;
                                                                                                                                                                                             default: Output1 <= 38'bx;
endcase
                                                 5'b10001:
                                               begin
                                                    igin
    state11 <= 5'b00000;
    Output1 <= (out_state11Real,out_state11Imag);//9
control_enable <= 1;</pre>
353
354
```

در این کدیک ورودی control وجود دارد که مشحص می کند می خواهیم از کدام یک از استیت های مدار استفاده کنیم. از آنجایی که هر کدام از استیت ها برای خروجی دادن به چند کلاک احتیاج دارند اگر ورودی control در بین خروجی دادن ماژول تغییر کند نباید اتفاقی بیافتد و مدار باید ابتدا خروجی های استیت قبلی را به صورت کامل خروجی دهد. برای این منظور از 2 رجیستر control\_enable 1بیتی و old\_conrol استفاده می کنیم که تعداد بیت دومی برابر تعداد بیت و ورودی control است و اجازه می دهد که ورودی control داخل old\_control ورودی این رجیستر حالت های استیت ماشین اصلی را کنترل می کند. سپس با ورودی به استیت ماشین(case) ریخته شود که این رجیستر حالت های استیت ماشین اصلی را کنترل می کند. سپس با ورودی به استیت ماشین بر سد و می دهد old\_control تغییر کند تا زمانی که کار استیت قبلی به پایان بر سد و همه ی خروجی ها داده شود سپس control\_enable داده می شود.

#### استیت 00:

در این استیت طبق دستور کار ip core مناساب برای رادیکال گرفتن را می سازیم و به ماژول اضاف می کنیم. این ای پی کور به گونه ای کار می کند که خروجی آن روند می شود و یک عدد صحیح است. همچنین اگر در این قسمت ورودی ها اعداد منفی باشند در فرمت 2's complement ابتدا آن ها را مثبت می کنیم و سپس به ای پی کور می دهیم. در نهایت خروجی ماژول انتگرال گیر را در استیت ماشین و در استیت 00 داخل خروجی می ریزیم که کل عملیات 1

کلاک طول می کشد. همچنین با استفاده از کد متلب زیر داده های مناسب

برای تست بنچ را تولید می کنیم و همچنین حاصل عملیات را نیز محاسبه می کنیم. سپس در دو فایل state00\_outputs,state00\_inputs آن ها را می نویسیم.

```
random numbers = randi([-16000, 16000], 1, 10);
5 -
        state00_input = dec2bin(random_numbers,16);
        squares = random numbers.^2;
        output = zeros([1,5]);
8 -
        output bin = [];
10 -
            \operatorname{output}((j+1)/2) = \operatorname{round}(\operatorname{sqrt}(\operatorname{squares}(j) + \operatorname{squares}(j + 1)));
11 -
            output_bin = [output_bin ; dec2bin(output((j+1)/2),17)];
12 -
13 -
        fileID input = fopen('state00 inputs.txt', 'w');
14 -
     for i = 1:size(state00 input,1)
15 -
           for j = 1:size(state00 input,2)
                fprintf(fileID_input , '%s', state00_input(i,j));
17 -
           fprintf(fileID input , '\n');
18 -
19 -
        fclose(fileID_input);
21
        fileID output = fopen('state00_outputs.txt', 'w');
22 -
     for i = 1:size(output bin,1)
          for j = 1:size(output_bin,2)
24 -
                fprintf(fileID_output , '%s', output_bin(i,j));
25 -
26 -
           fprintf(fileID_output , '\n');
28 -
        fclose(fileID output);
```

#### استبت 01:

در این استیت که دقیقا ماژول استفاده شده در آژمایش 2 است را در کد این ماژول وارد می کنیم و در استیت مورد نظر ورودی ها را به آن می دهیم و در استیت ماشین خروجی این ماژول در خروجی ماژول اصلی می ریزیم. کد متلب آن نیز دقیقا مانند أزمایش 2 می باشد و داده ها را در دو فایل state01 inputs , state 01 outputs ذخیره می کند.

#### استبت 10:

ابتدا طبق دستور کار ip core 3 مورد نظر را می سازیم و داخل ماژول میاوریم. سپس در استیت مورد نظر یک استیت ماشین دیگر می سازیم و ورودی ها را به ترتیب در 3 کلاک داخل ورودی های این 3 ای پی کور میریزیم سیس از یک counter استفاده می کنیم و بعد از 6 کلاک خروجی می دهیم. که کل عملیات این استیت 10 کلاک طول مے، کشد. در ادامه کد متلب برای تولید تست این استیت اور ده شده است که ورودی ها و خروجی های را در 2 فایل state10 outputs,state10 inputs ذخيره مي كنيم.

```
random_numbers = randi([-16000, 16000], 1, 18);
        state10_input = dec2bin(random_numbers,16);
70 -
        output = zeros([1,3]);
     for j = 1:6:18
           a1 = [random_numbers(j),random_numbers(j + 1),random_numbers(j + 2)];
73 -
            a2 = [random_numbers(j + 3);random_numbers(j + 4);random_numbers(j + 5)];
output((j+5)/6) = a1 * a2;
75 -
           output_bin = [output_bin ; dec2bin(output((j+5)/6),35)];
       fileID input = fopen('state10 inputs.txt', 'w');
     for i = 1:size(state10_input,1)
            for j = 1:size(state10_input,2)
                fprintf(fileID_input , '%s', state10_input(i,j));
82 -
83 -
            fprintf(fileID\_input \ , \ '\n');
85 -
       fclose(fileID_input);
86
        fileID output = fopen('state10 outputs.txt', 'w');
88 - for i = 1:size(output_bin,1)
89 - for j = 1:size(output bin,2)
                fprintf(fileID_output , '%s', output_bin(i,j));
91 -
            fprintf(fileID_output , '\n');
93 -
       fclose(fileID output);
```

### استیت 11:

در این قسمت نیز از ماژول استفاده شده در آزمایش 2 استفاده می کنیم و ورودی ها را در 9 کلاک به ترتیب در دو رم می ریزیم که ترتیب ورودی سطر به سطر ماتریس است. بعد از 7 کلاک که ستون اول ماتریس دوم کامل شد ورودی های 3 ضرب كننده را تعبين مي كنيم و جمع خروجي اين 3 ضرب كننده كه 1 درايه از ماتريس خروجي را مشخص مي كند در دو کلاک بعدی در خروجی قرار می دهیم دلیل آن این است که ضرب کننده 1 کلاک برای ضرب کردن احتیاج دارد و در کل 2 کلاک برای خروجی دادن نیاز دارد. بنابراین بعد از 9 کلاک خروجی دادن شروع می شود و کل عملیات ورودی گرفتن و خروجی دادن در 20 کلاک انجام می شود. کد متلب زیر یک مثال برای این استیت می سازد و به همراه خروجي در دو فايل state11 outputs,state11 inputs ذخيره مي كند.

```
random numbers = randi([-50, 501, 1, 36);
     statel1 input = [statel1 input:[dec2bin(random numbers(j),8),dec2bin(random numbers(j + 1),8)]];
 A = zeros(3):
                                                                                                                                                                   fprintf(fileID input , '\n');
for i = 1:2:size(random_numbers,2)
                                                                                                                                                               fclose(fileID_input);
          A(j) = random_numbers(i) + random_numbers(i + 1) * 1i;
                                                                                                                                                               fileID_output = fopen('state11_outputs.txt', 'w');
          B(j-9) = random_numbers(i) + random_numbers(i + 1) * 1i;
                                                                                                                                                                  r i = 1:size(results_bin,1)
for j = 1:size(results_bin,2)
                                                                                                                                                                        fprintf(fileID_output , '%s', results_bin(i,j));
                                                                                                                                                                    fprintf(fileID_output , '\n');
                                                                                                                                                              fclose(fileID_output);
     \underline{\texttt{results\_bin}} = [\texttt{results\_bin}; \texttt{dec2bin}(\texttt{real}(\texttt{C(i)}), \texttt{19}), \texttt{dec2bin}(\texttt{imag}(\texttt{C(i)}), \texttt{19})];
```

fileID\_input = fopen('statel1\_inputs.txt', 'w');
for i = 1:size(statel1\_input,1) for j = 1:size(state11 input,2)

fprintf(fileID\_input , '%s', statell\_input(i,j));

# کد تست بنچ:

```
timescale 1ns / 1ps
module DUT_tb;
                  // Inputs
reg Clk;
reg Reset;
reg [1:0] Control;
reg [15:0] Input1;
reg [15:0] Input2;
reg [15:0] state00_inputs[0:9];
reg [15:0] state01_inputs[0:7];
reg [15:0] state01_inputs[0:17];
reg [15:0] state11_inputs[0:17];
                     reg [16:0] state00_outputs[0:4];
reg [33:0] state01_outputs[0:3];
reg [34:0] state10_outputs[0:2];
reg [37:0] state11_outputs[0:8];
                    reg [37:0] state11_outputs[0:8];
// Outputs
wire [37:0] Output1;
wire [34:0]out1;
reg [5:0]error;
// Instantiate the Unit Under Test (UUT)
DUT uut (
    .Clk(Clk),
    .Reset(Reset),
    .Control(Control),
    .Input1(Input1),
    .Input2(Input2).
                              .Input2 (Input2)
                              .Output1(Output1)
                     );
assign out1 = Output1[34:0];
always #100 Clk = -Clk;
initial begin
// Initialize Inputs
Clk = 0;
Reset = 1;
error = 0;
                             $readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state00_inputs.txt",state00_inputs);
$readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state00_outputs.txt",state00_outputs);
                             $readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state01_inputs.txt",state01_inputs);
$readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state01_outputs.txt",state01_outputs);
     45
46
47
48
49
50
51
                                 $readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state10_inputs.txt",state10_inputs);
$readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state10_outputs.txt",state10_outputs);
                                 $readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state11_inputs.txt",state11_inputs);
$readmemb("C:/Documents and Settings/Administrator/Desktop/Xillinx projects/Lab4/Lab3/data/state11_outputs.txt",state11_outputs);
     52
53
55
55
56
66
66
66
66
67
77
77
77
77
77
80
81
88
88
88
88
88
88
                                  Reset = 0;
                                 Reset = U;
Control = 2'b00;
Input1 = state00_inputs[0];
Input2 = state00_inputs[1];
                                 #600
#600
fif((21'b0,state00_outputs[0]) != Output1)
error = error + 1;
Control = 2'b00;
Input1 = state00_inputs[2];
Input2 = state00_inputs[3];
#600
                                Impute - Southern - ...
#600
if((21'b0,state00_outputs[1]) != Output1)
error = error + 1;
Control = 2'b00;
Imput1 = state00_inputs[4];
Imput2 = state00_inputs[5];
#600
                                 #600
#600
ff((21'b0,state00_outputs[2]) != Output1)
error = error + 1;
Control = 2'b00;
Input1 = state00_inputs[6];
Input2 = state00_inputs[7];
#600
                                 Input2 = StateOO_inputs[7];
#600
if((21'b0,stateOO_outputs[3]) != Output1)
error = error + 1;
Control = 2'b00;
Input1 = stateOO_inputs[8];
Input2 = stateOO_inputs[9];
#600
                                 #600
#f((21'b0,state00_outputs[4]) != Output1)
error = error + 1;
Control = 2'b01;
Input1 = state01_inputs[0];
Input2 = state01_inputs[1];
#600
                                  #600
if((4'b0,state01_outputs[0]) != Output1)
```

```
error = error + 1;
Control = 2'b01;
                                                                                                                 Input1 = state10_inputs[12];
                                                                                                                 Input2 = state10_inputs[15];
                  Input1 = stateO1_inputs[2];
Input2 = stateO1_inputs[3];
                                                                                              135
                                                                                                                #200
                                                                                                                Input1 = state10_inputs[13];
Input2 = state10_inputs[16];
  93
                  #600
                  if((4'b0,state01_outputs[1]) != Output1)
  error = error + 1;
Control = 2'b01;
                                                                                                                #200
                                                                                                                Input1 = state10_inputs[14];
Input2 = state10_inputs[17];
  96
  97
98
99
                  Input1 = stateO1 inputs[4];
                                                                                                                #1600
                  Input2 = stateO1_inputs[5];
                                                                                                                if((3'b0,state10_outputs[2]) != Output1)
                                                                                                                error = error + 1;
Control = 2'b11;
                  if((4'b0,state01_outputs[2]) != Output1)
  error = error + 1;
Control = 2'b01;
100
                                                                                                                Input1 = state11_inputs[0];
                                                                                                                                                                                                    Control = 2'b00;

#200


iff(state11_outputs[2] != Output1)

error = error + 1;

#200
102
                                                                                                                 Input2 = state11_inputs[9];
103
                  Input1 = stateO1 inputs[6];
                                                                                                                #400
                      put2 = stateO1_inputs[7];
                                                                                                                Input1 = state11_inputs[1];
Input2 = state11_inputs[10];
105
                  if((4'b0,state01_outputs[3]) != Output1)
error = error + 1;
Control = 2'b10;
                                                                                              149
106
                                                                                                                                                                                                     #200
if(state11_outputs[3] != Output1)
   error = error + 1;
                                                                                                                Input1 = state11_inputs[2];
108
                                                                                                                 Input2 = state11_inputs[11];
                                                                                                                                                                                                     #200
if(state11_outputs[4] != Output1)
  error = error + 1;
#200
                  Input1 = state10_inputs[0];
Input2 = state10_inputs[3];
109
                                                                                              153
                                                                                                                #200
                                                                                                                Input1 = state11_inputs[3];
Input2 = state11_inputs[12];
111
                                                                                                                                                                                                    #200
if(statel1_outputs[5] != Output1)
error = error + 1;
#200
if(statel1_outputs[6] != Output1)
error = error + 1;
#200
if(statel1_outputs[7] != Output1)
error = error + 1;
#200
if(statel1_outputs[8] != Output1)
error = error + 1;
                  Input1 = state10_inputs[1];
Input2 = state10_inputs[4];
112
                                                                                              156
                                                                                                                #200
113
114
                                                                                                                Input1 = state11_inputs[4];
Input2 = state11_inputs[13];
                  Input1 = state10 inputs[2];
115
                                                                                                                #200
                                                                                                                 Input2 = state11_inputs[14];
                                                                                              161
                  if((3'b0,state10_outputs[0]) != Output1)
118
                                                                                                                #200
                  error = error + 1;
Control = 2'b10;
Input1 = state10_inputs[6];
119
120
                                                                                                                Input1 = state11_inputs[6];
Input2 = state11_inputs[15];
121
                                                                                                                                                                                                     error = error + 1;
if(error == 0)
                                                                                                                #200
                  Input2 = state10_inputs[9];
                                                                                                                Input1 = state11_inputs[7];
Input2 = state11_inputs[16];
                                                                                                                                                                                                         $display("The outputs of module are true.");
                  Input1 = state10_inputs[7];
Input2 = state10_inputs[10];
                                                                                              167
                                                                                                                                                                                     201
124
                                                                                                                #200
                                                                                                                                                                                     202
                                                                                                                Input1 = state11_inputs[8];
Input2 = state11_inputs[17];
                                                                                                                                                                                                     // Add stimulus here
                                                                                              170
                  Input1 = state10 inputs[8];
127
                                                                                                                # (2*200)
128
                  Input2 = state10_inputs[11];
                                                                                                                                                                                                end
                                                                                                                    error = error + 1;
                  if({3'b0,state10 outputs[1]} != Output1)
130
                                                                                                                #200
                      error = error + 1;
Control = 2'b10;
                                                                                                                if(state11_outputs[1] != Output1)
                                                                                                                    error = error + 1;
```

در این تست بنچ ابتدا تمام فایل های ساخته شده در قسمت قبل را می خوانیم و داخل 8 رم می ریزیم که 4 تا برای ورودی ها و 4 تا برای خروجی های متناظر هستند. سپس با رعایت زمانبندی گفته شده در قسمت قبل ورودی ها را به ترتیب و در استیت های 90و 01و 10و 11ورد می کنیم و خروجی های هر تست را با پاسخ درست مقایسه می کنیم و اگر در جایی خروجی ماژول استباه بود به متغیر error یکی اضافه می کنیم. در نهایت اگر error صفر باشد عبارت درست بودن خروجی ها نوشته می شود در غیر این صورت تعداد ارور ها نمایش داده می شود. همچنین در استیت 11 که مثال آخر است وقتی هنوز خروجی ها به طور کامل داده نشده اند ورودی control را تغییر می دهیم (که با مستطیل قرمز نمایش داده شده است) تا مطمئن شویم کد به درستی کار می کند.

#### نتیجه شبیه سازی:



همانطور که مشخص است error در انتها دارای مقدار صفر است و همچنین در کنسول عبارت درست بودن خروجی ها نمایش داده شده است. همچنین وقتی در استیت 11 هستیم و در حال خروجی گرفتن هستیم اصفر می کنیم اما خروجی ها تغییر نمی کنند و استیت 11 به درستی و تا انتها خروجی می دهد و error تا انتها صفر می ماند.

آزمایش 4)


طبق دستور كار تنظيمات خواسته شده را پياده سازى مى كنيم و فايل هاى constrain را مى سازيم: فابل cucf:

```
14 INST "Output(48)" TNN = Output1 Group;
15 INST "Output(19)" TNN = Output1 Group;
16 INST "Output(10)" TNN = Output1 Group;
17 INST "Output(11)" TNN = Output1 Group;
18 INST "Output(12)" TNN = Output1 Group;
19 INST "Output(13)" TNN = Output1 Group;
20 INST "Output(14)" TNN = Output1 Group;
21 INST "Output(14)" TNN = Output1 Group;
22 INST "Output(15)" TNN = Output1 Group;
23 INST "Output(15)" TNN = Output1 Group;
24 INST "Output(17)" TNN = Output1 Group;
25 INST "Output(18)" TNN = Output1 Group;
26 INST "Output(20)" TNN = Output1 Group;
27 INST "Output(22)" TNN = Output1 Group;
28 INST "Output(22)" TNN = Output1 Group;
29 INST "Output(22)" TNN = Output1 Group;
20 INST "Output(22)" TNN = Output1 Group;
21 INST "Output(23)" TNN = Output1 Group;
22 INST "Output(24)" TNN = Output1 Group;
23 INST "Output(24)" TNN = Output1 Group;
31 INST "Output(25)" TNN = Output1 Group;
32 INST "Output(25)" TNN = Output1 Group;
33 INST "Output(25)" TNN = Output1 Group;
34 INST "Output(25)" TNN = Output1 Group;
35 INST "Output(25)" TNN = Output1 Group;
36 INST "Output(25)" TNN = Output1 Group;
37 INST "Output(23)" TNN = Output1 Group;
38 INST "Output(23)" TNN = Output1 Group;
39 INST "Output(23)" TNN = Output1 Group;
30 INST "Output(23)" TNN = Output1 Group;
31 INST "Output(23)" TNN = Output1 Group;
32 INST "Output(23)" TNN = Output1 Group;
33 INST "Output(23)" TNN = Output1 Group;
44 INST "Output(23)" TNN = Output1 Group;
45 INST "Output(23)" TNN = Output1 Group;
46 INST "Output(23)" TNN = Output1 Group;
47 INST "Output(23)" TNN = Output1 Group;
48 INST "Output(23)" TNN = Output1 Group;
49 INST "Output(23)" TNN = Output1 Group;
40 INST "Output(23)" TNN = Output1 Group;
41 INST "Output(23)" TNN = Output1 Group;
42 INST "Output(23)" TNN = Output1 Group;
43 INST "Output(23)" TNN = Output1 Group;
44 INTEGER "Output(23)" TNN = Output1 Group;
45 INST "Output(23)" TNN = Output1 Group;
46 INST "Output(23)" TNN = Output(20);
47 INST "Output(23)" TNN = Output(20);
48 INST "Output(23)" TNN = Output(20);
49 INST "Output(23)" TNN = Output(20
```


# همچنین constrain هایی که می توانیم در کد ماژول قرار دهیم را نیز قرار می دهیم:

```
35
          .InputMultiplier2(Input2),
         .MultiplicationResult (MultiplicationResult)
36
37
38
39
        (* KEEP = "(TRUE)" *)
       reg [15:0] al;
40
        reg [15:0] b1;
41
42
        reg [15:0] a2;
43
        reg [15:0] b2;
44
        reg [15:0] a3;
45
        reg [15:0] b3;
46
        wire [32:0]p1;
47
        wire [33:0]p2;
48
        wire [34:0]p3;
        wire [47:0]pcout1;
49
50
        wire [47:0] pcout2;
51
        red [7:0] counter:
        reg [1:0]state10;
52
        MultAdd1 MultAdd01 (
53
       .clk(Clk). // innut clk
100
         reg [15:0] Input2Mult3;
         wire [33:0] MultiplicationResult1;
102
         wire [33:0] MultiplicationResult2:
103
         wire [33:0] MultiplicationResult 3;
104
         (* KEEP HIERARCHY = "{TRUE}" *)
         ComplexMultiplier1 CM1 (
105
          .Clk(Clk),
106
107
          .Reset(Reset)
          .InputMultiplier1(Input1Mult1),
108
109
          .InputMultiplier2(Input2Mult1),
110
          . \, {\tt MultiplicationResult} \, (\, {\tt MultiplicationResult1}) \,
111
112
113
          ComplexMultiplier2 CM2 (
          .Clk(Clk),
114
116
          .InputMultiplier1(Input1Mult2).
          .InputMultiplier2(Input2Mult2),
117
          . \, {\tt MultiplicationResult} \, (\, {\tt MultiplicationResult2}) \,
119
```

# همچنین فایل xcf را نیز طبق مراحل می سازیم و ذخیره می کنیم:



### بعد از نوشتن تمام constrain ها مدار را سنتز می کنیم:



### که سنتز با موفقیت انجام شده است. اما چند وارنینگ وجود دارد:

```
ANNING:HDLCompiler:413 - "GilDocuments and Settings|Administrator\Deskton\Xilling projects|Lab4\Lab4\ComplexNultiplier3.v" Line 36: Result of 32-bit expression is truncated to fit in 16-bit target.
AURINIG:HDLCompiler:413 - "GilDocuments and Settings|Administrator\Deskton\Xilling projects|Lab4\Lab4\ComplexNultiplier3.v" Line 37: Result of 32-bit expression is truncated to fit in 16-bit target.
AURINIG:HDLCompiler:413 - "GilDocuments and Settings|Administrator\Deskton\Xilling projects|Lab4\Lab4\DUT.v" Line 185: Result of 32-bit expression is truncated to fit in 16-bit target.
AURINIG:HDLCompiler:413 - "GilDocuments and Settings|Administrator\Deskton\Xilling projects|Lab4\Lab4\DUT.v" Line 185: Result of 9-bit expression is truncated to fit in 16-bit target.
AURINIG:XEV - Value "(TRUE)" of property "KEEP HIERARCHY" is not applicable. List of valid values is "false, no, soft, true, yes"
AURINIG:XEV - Value "(TRUE)" of property "KEEP" is not applicable. List of valid values is "false, no, soft, true, yes"
AURINIG:XEV - Value "(TRUE)" of property "KEEP" is not applicable. List of valid values is "false, no, soft, true, yes"
AURINIG:XEV:1951 - FF/Latch (Counter_3) (without init value) has a constant value of 0 in block <br/>AURINIG:XEV:1955 - Due to other FF/Latch trimming, FF/Latch (counter_5) (without init value) has a constant value of 0 in block <br/>AURINIG:XEV:1895 - Due to other FF/Latch trimming, FF/Latch (counter_5) (without init value) has a constant value of 0 in block <br/>AURINIG:XEV:1895 - Due to other FF/Latch trimming, FF/Latch (counter_5) (without init value) has a constant value of 0 in block <br/>AURINIG:XEV:1895 - Due to other FF/Latch trimming, FF/Latch (counter_7) (without init value) has a constant value of 0 in block <br/>AURINIG:XEV:1895 - Due to other FF/Latch trimming, FF/Latch <br/>Verification process.
```

که عموما مورد خاصی نیستند.