

دانشگاه صنعتی شریف

دانشکده مهندسی برق

آزمایشگاه FPGA

گزارش از 4

گروه شنبه

محمدرضا حاجی بابایی

99101416

امیرحسین یاری

99102507


## آزمایش 1

طبق دستور کار پروژه را می سازیم و کد ضرب کننده را با توجه به بلوک دایاگرام مدار می نویسیم:

```

1  `timescale 1ns / 1ps
2  module ComplexMultiplier(
3      input Clk,
4      input Reset,
5      input [15:0] InputMultiplier1,
6      input [15:0] InputMultiplier2,
7      output reg [33:0] MultiplicationResult
8  );
9      wire [15:0] ac;
10     wire [15:0] bd;
11     wire [15:0] ad;
12     wire [15:0] bc;
13     wire [15:0] ac2;
14     wire [15:0] bd2;
15     wire [15:0] ad2;
16     wire [15:0] bc2;
17
18     wire [15:0] ImagPart;
19     wire [15:0] RealPart;
20     wire [7:0] a;
21     wire [7:0] b;
22     wire [7:0] c;
23     wire [7:0] d;
24
25     assign a = InputMultiplier1[15] ? ~InputMultiplier1[15:8] + 1 : InputMultiplier1[15:8];
26     assign b = InputMultiplier1[7] ? ~InputMultiplier1[7:0] + 1 : InputMultiplier1[7:0];
27     assign c = InputMultiplier2[15] ? ~InputMultiplier2[15:8] + 1 : InputMultiplier2[15:8];
28     assign d = InputMultiplier2[7] ? ~InputMultiplier2[7:0] + 1 : InputMultiplier2[7:0];
29
30     assign ac = a * c;
31     assign bd = b * d;
32     assign ad = a * d;
33     assign bc = b * c;
34
35     assign ac2 = InputMultiplier1[15] ^ InputMultiplier2[15] ? ~ac + 1 : ac;
36     assign bd2 = InputMultiplier1[7] ^ InputMultiplier2[7] ? ~bd + 1 : bd;
37     assign ad2 = InputMultiplier1[15] ^ InputMultiplier2[7] ? ~ad + 1 : ad;
38     assign bc2 = InputMultiplier1[7] ^ InputMultiplier2[15] ? ~bc + 1 : bc;
39
40     assign ImagPart = ad2 + bc2;
41     assign RealPart = ac2 - bd2;
42     always @(posedge Clk or negedge Reset)
43     begin
44         if(!Reset)
45         begin
46             MultiplicationResult <= 34'b0;
47         end
48         else
49         begin
50             MultiplicationResult <= {RealPart[15], RealPart, ImagPart[15], ImagPart};
51         end
52     end
53 endmodule

```




در این کد با توجه به فرمول زیر ضرب قسمت های حقیقی و موهومی اعداد ورودی انجام شده و در خروجی نوشته می شود.

$$(a + bj) * (c + dj) = (ac - bd) + (ad + bc)j$$

در خروجی نیز 17 بیت اول برای قسمت موهومی و 17 بیت دوم برای قسمت حقیقی است. همچنین چون اعداد علامت‌دار هستند در هنگام ضرب اعداد ابتدا آن‌ها را مثبت می‌کنیم سپس آن‌ها را با توجه به علامت ورودی‌ها به فرمت 2's complement در می‌آوریم.

در قسمت بعد مدار را سنتز می‌کنیم:



همانطور که مشخص است سنتز مدار به درستی انجام شده است. در این قسمت تنظیمات سنتز را تغییری نمی‌دهیم.

Device Utilization Summary (estimated values)			
Logic Utilization	Used	Available	Utilization
Number of Slice LUTs	1	27388	0%
Number of fully used LUT-FF pairs	0	1	0%
Number of bonded IOBs	68	218	31%
Number of BUFG/BUFFCTRLs	1	16	6%
Number of DSP48A1s	4	58	6%

Detailed Reports					
Report Name	Status	Generated	Errors	Warnings	Infos
Synthesis Report	Current	Mon Apr 22 15:22:59 2024	0	0	0
Translation Report					
Map Report					
Place and Route Report					
Power Report					
Post-PAW Static Timing Report					
Bitgen Report					


Secondary Reports		
Report Name	Status	Generated
Synthesis Report	Generated	

Date Generated: 04/22/2024 - 15:22:59

Process "Synthesize - XST" completed successfully

هیچ گونه ارور و وارنینگی وجود ندارد.

در این قسمت RTL schematic را نمایش می دهیم:



## آزمایش 2

کد آزمایش 1 را با استفاده از تست بنچ زیر شبیه سازی می کنیم و نتیجه را در هر بخش نمایش می دهیم:

```

1  `timescale 1ns / 1ps
2  module ComplexMultiplier_tb;
3      // Inputs
4      reg Clk;
5      reg Reset;
6      reg [15:0] InputMultiplier1;
7      reg [15:0] InputMultiplier2;
8      reg [15:0] inputs[0:7];
9      reg [33:0] outputs[0:3];
10     reg [4:0] error;
11     // Outputs
12     wire [33:0] MultiplicationResult;
13
14     // Instantiate the Unit Under Test (UUT)
15     ComplexMultiplier uut (
16         .Clk(Clk),
17         .Reset(Reset),
18         .InputMultiplier1(InputMultiplier1),
19         .InputMultiplier2(InputMultiplier2),
20         .MultiplicationResult(MultiplicationResult)
21     );
22
23     always #10 Clk = ~Clk;
24     initial begin
25         // Initialize Inputs
26         Clk = 0;
27         Reset = 0;
28         error = 0;
29         $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab2/Data/inputs.txt",inputs);
30         $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab2/Data/outputs.txt",outputs);
31         #20
32         Reset = 1;
33         InputMultiplier1 = inputs[0];
34         InputMultiplier2 = inputs[1];
35         #20
36         if(MultiplicationResult != outputs[0])
37             error = error + 1;
38         #20
39         InputMultiplier1 = inputs[2];
40         InputMultiplier2 = inputs[3];
41         #20
42         if(MultiplicationResult != outputs[1])
43             error = error + 1;
44         InputMultiplier1 = inputs[4];
45         InputMultiplier2 = inputs[5];
46         #20
47         if(MultiplicationResult != outputs[2])
48             error = error + 1;
49         InputMultiplier1 = inputs[6];
50         InputMultiplier2 = inputs[7];
51         #20
52         if(MultiplicationResult != outputs[3])
53             error = error + 1;
54         if(error == 0)
55             $display("results are true.");
56         else
57             $display("the number of error is %d",error);
58         end
59     endmodule
60

```

در این کد ورودی هایی که با استفاده از متلب ساخته شده اند را به تست بنچ می دهیم و خروجی ماژول را با نتایج به دست آمده از کد متلب مقایسه می کنیم و تعداد نابرابری های خروجی را در متغیر error ذخیره می کنیم. ورودی ها و نتایج آن ها به ترتیب در فایل های inputs و results ذخیره شده اند.

```


4  random_numbers = randi([-60, 60], 1, 16);
5  state01_input = [];
6  for j = 1:2:16
7      state01_input = [state01_input; [dec2bin(random_numbers(j),8),dec2bin(random_numbers(j + 1),8)]];
8  end
9  results = [];
10 for j = 1:4:16
11     results = [results ; (random_numbers(j) + random_numbers(j + 1) * 1i)*(random_numbers(j + 2) + random_numbers(j + 3) * 1i)];
12 end
13 results_bin = [];
14 for i = 1:16/4
15     results_bin = [results_bin ; [dec2bin(real(results(i)),17),dec2bin(imag(results(i)),17)]];
16 end
17 fileID_input = fopen('inputs.txt', 'w');
18 for i = 1:size(state01_input,1)
19     for j = 1:size(state01_input,2)
20         fprintf(fileID_input , '%s', state01_input(i,j));
21     end
22     fprintf(fileID_input , '\n');
23 end
24 fclose(fileID_input);
25 fileID_output = fopen('outputs.txt', 'w');
26 for i = 1:size(results_bin,1)
27     for j = 1:size(results_bin,2)
28         fprintf(fileID_output , '%s', results_bin(i,j));
29     end
30     fprintf(fileID_output , '\n');
31 end
32 fclose(fileID_output);

```

کد متلب:


در این کد ورودی های رندوم ساخته می شوند و به صورت دسیمال داده می شوند و بعد به ورودی مورد نظر ماژول تبدیل شده و از طرفی خروجی متناظر ورودی ها نیز محاسبه می شود (حاصل ضرب آن ها) و نتیجه حاصل ضرب و ورودی ها به ترتیب در فایل های outputs و inputs ذخیره می شوند.

شبیه سازی با Isim:



همانطور که مشخص است شبیه سازی به درستی انجام شده است و تمام سیگنال های ضرب کننده به صفحه موج اضافه شدند. و تعداد ارور صفر است و در کنسول نیز عبارت results are true نمایش داده شده است و کد به درستی کار می کند. همچنین مارکر نیز اضافه شده است.

## شبیه سازی با Modelsim:



همانطور که مشخص است تمام سیگنال های مازول اضافه شده اند و در کنسول عبارت results are true چاپ شده است. همچنین cursor نیز اضافه شده است.

### آزمایش 3

در این آزمایش مدار خواسته شده را پیاده سازی می کنیم و هر استیت را به طور جداگانه توضیح مختصر می دهیم و بعد با استفاده از تست بنچ و داده های ساخته شده با استفاده از متلب کد را صحت سنجی می کنیم.

کد مازول:

```

1 module DUT(
2     input Clk,
3     input Reset,
4     input [1:0] Control,
5     input [15:0] Input1,
6     input [15:0] Input2,
7     output reg [37:0] Output1
8 );
9
10
11 wire [31:0] input1_square;
12 wire [31:0] input2_square;
13 wire [32:0] x_in;
14 wire [16:0] out_00;
15 wire [15:0] input1;
16 wire [15:0] input2;
17
18 assign input1 = Input1[15]?(~Input1 + 1):Input1;
19 assign input2 = Input2[15]?(~Input2 + 1):Input2;
20 assign input1_square = input1 * input1;
21 assign input2_square = input2 * input2;
22 assign x_in = input1_square + input2_square;
23
24 CORDIC suare_root (
25     .x_in(x_in), // input [32 : 0] x_in
26     .x_out(out_00), // output [16 : 0] x_out
27     .clk(Clk) // input clk
28 );
29
30 wire [33:0] MultiplicationResult;
31 ComplexMultiplier complex_multiplier (
32     .Clk(Clk),
33     .Reset(Reset),
34     .InputMultiplier1(Input1),
35     .InputMultiplier2(Input2),
36     .MultiplicationResult(MultiplicationResult)
37 );
38
39
40 reg [15:0] a1;
41 reg [15:0] b1;
42 reg [15:0] a2;
43 reg [15:0] b2;
44 reg [15:0] a3;
45
46 reg [15:0] b3;
47 wire [32:0] p1;
48 wire [33:0] p2;
49 wire [34:0] p3;
50 wire [47:0] pcout1;
51 wire [47:0] pcout2;
52 reg [7:0] counter;
53 reg [1:0] state10;
54 MultAdd1 MultAdd01 (
55     .clk(Clk), // input clk
56     .ce(1), // input ce
57     .sclr(Reset), // input sclr
58     .a(a1), // input [15 : 0] a
59     .b(b1), // input [15 : 0] b
60     .c(0), // input [1 : 0] c
61     .subtract(0), // input subtract
62     .p(p1), // output [32 : 0] p
63     .pcout(pcout1) // output [47 : 0] pcout
64 );
65
66 MultAdd2 MultAdd02 (
67     .clk(Clk), // input clk
68     .ce(1), // input ce
69     .sclr(Reset), // input sclr
70     .a(a2), // input [15 : 0] a
71     .b(b2), // input [15 : 0] b
72     .c(p1), // input [47 : 0] c
73     .pcin(pcout1), // input [47 : 0] pcin
74     .subtract(0), // input subtract
75     .p(p2), // output [33 : 0] p
76     .pcout(pcout2) // output [47 : 0] pcout
77 );
78
79 MultAdd3 MultAdd03 (
80     .clk(Clk), // input clk
81     .ce(1), // input ce
82     .sclr(Reset), // input sclr
83     .a(a3), // input [15 : 0] a
84     .b(b3), // input [15 : 0] b
85     .c(p2), // input [47 : 0] c
86     .pcin(pcout2), // input [47 : 0] pcin
87     .subtract(0), // input subtract
88     .p(p3), // output [34 : 0] p
89     .pcout() // output [47 : 0] pcout
90 );
91
92 //state 11
93 reg [15:0] Mem1[0:8];
94 reg [15:0] Mem2[0:8];
95 reg [4:0] state11;
96 reg [15:0] Input1Mult1;
97 reg [15:0] Input2Mult1;
98 reg [15:0] Input1Mult2;
99 reg [15:0] Input2Mult2;
100 reg [15:0] Input1Mult3;
101 reg [15:0] Input2Mult3;
102 wire [33:0] MultiplicationResult1;
103 wire [33:0] MultiplicationResult2;
104 wire [33:0] MultiplicationResult3;
105 ComplexMultiplier1 CM1 (
106     .Clk(Clk),
107     .Reset(Reset),
108     .InputMultiplier1(Input1Mult1),
109     .InputMultiplier2(Input2Mult1),
110     .MultiplicationResult(MultiplicationResult1)
111 );
112
113 ComplexMultiplier2 CM2 (
114     .Clk(Clk),
115     .Reset(Reset),
116     .InputMultiplier1(Input1Mult2),
117     .InputMultiplier2(Input2Mult2),
118     .MultiplicationResult(MultiplicationResult2)
119 );
120
121 ComplexMultiplier3 CM3 (
122     .Clk(Clk),
123     .Reset(Reset),
124     .InputMultiplier1(Input1Mult3),
125     .InputMultiplier2(Input2Mult3),
126     .MultiplicationResult(MultiplicationResult3)
127 );
128 wire [18:0] out_state11Imag;
129 wire [18:0] out_state11Real;
130 assign out_state11Imag = (MultiplicationResult1[16], MultiplicationResult1[16], MultiplicationResult1[16:0]) + (MultiplicationResult2[16], MultiplicationResult2[16],
131 //
132 reg control_enable;
133 reg [1:0] old_control;
134 always @(posedge Clk)

```



```

135 begin
136   if(Reset)
137     begin
138       state10 <= 2'b00;
139       counter <= 8'b0;
140       state11 <= 5'b0;
141       control_enable <= 1;
142     end
143   else
144     begin
145       if(control_enable)
146         begin
147           old_control <= Control;
148           control_enable <= 0;
149         end
150       case(old_control)
151         2'b00:
152           begin
153             Output1 <= (21'b0,out_00);
154             control_enable <= 1;
155           end
156         2'b01:
157           begin
158             Output1 <= (4'b0,MultiplicationResult);
159             control_enable <= 1;
160           end
161         2'b10:
162           begin
163             case(state10)
164               2'b00:
165                 begin
166                   a1 <= Input1;
167                   b1 <= Input2;
168                   state10 <= 2'b01;
169                 end
170               2'b01:
171                 begin
172                   a2 <= Input1;
173                   b2 <= Input2;
174                   state10 <= 2'b10;
175                 end
176               2'b10:
177                 begin
178                   a3 <= Input1;
179                   b3 <= Input2;
180                   state10 <= 2'b11;
181                 end
182               2'b11:
183                 begin
184                   counter <= counter + 1;
185                   if(counter < 6)
186                     state10 <= 2'b11;
187                   else
188                     begin
189                       state10 <= 2'b00;
190                       counter <= 8'b0;
191                       Output1 <= (3'b0,p3);
192                       control_enable <= 1;
193                     end
194                   endcase
195                 end
196             end
197             2'b11:
198               begin
199                 case(state11)
200                   5'b000000:
201                     begin
202                       Mem1[0] <= Input1;
203                       Mem2[0] <= Input2;
204                       state11 <= 5'b000001;
205                     end
206                   5'b000001:
207                     begin
208                       Mem1[1] <= Input1;
209                       Mem2[1] <= Input2;
210                       state11 <= 5'b000010;
211                     end
212                   5'b000010:
213                     begin
214                       Mem1[2] <= Input1;
215                       Mem2[2] <= Input2;
216                       state11 <= 5'b000011;
217                     end
218                   5'b000011:
219                     begin
220                       Mem1[3] <= Input1;
221                       Mem2[3] <= Input2;
222                       state11 <= 5'b000100;
223                     end
224                   5'b000100:
225                     begin
226                       Mem1[4] <= Input1;
227                       Mem2[4] <= Input2;
228                       state11 <= 5'b000101;
229                     end
230                   5'b000101:
231                     begin
232                       Mem1[5] <= Input1;
233                       Mem2[5] <= Input2;
234                       state11 <= 5'b000110;
235                     end
236                   5'b000110:
237                     begin
238                       Mem1[6] <= Input1;
239                       Mem2[6] <= Input2;
240                       state11 <= 5'b000111;
241                     end
242                   5'b000111:
243                     begin
244                       Mem1[7] <= Input1;
245                       Mem2[7] <= Input2;
246                       state11 <= 5'b010000;
247                     end
248                   5'b010000:
249                     begin
250                       Input1Mult1 <= Mem1[0];
251                       Input2Mult1 <= Mem2[0]; //1
252                       Input1Mult2 <= Mem1[1];
253                       Input2Mult2 <= Mem2[1];
254                       Input1Mult3 <= Mem1[2];
255                       Input2Mult3 <= Mem2[2];
256                     end
257                   5'b010001: //1,1
258                     begin
259                       Mem1[8] <= Input1;
260                       Mem2[8] <= Input2;
261                       state11 <= 5'b010001;
262                       Input1Mult1 <= Mem1[0];
263                       Input2Mult1 <= Mem2[1];
264                       Input1Mult2 <= Mem1[1];
265                       Input2Mult2 <= Mem2[2];
266                       Input1Mult3 <= Mem1[2]; //2
267                       Input2Mult3 <= Mem2[3];
268                     end
269                   5'b010002: //1,2
270                     begin
271                       Output1 <= (out_state11Real,out_state11Imag); //1
272                       Input1Mult1 <= Mem1[0];
273                       Input2Mult1 <= Mem2[2];
274                       Input1Mult2 <= Mem1[1];
275                       Input2Mult2 <= Mem2[5]; //3
276                       Input1Mult3 <= Mem1[2];
277                       Input2Mult3 <= Mem2[8];
278                       state11 <= 5'b010010;
279                     end
280                   5'b010010: //1,3
281                     begin
282                       Output1 <= (out_state11Real,out_state11Imag); //2
283                       Input1Mult1 <= Mem1[3];
284                       Input2Mult1 <= Mem2[0];
285                       Input1Mult2 <= Mem1[4];
286                       Input2Mult2 <= Mem2[3];
287                       Input1Mult3 <= Mem1[5]; //4
288                       Input2Mult3 <= Mem2[6];
289                       state11 <= 5'b010011;
290                     end
291                   5'b010011: //2,1
292                     begin
293                       Output1 <= (out_state11Real,out_state11Imag); //3
294                       Input1Mult1 <= Mem1[3];
295                       Input2Mult1 <= Mem2[1];
296                       Input1Mult2 <= Mem1[4];
297                       Input2Mult2 <= Mem2[4];
298                       Input1Mult3 <= Mem1[5];
299                       Input2Mult3 <= Mem2[7]; //5
300                       state11 <= 5'b011000;
301                     end
302                   5'b011000: //2,2
303                     begin
304                       Output1 <= (out_state11Real,out_state11Imag); //4
305                       Input1Mult1 <= Mem1[3];
306                       Input2Mult1 <= Mem2[2];
307                       Input1Mult2 <= Mem1[4];
308                       Input2Mult2 <= Mem2[5];
309                       Input1Mult3 <= Mem1[5]; //6
310                       Input2Mult3 <= Mem2[8];
311                       state11 <= 5'b011001;

```

```

311     end
312     5'b01101://2,3
313     begin
314         Output1 <= (out_state11Real,out_state11Imag);//5
315         Input1Mult1 <= Mem1[6];
316         Input2Mult1 <= Mem2[0];
317         Input1Mult2 <= Mem1[7];
318         Input2Mult2 <= Mem2[3];//7
319         Input1Mult3 <= Mem1[8];
320         Input2Mult3 <= Mem2[6];
321         state11 <= 5'b01110;
322     end
323     5'b01110://3,1
324     begin
325         Output1 <= (out_state11Real,out_state11Imag);//6
326         Input1Mult1 <= Mem1[6];
327         Input2Mult1 <= Mem2[1];
328         Input1Mult2 <= Mem1[7];//8
329         Input2Mult2 <= Mem2[4];
330         Input1Mult3 <= Mem1[8];
331         Input2Mult3 <= Mem2[7];
332         state11 <= 5'b01111;
333     end
334     5'b01111://3,2
335     begin
336         Output1 <= (out_state11Real,out_state11Imag)//7
337         Input1Mult1 <= Mem1[6];
338         Input2Mult1 <= Mem2[2];
339         Input1Mult2 <= Mem1[7];//9
340         Input2Mult2 <= Mem2[5];
341         Input1Mult3 <= Mem1[8];
342         Input2Mult3 <= Mem2[8];
343         state11 <= 5'b10000;
344     end
345     5'b10000://3,3
346     begin
347         Output1 <= (out_state11Real,out_state11Imag)//8
348         state11 <= 5'b10001;
349     end
350     5'b10001:
351     begin
352         state11 <= 5'b00000;
353         Output1 <= (out_state11Real,out_state11Imag)//9
354         control_enable <= 1;
355     end
356     endcase
357     end
358     default: Output1 <= 38'bX;
359     endcase
360     end
361     end
362     endmodule
363
364     state11 <= 5'b00000;
365     Output1 <= (out_state11Real,out_state11Imag);//9
366     control_enable <= 1;
367 end
endcase
default: Output1 <= 38'bX;
endcase
end
end
endmodule

```

در این کد یک ورودی **control** وجود دارد که مشخص می کند می خواهیم از کدام یک از استیت های مدار استفاده کنیم. از آنجایی که هر کدام از استیت ها برای خروجی دادن به چند کلاک احتیاج دارند اگر ورودی **control** در بین خروجی دادن مازول تغییر کند نباید اتفاقی بیافتد و مدار باید ابتدا خروجی های استیت قبلی را به صورت کامل خروجی دهد. برای این منظور از 2 رجیستر **control\_enable** 1بیتی و **old\_control** استفاده می کنیم که تعداد بیت دومی برابر تعداد بیت ورودی **control** است. در ابتدا **control\_enable** 1 است و اجازه می دهد که ورودی **control** داخل **old\_control** ریخته شود که این رجیستر حالت های استیت ماشین اصلی را کنترل می کند. سپس با ورودی به استیت ماشین (case) **control\_enable** صفر می شود و اجازه نمی دهد **old\_control** تغییر کند تا زمانی که کار استیت قبلی به پایان برسد و همه ی خروجی ها داده شود سپس **control\_enable** 1 می شود و اجازه تغییر **old\_control** داده می شود.

استیت 00:

در این استیت طبق دستور کار **ip core** مناسب برای رادیکال گرفتن را می سازیم و به مازول اضافه می کنیم. این ای پی کور به گونه ای کار می کند که خروجی آن روند می شود و یک عدد صحیح است. همچنین اگر در این قسمت ورودی ها اعداد منفی باشند در فرمت **2's complement** ابتدا آن ها را مثبت می کنیم و سپس به ای پی کور می دهیم. در نهایت خروجی مازول انتگرال گیر را در استیت ماشین و در استیت 00 داخل خروجی می ریزیم که کل عملیات 1 کلاک طول می کشد. همچنین با استفاده از کد متلب زیر داده های مناسب

برای تست بنچ را تولید می کنیم و همچنین حاصل عملیات را نیز محاسبه

می کنیم. سپس در دو فایل **state00\_inputs**, **state00\_outputs** آن ها

را می نویسیم.

```

4 - random_numbers = randi([-16000, 16000], 1, 10);
5 - state00_input = dec2bin(random_numbers,16);
6 - squares = random_numbers.^2;
7 - output = zeros([1,5]);
8 - output_bin = [];
9 - for j = 1:2:10
10 -     output((j+1)/2) = round(sqrt(squares(j) + squares(j + 1)));
11 -     output_bin = [output_bin ; dec2bin(output((j+1)/2),17)];
12 - end
13 - fileID_input = fopen('state00_inputs.txt', 'w');
14 - for i = 1:size(state00_input,1)
15 -     for j = 1:size(state00_input,2)
16 -         fprintf(fileID_input , '%s', state00_input(i,j));
17 -     end
18 -     fprintf(fileID_input , '\n');
19 - end
20 - fclose(fileID_input);
21
22 - fileID_output = fopen('state00_outputs.txt', 'w');
23 - for i = 1:size(output_bin,1)
24 -     for j = 1:size(output_bin,2)
25 -         fprintf(fileID_output , '%s', output_bin(i,j));
26 -     end
27 -     fprintf(fileID_output , '\n');
28 - end
29 - fclose(fileID_output);

```

## استیت 01:

در این استیت که دقیقاً ماژول استفاده شده در آزمایش 2 است را در کد این ماژول وارد می‌کنیم و در استیت مورد نظر ورودی‌ها را به آن می‌دهیم و در استیت ماشین خروجی این ماژول در خروجی اصلی می‌ریزیم. کد متلب آن نیز دقیقاً مانند آزمایش 2 می‌باشد و داده‌ها را در دو فایل state01\_inputs, state\_01\_outputs ذخیره می‌کند.

## استیت 10:

ابتدا طبق دستور کار 3 ip core مورد نظر را می‌سازیم و داخل ماژول می‌آوریم. سپس در استیت مورد نظر یک استیت ماشین دیگر می‌سازیم و ورودی‌ها را به ترتیب در 3 کلاک داخل ورودی‌های این 3 ای پی کور می‌ریزیم. سپس از یک counter استفاده می‌کنیم و بعد از 6 کلاک خروجی می‌دهیم. که کل عملیات این استیت 10 کلاک طول می‌کشد. در ادامه کد متلب برای تولید تست این استیت آورده شده است که ورودی‌ها و خروجی‌های آن را در 2 فایل state10\_outputs, state10\_inputs ذخیره می‌کنیم.

```
67 = clc
68 = random_numbers = randi([-16000, 16000], 1, 18);
69 = state10_input = dec2bin(random_numbers,16);
70 = output = zeros([1,3]);
71 = output_bin = [];
72 = for j = 1:6:18
73 =     a1 = [random_numbers(j),random_numbers(j + 1),random_numbers(j + 2)];
74 =     a2 = [random_numbers(j + 3),random_numbers(j + 4),random_numbers(j + 5)];
75 =     output((j+5)/6) = a1 * a2;
76 =     output_bin = [output_bin ; dec2bin(output((j+5)/6),35)];
77 = end
78 = fileID_input = fopen('state10_inputs.txt', 'w');
79 = for i = 1:size(state10_input,1)
80 =     for j = 1:size(state10_input,2)
81 =         fprintf(fileID_input, '%s', state10_input(i,j));
82 =     end
83 =     fprintf(fileID_input, '\n');
84 = end
85 = fclose(fileID_input);
86 =
87 = fileID_output = fopen('state10_outputs.txt', 'w');
88 = for i = 1:size(output_bin,1)
89 =     for j = 1:size(output_bin,2)
90 =         fprintf(fileID_output, '%s', output_bin(i,j));
91 =     end
92 =     fprintf(fileID_output, '\n');
93 = end
94 = fclose(fileID_output);
```

## استیت 11:

در این قسمت نیز از ماژول استفاده شده در آزمایش 2 استفاده می‌کنیم و ورودی‌ها را در 9 کلاک به ترتیب در دو رم می‌ریزیم که ترتیب ورودی سطر به سطر ماتریس است. بعد از 7 کلاک که ستون اول ماتریس دوم کامل شد ورودی‌های 3 ضرب‌کننده را تعیین می‌کنیم و جمع خروجی این 3 ضرب‌کننده که 1 درایه از ماتریس خروجی را مشخص می‌کند در دو کلاک بعدی در خروجی قرار می‌دهیم دلیل آن این است که ضرب‌کننده 1 کلاک برای ضرب کردن احتیاج دارد و در کل 2 کلاک برای خروجی دادن نیاز دارد. بنابراین بعد از 9 کلاک خروجی دادن شروع می‌شود و کل عملیات ورودی گرفتن و خروجی دادن در 20 کلاک انجام می‌شود. کد متلب زیر یک مثال برای این استیت می‌سازد و به همراه خروجی در دو فایل state11\_outputs, state11\_inputs ذخیره می‌کند.

```
90 = random_numbers = randi([-50, 50], 1, 36);
91 = state11_input = [];
92 = for j = 1:2:36
93 =     state11_input = [state11_input;dec2bin(random_numbers(j),8),dec2bin(random_numbers(j + 1),8)];
94 = end
95 = A = zeros(3);
96 = B = zeros(3);
97 = j = 1;
98 = for i = 1:2:size(random_numbers,2)
99 =     if j < 10
100 =         A(j) = random_numbers(i) + random_numbers(i + 1) * 1i;
101 =     else
102 =         B(j-9) = random_numbers(i) + random_numbers(i + 1) * 1i;
103 =     end
104 =     j = j + 1;
105 = end
106 = A = A.';
107 = B = B.';
108 = C = A * B;
109 = C = C.';
110 = results_bin = [];
111 = for i = 1:9
112 =     results_bin = [results_bin;dec2bin(real(C(i)),19),dec2bin(imag(C(i)),19)];
113 = end
114 = fileID_input = fopen('state11_inputs.txt', 'w');
115 = for i = 1:size(state11_input,1)
116 =     for j = 1:size(state11_input,2)
117 =         fprintf(fileID_input, '%s', state11_input(i,j));
```

```
126 =     end
127 =     fprintf(fileID_input, '\n');
128 = end
129 = fclose(fileID_input);
130 =
131 = fileID_output = fopen('state11_outputs.txt', 'w');
132 = for i = 1:size(results_bin,1)
133 =     for j = 1:size(results_bin,2)
134 =         fprintf(fileID_output, '%s', results_bin(i,j));
135 =     end
136 =     fprintf(fileID_output, '\n');
137 = end
138 = fclose(fileID_output);
139 =
```

```

1 `timescale 1ns / 1ps
2
3 module DUT_tb;
4
5     // Inputs
6     reg Clk;
7     reg Reset;
8     reg [1:0] Control;
9     reg [15:0] Input1;
10    reg [15:0] Input2;
11    reg [15:0] state00_inputs[0:9];
12    reg [15:0] state01_inputs[0:7];
13    reg [15:0] state10_inputs[0:17];
14    reg [15:0] state11_inputs[0:17];
15
16    reg [16:0] state00_outputs[0:4];
17    reg [33:0] state01_outputs[0:3];
18    reg [34:0] state10_outputs[0:2];
19    reg [37:0] state11_outputs[0:8];
20    // Outputs
21    wire [37:0] Output1;
22    wire [34:0] out1;
23    reg [5:0] error;
24    // Instantiate the Unit Under Test (UUT)
25    DUT uut (
26        .Clk(Clk),
27        .Reset(Reset),
28        .Control(Control),
29        .Input1(Input1),
30        .Input2(Input2),
31        .Output1(Output1)
32    );
33    assign out1 = Output1[34:0];
34    always #100 Clk = ~Clk;
35    initial begin
36        // Initialize Inputs
37        Clk = 0;
38        Reset = 1;
39        error = 0;
40        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state00_inputs.txt",state00_inputs);
41        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state00_outputs.txt",state00_outputs);
42
43        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state01_inputs.txt",state01_inputs);
44        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state01_outputs.txt",state01_outputs);
45
46        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state10_inputs.txt",state10_inputs);
47        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state10_outputs.txt",state10_outputs);
48
49        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state11_inputs.txt",state11_inputs);
50        $readmemb("C:/Documents and Settings/Administrator/Desktop/Xilinx projects/Lab4/Lab3/data/state11_outputs.txt",state11_outputs);
51
52        #200
53        Reset = 0;
54        Control = 2'b00;
55        Input1 = state00_inputs[0];
56        Input2 = state00_inputs[1];
57        #600
58        if(({21'b0,state00_outputs[0]} != Output1)
59            error = error + 1;
60        Control = 2'b00;
61        Input1 = state00_inputs[2];
62        Input2 = state00_inputs[3];
63        #600
64        if(({21'b0,state00_outputs[1]} != Output1)
65            error = error + 1;
66        Control = 2'b00;
67        Input1 = state00_inputs[4];
68        Input2 = state00_inputs[5];
69        #600
70        if(({21'b0,state00_outputs[2]} != Output1)
71            error = error + 1;
72        Control = 2'b00;
73        Input1 = state00_inputs[6];
74        Input2 = state00_inputs[7];
75        #600
76        if(({21'b0,state00_outputs[3]} != Output1)
77            error = error + 1;
78        Control = 2'b00;
79        Input1 = state00_inputs[8];
80        Input2 = state00_inputs[9];
81        #600
82        if(({21'b0,state00_outputs[4]} != Output1)
83            error = error + 1;
84        Control = 2'b01;
85        Input1 = state01_inputs[0];
86        Input2 = state01_inputs[1];
87        #600
88        if(({4'b0,state01_outputs[0]} != Output1)

```


```

89     error = error + 1;
90     Control = 2'b01;
91     Input1 = state01_inputs[2];
92     Input2 = state01_inputs[3];
93     #600
94     if((4'b0,state01_outputs[1]) != Output1)
95         error = error + 1;
96     Control = 2'b01;
97     Input1 = state01_inputs[4];
98     Input2 = state01_inputs[5];
99     #600
100    if((4'b0,state01_outputs[2]) != Output1)
101        error = error + 1;
102    Control = 2'b01;
103    Input1 = state01_inputs[6];
104    Input2 = state01_inputs[7];
105    #600
106    if((4'b0,state01_outputs[3]) != Output1)
107        error = error + 1;
108    Control = 2'b10;
109    Input1 = state10_inputs[0];
110    Input2 = state10_inputs[3];
111    #400
112    Input1 = state10_inputs[1];
113    Input2 = state10_inputs[4];
114    #200
115    Input1 = state10_inputs[2];
116    Input2 = state10_inputs[5];
117    #1600
118    if((3'b0,state10_outputs[0]) != Output1)
119        error = error + 1;
120    Control = 2'b10;
121    Input1 = state10_inputs[6];
122    Input2 = state10_inputs[9];
123    #200
124    Input1 = state10_inputs[7];
125    Input2 = state10_inputs[10];
126    #200
127    Input1 = state10_inputs[8];
128    Input2 = state10_inputs[11];
129    #1600
130    if((3'b0,state10_outputs[1]) != Output1)
131        error = error + 1;
132    Control = 2'b10;
133    Input1 = state10_inputs[12];
134    Input2 = state10_inputs[15];
135    #200
136    Input1 = state10_inputs[13];
137    Input2 = state10_inputs[16];
138    #200
139    Input1 = state10_inputs[14];
140    Input2 = state10_inputs[17];
141    #1600
142    if((3'b0,state10_outputs[2]) != Output1)
143        error = error + 1;
144    Control = 2'b11;
145    Input1 = state11_inputs[0];
146    Input2 = state11_inputs[9];
147    #400
148    Input1 = state11_inputs[1];
149    Input2 = state11_inputs[10];
150    #200
151    Input1 = state11_inputs[2];
152    Input2 = state11_inputs[11];
153    #200
154    Input1 = state11_inputs[3];
155    Input2 = state11_inputs[12];
156    #200
157    Input1 = state11_inputs[4];
158    Input2 = state11_inputs[13];
159    #200
160    Input1 = state11_inputs[5];
161    Input2 = state11_inputs[14];
162    #200
163    Input1 = state11_inputs[6];
164    Input2 = state11_inputs[15];
165    #200
166    Input1 = state11_inputs[7];
167    Input2 = state11_inputs[16];
168    #200
169    Input1 = state11_inputs[8];
170    Input2 = state11_inputs[17];
171    #(2*200)
172    if(state11_outputs[0] != Output1)
173        error = error + 1;
174    #200
175    if(state11_outputs[1] != Output1)
176        error = error + 1;
177
178    Control = 2'b00;
179    #200
180    if(state11_outputs[2] != Output1)
181        error = error + 1;
182    #200
183    if(state11_outputs[3] != Output1)
184        error = error + 1;
185    #200
186    if(state11_outputs[4] != Output1)
187        error = error + 1;
188    #200
189    if(state11_outputs[5] != Output1)
190        error = error + 1;
191    #200
192    if(state11_outputs[6] != Output1)
193        error = error + 1;
194    #200
195    if(state11_outputs[7] != Output1)
196        error = error + 1;
197    #200
198    if(state11_outputs[8] != Output1)
199        error = error + 1;
200    if(error == 0)
201        $display("The outputs of module are true.");
202    else
203        $display("%d tests have wrong answer.",error);
204    // Wait 100 ns for global reset to finish
205    // Add stimulus here
206
207    end
208 endmodule

```

در این تست پنج ابتدا تمام فایل های ساخته شده در قسمت قبل را می خوانیم و داخل 8 رم می ریزیم که 4 تا برای ورودی ها و 4 تا برای خروجی های متناظر هستند. سپس با رعایت زمانبندی گفته شده در قسمت قبل ورودی ها را به ترتیب و در استیت های 00 و 01 و 10 و 11 وارد می کنیم و خروجی های هر تست را با پاسخ درست مقایسه می کنیم و اگر در جایی خروجی ماژول اشتباه بود به متغیر error یکی اضافه می کنیم. در نهایت اگر error صفر باشد عبارت درست بودن خروجی ها نوشته می شود در غیر این صورت تعداد ارور ها نمایش داده می شود. همچنین در استیت 11 که مثال آخر است وقتی هنوز خروجی ها به طور کامل داده نشده اند ورودی control را تغییر می دهیم (که با مستطیل قرمز نمایش داده شده است) تا مطمئن شویم کد به درستی کار می کند.

### نتیجه شبیه سازی :



همانطور که مشخص است error در انتها دارای مقدار صفر است و همچنین در کنسول عبارت درست بودن خروجی ها نمایش داده شده است. همچنین وقتی در استیت 11 هستیم و در حال خروجی گرفتن هستیم control را 00 می کنیم اما خروجی ها تغییر نمی کنند و استیت 11 به درستی و تا انتها خروجی می دهد و error تا انتها صفر می ماند.

## آزمایش 4

طبق دستور کار تنظیمات خواسته شده را پیاده سازی می کنیم و فایل های constrain را می سازیم:

فایل ucf:

```

14 INST "Output1<8>" TNM = Output1_Group;
15 INST "Output1<9>" TNM = Output1_Group;
16 INST "Output1<10>" TNM = Output1_Group;
17 INST "Output1<11>" TNM = Output1_Group;
18 INST "Output1<12>" TNM = Output1_Group;
19 INST "Output1<13>" TNM = Output1_Group;
20 INST "Output1<14>" TNM = Output1_Group;
21 INST "Output1<15>" TNM = Output1_Group;
22 INST "Output1<16>" TNM = Output1_Group;
23 INST "Output1<17>" TNM = Output1_Group;
24 INST "Output1<18>" TNM = Output1_Group;
25 INST "Output1<19>" TNM = Output1_Group;
26 INST "Output1<20>" TNM = Output1_Group;
27 INST "Output1<21>" TNM = Output1_Group;
28 INST "Output1<22>" TNM = Output1_Group;
29 INST "Output1<23>" TNM = Output1_Group;
30 INST "Output1<24>" TNM = Output1_Group;
31 INST "Output1<25>" TNM = Output1_Group;
32 INST "Output1<26>" TNM = Output1_Group;
33 INST "Output1<27>" TNM = Output1_Group;
34 INST "Output1<28>" TNM = Output1_Group;
35 INST "Output1<29>" TNM = Output1_Group;
36 INST "Output1<30>" TNM = Output1_Group;
37 INST "Output1<31>" TNM = Output1_Group;
38 INST "Output1<32>" TNM = Output1_Group;
39 INST "Output1<33>" TNM = Output1_Group;
40 INST "Output1<34>" TNM = Output1_Group;
41 INST "Output1<35>" TNM = Output1_Group;
42 INST "Output1<36>" TNM = Output1_Group;
43 INST "Output1<37>" TNM = Output1_Group;
44 TIMEGRP "Output1_Group" OFFSET = OUT 20 ns AFTER "Clk";
45
46 NET "Clk" LOC = L15;
47 NET "Reset" LOC = A10;

```

همچنین constrain هایی که می توانیم در کد ماژول قرار دهیم را نیز قرار می دهیم:

```


35 .InputMultiplier2(Input2),
36 .MultiplicationResult(MultiplicationResult)
37 );
38
39 (* KEEP = "{TRUE}" *)
40 reg [15:0] a1;
41 reg [15:0] b1;
42 reg [15:0] a2;
43 reg [15:0] b2;
44 reg [15:0] a3;
45 reg [15:0] b3;
46 wire [32:0] p1;
47 wire [33:0] p2;
48 wire [34:0] p3;
49 wire [47:0] pcout1;
50 wire [47:0] pcout2;
51 reg [7:0] counter;
52 reg [1:0] state10;
53 MultAdd1 MultAdd01 (
54 .Clk(Clk) // input: clk
55
100 reg [15:0] Input2Mult3;
101 wire [33:0] MultiplicationResult1;
102 wire [33:0] MultiplicationResult2;
103 wire [33:0] MultiplicationResult3;
104 (* KEEP_HIERARCHY = "{TRUE}" *)
105 ComplexMultiplier1 CM1 (
106 .Clk(Clk),
107 .Reset(Reset),
108 .InputMultiplier1(Input1Mult1),
109 .InputMultiplier2(Input2Mult1),
110 .MultiplicationResult(MultiplicationResult1)
111 );
112
113 ComplexMultiplier2 CM2 (
114 .Clk(Clk),
115 .Reset(Reset),
116 .InputMultiplier1(Input1Mult2),
117 .InputMultiplier2(Input2Mult2),
118 .MultiplicationResult(MultiplicationResult2)
119 );

```

همچنین فایل xcf را نیز طبق مراحل می سازیم و ذخیره می کنیم:

```
1 BEGIN MODEL "DUT"
2 NET "Clk" clock_signal = yes;
3 END;
```

بعد از نوشتن تمام constrain ها مدار را سنتز می کنیم:



که سنتز با موفقیت انجام شده است. اما چند وارنینگ وجود دارد:

```
WARNING:HDLCompiler:413 - "C:\Documents and Settings\Administrator\Desktop\Xilinx_projects\Lab4\Lab4\ComplexMultiplier3.v" Line 36: Result of 32-bit expression is truncated to fit in 16-bit target.
WARNING:HDLCompiler:413 - "C:\Documents and Settings\Administrator\Desktop\Xilinx_projects\Lab4\Lab4\ComplexMultiplier3.v" Line 37: Result of 32-bit expression is truncated to fit in 16-bit target.
WARNING:HDLCompiler:413 - "C:\Documents and Settings\Administrator\Desktop\Xilinx_projects\Lab4\Lab4\ComplexMultiplier3.v" Line 38: Result of 32-bit expression is truncated to fit in 16-bit target.
WARNING:HDLCompiler:413 - "C:\Documents and Settings\Administrator\Desktop\Xilinx_projects\Lab4\Lab4\ComplexMultiplier3.v" Line 185: Result of 9-bit expression is truncated to fit in 8-bit target.
WARNING:Xst - Value "(TRUE)" of property "KEEP_HIERARCHY" is not applicable. List of valid values is "false, no, soft, true, yes"
WARNING:Xst - Value "(TRUE)" of property "KEEP" is not applicable. List of valid values is "false, no, soft, true, yes"
WARNING:Xst:1710 - FF/Latch <counter_3> (without init value) has a constant value of 0 in block <DUT>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/Latch <counter_4> (without init value) has a constant value of 0 in block <DUT>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/Latch <counter_5> (without init value) has a constant value of 0 in block <DUT>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/Latch <counter_6> (without init value) has a constant value of 0 in block <DUT>. This FF/Latch will be trimmed during the optimization process.
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/Latch <counter_7> (without init value) has a constant value of 0 in block <DUT>. This FF/Latch will be trimmed during the optimization process.
```

که عموماً مورد خاصی نیستند.