

به نام خدا

درس طراحی سیستم‌های مبتنی بر ASIC/FPGA

دکتر مهدی شعبانی

دانشکده مهندسی برق


دانشگاه صنعتی شریف

پروژه پایانی درس

نیمسال دوم ۱۴۰۳-۱۴۰۲

هدف. انجام پردازش سیگنال ساده روی Zynq - آشنایی با Scrambler و Descrambler - آشنایی با FFT و نمایش طیف سیگنال‌های دیجیتال از طریق HDMI روی نمایشگر

شرح کلی پروژه. در این پروژه سیگنال مربعی، مثلثی، دندانه اره‌ای و سینوسی در پردازنده (PS) ساخته می‌شود و پس از Scramble شدن از طریق لینک بین PS/PL، به FPGA منتقل می‌شوند. در سمت PL ابتدا این سیگنال‌ها Descramble می‌شوند و سپس با استفاده از FFT، سیگنال دریافتی به همراه طیف آن از طریق HDMI روی صفحه نمایشگر نمایش داده می‌شوند. بلوک دیاگرام کلی از این پروژه به صورت نشان داده شده در شکل زیر می‌باشد.




در طراحی و نحوه‌ی انجام بخش‌های مختلف دست شما کاملاً باز هست و با خیال راحت می‌توانید ایده‌های خود را پیاده‌سازی کنید.

فاز اول پروژه.

در این فاز ابتدا چهار نوع موج مربعی، دندانه‌اره‌ای، مثلثی و سینوسی را در PS می‌سازید (هرکدام ۱۰۲۴ نمونه ۸ بیتی). این سیگنال را از طریق پورت HP زینک و با کانفیگ مناسب برای DMA به PL انتقال می‌دهید. با فشردن PS_KEY1 سیگنال ارسالی به FPGA بین چهار سیگنال ساخته شده تغییر می‌کند. DMA سیگنال دریافتی از PS (که به فرمت AXI Memory Map است) را به صورت AXI Stream به FPGA تحویل می‌دهد. در سمت FPGA نیاز هست تا سیگنالی که به صورت استریم دائماً در حال دریافت است را نمونه‌برداری کند و به بلوک FFT تحویل دهد؛ تعداد

نقاط تبدیل فوریه را ۱۰۲۴ در نظر بگیرید. همان طور که می دانید خروجی FFT یک سیگنال مختلط است که باید در این مرحله از تقریب $\sqrt{Real^2 + Image^2} \cong |Real| + |Image|$ استفاده کنید. توجه کنید که سیگنال ساخته شده در PS نیز به صورت مختلط است. (هر نمونه ای که به FPGA داده می شود شامل دو بخش ۸ بیتی به عنوان بخش حقیقی و موهومی است). سپس با مشخص شدن FFT و سیگنال دریافتی، صفحه نمایشگر به دو بخش تقسیم می شود که در بخش بالایی تصویر شکل موج دریافتی و در بخش پایینی آن خروجی طیف نمایش داده می شود. توجه کنید که برای FFT از IP Core آن استفاده نمایید. نحوه ی استفاده از آن را نیز با مراجعه به سند فنی مربوط به آن فرا بگیرید. در این فاز می توانید از **پروژه های تمپلیت ویدئوی ۱۷** کمک بگیرید.



تصویری ناقص از دیگرامی که شما درنهایت به آن خواهید رسید (بخشی که ماژول پردازشی شما قرار خواهد گرفت نارنجی شده است)

فاز دوم پروژه.

در این فاز به ساختار قبلی یک ASM قراردادی به همراه Scrambler اضافه می شود. در واقع در نهایت در این پروژه، شما یک فرستنده در بخش PS و یک گیرنده در بخش PL پیاده سازی می کنید. در انتخاب نوع ASM و هدر به معنی شروع فریم، دست شما باز هست؛ به عنوان پیشنهاد می توانید از هدر CCS/DS استفاده کنید یا چندین نمونه را به عنوان هدر ارسال کنید و در گیرنده به منظور ریست کردن Descrambler خود منتظر دریافت آن باشید. توجه داشته باشید که با نرخ ثابتی، PS همواره سیگنال ساخته شده را به PL ارسال می کند؛ طول فریم خود را ۵۱۲ در نظر بگیرید و ابتدای هر ۵۱۲ نمونه ابتدا هدر خود را قرار دهید و سپس بعد از ریست کردن Scrambler به مقدار اولیه، مشابه استاندارد DVB-S2 که ضمیمه شده است، داده های خود را Scramble کنید. در سمت گیرنده نیز با داشتن مشابه همین Scrambler داده های اصلی بازیابی می شوند. برای اطلاعات بیشتر در منابع اینترنتی جستجو کنید.

فاز سوم پروژه.(امتیازی)

در این فاز سیگنال ارسالی در متلب ساخته می شود و سپس با استفاده از UART به Zynq ارسال می شود.

زمان بندی.

فاز اول	۹ خرداد ۱۴۰۳
فاز دوم	۸ تیر ۱۴۰۳
فاز سوم	۸ تیر ۱۴۰۳

نکات تکمیلی.

- بخش بزرگی از نمره ی پروژه به تلاش و ایده های شما اختصاص دارد؛ لذا در نگارش گزارش نهایت تلاش را انجام دهید و سعی کنید به بهترین شکل ممکن کار خود را ارائه دهید.
- فاز اول قبل از امتحانات تحویل گیری می شود که زمان اختصاص یافته به هر گروه اطلاع رسانی می شود و این زمان در هفته ی آخر کلاس ها می باشد.
- فاز دوم و سوم نیز بعد از امتحانات طی یک جلسه تحویل گیری می شود.
- توجه کنید که تاریخ های ذکر شده تاریخ نهایی تحویل کدها به همراه گزارش کاملی از روند انجام کار است.
- انجام پروژه گروهی و تحویل دهی آن به صورت فرد به فرد انجام می شود؛ بنابراین هر دو نفر باید به نحوه ی انجام و بخش های مختلف مسلط باشید.
- همچنان هدف اصلی پروژه لذت بردن شما از انجام یک پروژه ی ساده و یادگیری شماسست؛ بنابراین سعی کنید از این فرصت نهایت استفاده را ببرید.