به نام خدا

درس طراحی سیستمهای مبتنی بر ASIC/FPGA

دکتر مهدی شعبانی دانشکده مهندسی برق دانشگاه صنعتی شریف تمرین سری پنجم نیمسال دوم 1403–1402

- برای تحویل تمرین، تمامی فایلها از جمله ماژولها و تستبنچ ها به همراه گزارشی از نحوه ی انجام کار به همراه نتایج مربوطه را در سامانه آپلود کنید. برای تحویل کدها، فقط فایلهای مربوط به ماژولها و تستبنچها را در فولدرهای جداگانه قرار دهید(هر فولدر مربوط به هر سؤال و هر بخش نیز در فولدر جداگانه). برای سؤالات دارای فایلهای اضافی مثل فایل مموری یا txt آنها را نیز تحویل دهید. از ارسال کل پروژه پرهیز کنید.
- کد تحویل داده شده توسط شما باید قابل سنتز و شبیه سازی باشد و در صورت این که کد سنتز و شبیه سازی نشود، نمرهای به آن تعلق نمی گیرد.
- مشورت و کمک گرفتن از یکدیگر، جستجو در اینترنت و کتابها و.... کاملاً جایز میباشد ولی تمرین باید توسط خود شما انجام شود. در صورت مشاهده شباهت غیرعادی نمره سؤال برای همهی افراد کاملاً صفر در نظر گرفته می شود.
- سعی کنید در تمرین برنامهنویسی، هم از سطح رفتاری و هم سطح جریان داده استفاده کنید تا به هر دو سطح مسلط شوید.
- توجه کنید که برای هر سؤال باید یک گزارش از نحوه ی انجام کار به همرا بلوک دیاگرام ساختار پیادهسازی شده به همراه توضیحات خواسته شده و نتایج شبیهسازی بیان و صحت عملکرد با استفاده از تست بنچ تأیید شود.
- این تمرین برای تمرین کدزنی و شبیه سازی شما در نظر گرفته شده است و صرفاً صورت سؤالات طولانی است و هدف اصلی افزایش تسلط شما در کدزنی می باشد؛ از انجام این تمرین نهایت لذت را ببرید!

این ماژول کنید یک ماژول در اختیار شما قرار داده شده است تا آن را صحتسنجی کنید. برای صحت سنجی این ماژول 1 باید به عنوان ورودی، سیگنالهای مختلفی ساخته شود و به آن اعمال شود. ورودی این ماژول 8 بیتی است.

- (الف) تستبنچی بنویسید شکل موج دندانه ارهای بسازد.
- (ب) تستبنچی بنویسید شکل موج دندانه مثلثی بسازد.
- (ج) با استفاده از یک DDS یک شکل موج سینوسی تولید کنید. فرکانس را دلخواه در نظر بگیرید.
- (د) حال با استفاده از فایل، یک شکل موج سینوسی تولید کنید. برای این کار لازم است تا یک سیگنال سینوسی با فرکانس در دلخواه با تعداد نمونههای 50 هزارنمونه توسط متلب تولید، fixed point شود و روی یک فایل نوشته شود؛ سپس در تستبنچ این فایل را خوانده و نمایش دهید. در این مرحله لازم است تا وقتی به انتهای فایل رسید، یک پیغام چاپ شود. اطلاعات و آخرید؛ این اطلاعات را میتوانید در GUI مربوط به IP Core مشاهده کنید.
- (ه) (امتیازی) با استفاده از System Taskهای زبان برنامهنویسی وریلاگ(در صورت وجود) یا سیستم وریلاگ، یک شکل موج سینوسی با فرکانس دلخواه تولید کنید.
- (و) تستبنچ را به گونهای تغییر دهید که با تغییر یک پارامتر یا رجیستر، شکلموجهای قبلی تولید شود. در واقع با تغییر این رجیستر یا پارامتر یکی از شکل موجهای مثلثی، دندانه ارهای، سیسنوسی با استفاده از DDS، سینوسی با استفاده از system task ساخته می شود و به عنوان ورودی ماژول شما اعمال می شود.

2—دو ماژول ضرب کننده دو عدد 8 بیتی برای شما قرار داده شده که دو ورودی به همراه valid آنها به همراه سیگنالهای عرص کننده دو عدد 8 بیتی برای شما قرار داده شده که دو ورودی به همراه valid آنها به همراه سیگنالهای و reset و active-low دارد. سیگنال ریست آن active-low و active-low مانند و ماژول زمانی کار دامد. این دو ماژول را با نوشتن حداقل 4 سناریوی شبیه سازی مختلف، صحت سنجی کنید و ایرادات هر کدام از آنها را به تفکیک بیان کنید. در هر سناریو می توانید از هر دو ماژول Instance بگیرید و نتایج را مقایسه کنید.

3-فرض کنید ماژولی داریم که سه ورودی یک بیتی را دریافت می کند. این سه ورودی سیگنالهای کنترلی هستند که مهم هست که ترتیب آمدن آنها به چه ترتیب میباشد؛ ماژول دارای 6 خروجی است؛ خروجی اوّل بیان کننده اوّلین سیگنالی است که یک می شود، خروجی دوم مربوط به دومین و خروجی سوم مربوط به سومین سیگنالی است که یک می شود؛ یعنی اگر ترتیب یک شدن ورودی ها به ترتیب 2، 3 و 3 باشد، خروجی اوّل 3 خروجی دوم 3 و خروجی سوم 4 دارد دادد دادد دادد دادد درودی بعد از یک شدن ریست میباشد.

(الف) این ماژول را طراحی کنید و کد آن را بزنیدو

(ب) تستبنچی بنویسید که در زمان 1000 نانوثانیه، ماژول را از ریست در آورد. ورودی دوم در زمان 2448 نانوثانیه، ورودی اوّل در زمان 5000 نانوثانیه و ورودی سوم در زمان 8741 نانوثانیه یک شود. فرکانس کلاک را 250 مگاهرتز در نظر بگیرید و نتایج اعمال این شرایط به ماژول خود را گزارش کنید و ماژول خود را صحتسنجی نمایید.

(ج) یک سناریوی تست دیگر برای ماژول خود نوشته و کدنوشته شده را verify کنید. در این سناریو لازم است تا ماژول شما بعد از یک شدن دو ورودی و قبل از یک شدن ورودی سوم یک بار ریست شود و سپس دوباره سه ورودی به ترتیب دلخواه یک شوند.

4-قصد داریم رشته بیت های 32 بیتی را برای یک ram ارسال کنیم. این رشته بیت های 32 بیتی را بررسی کرده و در صورت یافتن پکت های خاص، داده 32 بیتی را به آدرس و داده مناسب تقسیم بندی کرده و در نهایت ارسال می کنیم. سیگنال های ارسالی به ram_address, ram_data, ram_en و error. داده 32 بیتی ورودی را به عنوان 8 پکت 4 بیتی در نظر می گیریم :

check	Data4	Data3	Data2	Data1	Address	Header
31-28	27-24	23-20	19-16	15-12	11-4	3-0

ماژول PacketChecker ابتدا 4 بیت اول را بررسی می کند. اگر در ابتدا Header بیت اول را بررسی می کند. اگر در ابتدا PacketChecker ابتدا 4 بیت اول را بررسی می گیرد. دریافت کند بایت بعدی (8 بیت) را به عنوان دیتا در نظر می گیرد. در صورتی که به عنوان Header ("0xE=1110") را دریافت کند ، سیگنال am_e یک کلاک am_e می شود و am_e بیت آدرس از طریق am_e ارسال می شود.

در غیراینصورت، سیگنال error به صورت تک کلاک 1 می شود.

جهت صحت سنجی فرایند ارسال داده و آدرس به رم، قصد داریم با استفاده از یک تست بنچ داده های 32 بیتی را تولید کنیم و به عنوان ورودی ماژول PacketChecker ارسال کنیم. به این منظور سناریو های مختلف را پیاده سازی کرده و خروجی های ماژول را در سطر های فایل های متناظر ذخیره کنید.

• در هر سطر فایل address، آدرس های مربوط به بایت Address که بر سیگنال ram_address ارسال می شوند را ذخیره کنید. توجه داشته باشید به ازای نمونه ورودی هایی که سیگنال ram_en یک نمی شود، نباید آدرسی ذخیره شود.

- در هر سطر فایل data ، به طور مشابه داده های 2 بایتی ram_data را ذخیره کنید.
 - در هر سطر فایل error مقادیر 0 و 1 سیگنال error را ذخیره کنید.

5-(الف) در مورد پروتکل ارتباطی UART تحقیق و نحوهی سیگنالینگ فرستنده و گیرندهی آن را تشریح نمایید. (ب) با استفاده از متلب یا پایتون کدی بزنید که چند ورودی در زمانهای مختلف را دریافت کند و سیگنال فرستنده UART را بسازد.

- (ج) کد متلب یا پایتونی بزنید که سیگنال قبلی را گرفته و اطلاعات اوّلیه را استخراج کند؛ در واقع در این بخش شما باید کد گیرنده این پروتکل را بزنید.
- (د) کد وریلاگ منطبق بر کدهای متلب قبلی را پیادهسازی نمایید و با شبیهسازی اوّلیه، کد خود را صحت سنجی کنید.
- (ه) یک Test Vector، به طول 2048 داده 8 بیتی بسازید و خروجیهای مربوط به متلب را در فایلی ذخیره کنید. سپس این بردار تست را به ماژولهای المال اعمال کنید و سیگنالهای خروجی ماژولهای خود را نیز روی فایلی ذخیره نمایید. (و) حال با استفاده از رسم نتایج متناظر روی هم در محیط متلب یا پایتون، تایید کنید که ساختار پیادهسازی شده کاملاً بر کد نرمافزار منطبق است.
- (ز) حال فرستنده و گیرنده خود را به یک دیگر وصل کنید و ساختار تجمیع شده را صحتسنجی کنید. در این تست باید کد نرمافزار و سختافزار تجمیع شده به گونهای باشد که ورودی قرار داده شده برای فرستنده، عیناً در خروجی گیرنده ظاهر شود.

موفق باشيد