به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی برق

# طراحی سیستم های مبتنی بر ASIC/FPGA

تمرين پنجم

امیرحسین یاری ۹۹۱۰۲۵۰۷

۱۰ خرداد ۱۴۰۳

## فهرست مطالب


٣	<b>صحتسنجی ماژول</b> الف	1
٣	ب	
۴	ج	
۴		
۵	•	
۶	· · · · · · · · · · · · · · · · · · ·	
٧	صحتسنجي ضربكنندهها با 4 سناريو	۲
9	<mark>ترتیب آمدن ورودیها</mark> الف	٣
٩	ب	
٩	ج	
١.	ماژول PacketChecker	۴
11	UART	۵
١١	الف	
1 7	ب	
۱۳	ج	
14		
10	, i e e	

### ١ صحتسنجي ما ول

#### الف


تست بنچ نوشته شده برای تولید یک موج دندانهارهای (sawtooth) برای ورودی  $\Lambda$  بیتی ماژول طراحی شده است. در این تست بنچ، دو سیگنال تعریف شده اند: sawtooth\_wave که ورودی  $\Lambda$  بیتی است و clk که سیگنال کلاک را نشان می دهد.

در ابتدا، سیگنال کلاک با پریود ۱۰ نانوثانیه (معادل با فرکانس ۱۰۰ مگاهرتز) تولید می شود. سپس، سیگنال sawtooth\_wave با مقدار اولیه صفر تنظیم می شود. در داخل یک حلقه بی نهایت، مقدار sawtooth\_wave هر دوره زمانی (PERIOD) یک واحد افزایش می یابد. هنگامی که مقدار sawtooth\_wave به ۳۰ می رسد، مجدداً به صفر مقدار دهی می شود تا موج دندانه اره ای ایجاد شود. در نهایت، یک بخش از تست بنچ برای متوقف کردن شبیه سازی بعد از ۱۰۰۰۰ نانوثانیه (۹۰ میلیون سکل ساعت) اضافه شده است.



#### ب

تست بنچ نوشته شده برای تولید یک موج مثلثی برای ورودی  $\Lambda$  بیتی ماژول طراحی شده است. در این تست بنچ، دو سیگنال اصلی  $\operatorname{tri}_{wave}$  و  $\operatorname{tri}_{wave}$  تست بنچ، دو سیگنال اصلی  $\operatorname{tri}_{wave}$  و  $\operatorname{tri}_{wave}$  تعریف شده اند. سیگنال ساعت با پریود  $\operatorname{tri}_{wave}$  می شود که معادل فرکانس  $\operatorname{tri}_{wave}$  مگاهرتز است. سیگنال  $\operatorname{tri}_{wave}$  با مقدار اولیه صفر تنظیم شده و با استفاده از یک فلگ (up) جهت افزایش یا کاهش مقدار آن کنترل می شود. در هر دوره زمانی، اگر فلگ up فعال باشد، مقدار  $\operatorname{tri}_{wave}$  افزایش یافته و وقتی به  $\operatorname{tri}_{wave}$  برده و شروع به کاهش می کند. این فرآیند تکرار شده و یک موج مثلثی با نوسان بین  $\operatorname{tri}_{wave}$  ایجاد می کند. شبیه سازی برای مدت زمان  $\operatorname{tri}_{wave}$  با نوثانیه اجرا شده و سپس متوقف می شود.




 $\epsilon$ 

این ماژول از تکنیک DDS برای تولید موج سینوسی استفاده میکند. در این تکنیک، یک متغیر به نام phase accumulator به طور ثابت افزایش می یابد و مقدار آن به عنوان اندیس برای یک lutاستفاده می شود که نمونه های موج مورد نظر در آن ذخیره شده اند.


متغیر phase\_acc با یک مقدار ثابت PHASE\_INC در هر کلاک افزایش می یابد. این phase\_acc متغیر به طور اساسی یک نمایش دیجیتالی از فاز موج سینوسی ایجاد می کند.

همچنین، یک lut و sine\_lut وجود دارد که نمونههای پیشپردازش شده موج سینوسی را ذخیره میکند. هر نمونه با یک مقدار فاز مشخص متناظر است. با استفاده از مقدار phase\_acc به عنوان اندیس در این جدول جستجو، مقدار سینوس متناظر را بازیابی میکنیم.

در نهایت، مقدار موج سینوسی به ورودی sine\_wave اختصاص داده می شود که به عنوان خروجی ماژول عمل می کند.




اکنون با استفاده از IP Core نیز سیگنال سینوسی را در ماژول sine\_wave\_dds\_ipcore تولید کردم که خروجی آن را در تصویر زیر مشاهده میکنید.



٥


تستبنچ نوشته شده به منظور خواندن یک موج سینوسی از یک فایل با نام sinusoidal\_signal.txt طراحی شده است. فایل در ابتدای شبیهسازی باز می شود و اگر فایل قابل باز کردن نباشد، یک پیام خطا نمایش داده می شود و شبیه سازی متوقف می شود. یک سیگنال کلاک ۱۰ نانوثانیه (فرکانس ۱۰۰ مگاهرتز) تولید می کنیم. اگر به انتهای فایل رسیده باشیم، فلگ پایان فایل تنظیم می شود و یک پیام نمایش

داده می شود که تعداد کل نمونههای خوانده شده را نشان می دهد و شبیه سازی متوقف می شود. دادههای خوانده شده به خروجی sine\_wave اختصاص داده می شود.



٥

در این بخش، یک مولد موج سینوسی در SystemVerilog طراحی شده است. این مولد از یک Sine\_wave\_generator برای ذخیره مقادیر از پیش محاسبه شده ی سینوسی استفاده می کند. ماژول sine\_wave\_generator شامل یک شمارنده برای تولید اندیس های جدول جستجو است و مقادیر سینوسی متناظر با این اندیس ها را در هر سیکل کلاک تولید می کند. در تست بنچ may generator بیک سیگنال کلاک با دوره ی سیکل کلاک تولید می کند. در تست بنچ شامل عملیات فایل برای ذخیره ۱۰ واحد زمانی و یک سیگنال ریست تولید می شود. همچنین، تست بنچ شامل عملیات فایل برای ذخیره مقادیر تولید شده ی موج سینوسی در یک فایل متنی با استفاده از توابع fdisplay ، fopen و sine\_wave\_output.txt این تست بنچ مقادیر موج سینوسی را در هر لبه ی بالارونده ی کلاک به فایل خوی می واحد زمانی شبیه سازی را خاتمه می دهد.



و

با توجه به ماژول waveform\_generator\_tb که نوشته شده، این ماژول یک تست بنچ است که با استفاده از یک پارامتر به نام WAVEFORM\_TYPE انواع مختلفی از شکل موجها را تولید می کند. این پارامتر با تغییر در آن، نوع شکل موج تولید شده توسط ماژول را تغییر می دهد.


پس اگر مقدار پارامتر WAVEFORM\_TYPE را تغییر دهید، ماژول waveform\_generator\_tb بس اگر مقدار جدید این پارامتر، یکی از ماژولهای زیر را به عنوان ورودی ماژول اصلی خواهد انتخاب کرد:

- . sawtooth\_tb براى توليد مثلثي
- triangular\_tb . ۱ برای تولید مثلثی
- sine\_wave\_dds\_ipcore . ۲ برای تولید سینوسی با استفاده از
  - sine\_wave\_file\_tb .۳ برای تولید سینوسی با استفاده از فایل
- tb\_sine\_wave\_generator . ۴ برای تولید سینوسی با استفاده از

## ۲ صحتسنجی ضرب کننده ها با ۴ سناریو


تست بنچ نوشته شده شامل چهار سناریوی مختلف برای تست کردن ماژولها است. در ابتدا، سیگنالهای مورد نیاز مانند inl ،inValid ،en ،reset ،clk و inl مقداردهی اولیه می شوند. سپس چهار سناریوی زیر اجرا می شوند:

۱. ضرب unsigned: بررسی می شود که آیا ما ژولها می توانند دو عدد unsigned را به درستی ضرب کنند.



مشاهده می کنید که هر دو ما ژول به درستی کار می کنند.

۲. ضرب signed: بررسی میشود که آیا ماژولها میتوانند دو عدد signed را به درستی ضرب کنند.



مشاهده می کنید که ماژول اول به درستی جواب را محاسبه کرده اما ماژول دوم جواب را نادرست بدست آورده است.

۳. بررسی میشود که آیا ماژولها به درستی با اعداد بزرگ که ممکن است باعث overflow شوند، کار میکنند.

Name	Value	 35,500 ps	36,000 ps	36,500 ps	37,000 ps	37,500 ps	38,000 ps	38,500 ps	39,000 ps	39,500 p
> 🖼 in1[7:0]	200				200					
> 🛂 in2[7:0]	200				200					
l‰ inValid	1									
lla clk	1									
¹‰ en	1									
¹ reset	1									
> 🔣 out1[7:0]	64				64					
> 🔣 out2[15:0]	40000				4000	<b>)</b>				
₩ outValid1	1									
¼ outValid2	1									

طبق نتایج بدست آمده ماژول اول overflow کرده و جواب اشتباه میدهد اما ماژول دوم به درستی عمل کردهاست.

۴. عملکرد ماژولها در مواجهه با تغییرات سیگنالهای enable و reset بررسی می شود.



همانطور که مشاهده میکنید با صفر شدن en ماژول دوم بلافاصله صفر شده و به عبارتی آسنکرون عمل میکند. عمل میکند، اما ماژول اول در لبهی کلاک صفر شده و به عبارتی بصورت سنکرون عمل میکند.

## ۳ ترتیب آمدن ورودیها

الف

ما رول ControlSignalDecoder، ما رول خواسته شده در صورت مسئله است.

ب

در ماژول ControlSignalDecoder\_tb همانند سناریو گفته شده عمل کرده ایم و همانطور که انتظار داشتیم مطابق شکل زیر نتایج صحیحی را بدست آوردیم.

```
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1923
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1924
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1925
# out_signall = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1926
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1927
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1928
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1929
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1930
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1931
out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1932
# out_signall = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1933
out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1934
out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1935
out_signal1 = 10, out_signal2 = 01, out_signal3 = 11, out_timing1 = 363, out_timing2 = 1001, out_timing3 = 1936
                  : E:/University/Semester8/FPGA/HomeWorks/HW5/Q3/Q3_tb.v(57)
    Time: 8751 ns Iteration: 0 Instance: /ControlSignalDecoder tb
# Break at E:/University/Semester8/FPGA/HomeWorks/HW5/Q3/Q3 tb.v line 57
```

3

سناریوی خواسته شده را در ماژول ControlSignalDecoder2\_tb پیاده سازی کردیم که نتیجه اش را در تصویر زیر مشاهده و صحت عملکرد آن را تایید میکنیم.

```
# out signal1 = 00, out signal2 = 00, out signal3 = 00, out timing1 =
                                                                        0, out timing2 =
                                                                                            0, out timing3 =
                                                                                            1, out_timing3 =
# out_signal1 = 00, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                        1, out_timing2 =
# out_signal1 = 00, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                        2, out_timing2 =
                                                                                            2, out_timing3 =
# out_signal1 = 10, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                                            3, out_timing3 =
# out_signal1 = 10, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                                            4, out_timing3 =
# out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 =
                                                                                            5, out_timing3 =
 out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 =
                                                                        3, out_timing2 =
                                                                                            5, out timing3 =
# out_signal1 = 00, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                        0, out timing2 =
                                                                                            0, out_timing3 =
                                                                                            1, out timing3 =
# out_signal1 = 00, out_signal2 = 00, out_signal3 = 00, out_timing1 =
# out_signal1 = 00, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                        3, out_timing2 =
                                                                                            3, out_timing3 =
# out_signal1 = 10, out_signal2 = 00, out_signal3 = 00, out_timing1 =
 out_signal1 = 10, out_signal2 = 00, out_signal3 = 00, out_timing1 =
                                                                                            4, out_timing3 =
 out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 =
                                                                        3, out_timing2 =
                                                                                           5, out_timing3 =
 out_signal1 = 10, out_signal2 = 01, out_signal3 = 00, out_timing1 =
                                                                                           5, out_timing3 =
 out_signal1 = 10, out_signal2 = 01, out_signal3 = 11, out_timing1 =
                                                                                           5, out timing3 =
                                                                        3, out_timing2 =
                    : E:/University/Semester8/FPGA/HomeWorks/HW5/Q3/Q3_second_tb.v(68)
    Time: 72 ns Iteration: 0 Instance: /ControlSignalDecoder2_tb
# Break at E:/University/Semester8/FPGA/HomeWorks/HW5/Q3/Q3_second_tb.v line 68
```

#### PacketChecker ماژول

در ابتدا ماژول PacketChecker همانند توضیحات داده شده طراحی می کنیم.

```
always @(posedge clk or posedge rst) begin
    if (rst) begin
        ram address <= 8'b0;
        ram data <= 16'b0;
        ram en <= 0;
        error <= 0;
    end else begin
        ram en <= 0;
        error <= 0;
        header = data_in[3:0];
        address = data in[11:4];
        data = data_in[27:12];
        if (header == 4'hE) begin
            ram_address <= address;</pre>
            ram data <= data;
            ram en <= 1;
         end else begin
            error <= 1;
        end
    end
end
```

سپس تستبنچی جهت صحتسنجی مطابق دستورکار مینویسیم و صحت عملکرد مدار را تایید میکنیم.

#### UART 4

الف

پروتکل (UART (Universal Asynchronous Receiver/Transmitter یکی از پروتکلهای ارتباطی سریال است که برای انتقال دادهها بین دستگاههای الکترونیکی استفاده می شود. این پروتکل به صورت Asynchronous عمل می کند، به این معنا که نیازی به سیگنال کلاک مشترک بین فرستنده و گیرنده ندارد.

### اجزای اصلی UART

- ۱. فرستنده (Transmitter): وظیفه تبدیل دادههای موازی به دادههای سریال و ارسال آنها را دارد.
- ۲. گیرنده (Receiver): وظیفه دریافت دادههای سریال و تبدیل آنها به دادههای موازی را بر عهده دارد.

### نحوهی سیگنالینگ در UART

در پروتکل UART، داده ها به صورت بیت به بیت منتقل می شوند. هر بیت در یک بازه زمانی مشخص (که به آن بیت تایم گفته می شود) ارسال می شود. برای هماهنگی بین فرستنده و گیرنده، از یک بیت شروع (که به آن بیت تایم گفته می شود) ارسال می شود. (Data Bits)، بیت پریتی (اختیاری) (Parity Bit) و بیت های توقف (Stop Bits) استفاده می شود.

## مراحل سيگنالينك:

- ۱. بیت شروع (Start Bit): قبل از ارسال داده، خط انتقال (TX) در حالت بیکاری (Idle) است و معمولاً در سطح ولتاژ بالا (۱ منطقی). فرستنده با قرار دادن خط در سطح ولتاژ پایین (۰ منطقی) به مدت یک بیت تایم، شروع به ارسال داده می کند.
- ۲. بیتهای داده (Data Bits): پس از بیت شروع، بیتهای داده به ترتیب از کم ارزش ترین بیت (LSB) تا پر ارزش ترین بیت (MSB) ارسال می شوند. تعداد بیتهای داده معمولاً بین ۵ تا ۹ بیت است، بسته به تنظیمات پروتکل.
- ۳. بیت پریتی (اختیاری) (Parity Bit): این بیت برای تشخیص خطا در داده ها استفاده می شود. اگر از بیت پاریتی استفاده شود، فرستنده یک بیت پاریتی را بر اساس تعداد بیت های ۱ در داده محاسبه و ارسال می کند. نوع پاریتی می تواند زوج (Even) یا فرد (Odd) باشد.
- ۴. بیتهای توقف (Stop Bits): برای نشان دادن پایان یک فریم داده، یک یا دو بیت توقف ارسال می شوند. این بیتها خط انتقال را به حالت بیکاری (سطح ولتاژ بالا) باز می گردانند.

#### تنظيمات UART

تنظیمات اصلی UART شامل Baud Rate، تعداد بیتهای داده، بیت پریتی و تعداد بیتهای توقف میباشند. Baud Rate تعداد بیتهای ارسال یا دریافت شده در هر ثانیه را تعیین می کند و باید بین فرستنده و گیرنده یکسان باشد.

ب

تابع uart\_transmit در فایل part2.py یک بایت داده و baud rate را به عنوان ورودی دریافت می ند. ابتدا زمان بین هر بیت (bit interval) محاسبه می شود. سپس فریم UART که شامل بیت شروع می کند. ابتدا زمان بین هر بیت (data bits) و بیت توقف (start bit) است، ساخته می شود. این فریم UART)، هشت بیت داده (data bits) و بیت توقف (tart bit) به همراه فاصله زمانی بین بیتها به عنوان خروجی بازگردانده می شود و در همین حال بیتها یکی یکی با استفاده از time.sleep و فاصله زمانی محاسبه شده ارسال می شوند.

در main ابتدا baud rate به ۱۱۵۲۰۰ تنظیم می شود. سپس در یک حلقه بی نهایت از کاربر در خواست می شود تا یک بایت داده (۰ تا ۲۵۵) وارد کند. اگر کاربر exit وارد کند، حلقه متوقف می شود و برنامه خاتمه می یابد.

دادههای ورودی بررسی می شوند تا مطمئن شوند که در محدوده ۱ تا ۲۵۵ قرار دارند. اگر ورودی معتبر plot\_uart\_frame باشد، تابع uart\_transmit برای ارسال دادهها فراخوانی می شود و سپس تابع UART استفاده می شود.

اگر ورودی نامعتبر باشد، پیام خطای مناسب به کاربر نمایش داده میشود.

```
Enter a byte to send (0-255), or 'exit' to quit: 18

UART Frame: [0, 0, 1, 0, 0, 1, 0, 0, 0, 1]

Transmitting bit: 0

Transmitting bit: 1

Transmitting bit: 0

Transmitting bit: 1

Transmitting bit: 1

Transmitting bit: 0

Transmitting bit: 0


Transmitting bit: 0

Transmitting bit: 1

Enter a byte to send (0-255), or 'exit' to quit: 274

Please enter a valid byte (0-255).

Enter a byte to send (0-255), or 'exit' to quit: exit
```



3

در فایل part3.py تابع uart\_receive یک فریم UART و baud rate را به عنوان ورودی دریافت می کند. ابتدا زمان بین هر بیت محاسبه می شود. سپس بیت شروع (start bit) بررسی می شود تا مطمئن شویم که برابر با ۱۰ است. در صورت صحیح بودن، بیتهای داده (data bits) استخراج شده و به یک بایت داده تبدیل می شوند. در نهایت، بیت توقف (stop bit) بررسی می شود تا برابر با ۱ باشد. اگر بیت شروع یا توقف نادرست باشد، خطای معتبر نبودن بیت مربوطه صادر می شود.

تابع generate\_uart\_frame برای تولید یک فریم UART از یک بایت داده استفاده می شود (همانند بخش قبلی).

در تابع main ابتدا baud rate به ۱۱۵۲۰۰ تنظیم می شود. سپس در یک حلقه بی نهایت از کاربر در تابع main فرخواست می شود تا یک بایت داده (۱ تا ۲۵۵) وارد کند. اگر کاربر exit وارد کند، حلقه متوقف می شود و برنامه خاتمه می یابد.

دادههای ورودی بررسی می شوند تا مطمئن شویم که در محدوده ۱ تا ۲۵۵ قرار دارند. اگر ورودی معتبر uart\_receive تولید می شود و سپس توسط generate\_uart\_frame باشد، فریم UART با استفاده از cenerate\_uart\_frame تولید می شود و سپس توسط داده اصلی تبدیل می شود.

اگر ورودی نامعتبر باشد، پیام خطای مناسب به کاربر نمایش داده میشود.

```
PS E:\University\Semester8\FPGA\HomeWorks\HW5\Q5> python part3.py
Enter a byte to send (0-255), or 'exit' to quit: 18
Generated UART Frame: [0, 0, 1, 0, 0, 1, 0, 0, 0, 1]
Received Data Byte: 18
Enter a byte to send (0-255), or 'exit' to quit: 266
Please enter a valid byte (0-255).
Enter a byte to send (0-255), or 'exit' to quit: exit
PS E:\University\Semester8\FPGA\HomeWorks\HW5\Q5>
```

ŝ


این بخش شامل دو ماژول Verilog برای شبیه سازی ارسال و دریافت داده ها با استفاده از پروتکل VART است. ماژول uart\_tx و uart\_rx با uart\_tx با ۱۱۵۲۰۰ فرکانس کلاک ۵۰ مگاهرتز پیاده سازی شده اند.

ماژول  $uart_tx$  فریم  $uart_tx$  را شامل بیت شروع، ۸ بیت داده، و بیت توقف تولید می کند. زمانی که  $tx_t$  tx فعال می شود، ارسال آغاز شده و بیتها یکی یکی بر روی خط انتقال  $tx_t$  ارسال می شوند. پس از ارسال همه بیتها، سیگنال  $tx_t$  فعال می شود.

ماژول  $\operatorname{rx_in}$  با تشخیص بیت شروع (۰) در خط دریافت  $\operatorname{rx_in}$  فعال می شود. سپس، بیتهای  $\operatorname{rx_done}$  داده و بیت توقف را دریافت کرده و در رجیستر قرار می دهد. پس از دریافت کامل فریم، سیگنال  $\operatorname{rx_done}$  فعال شده و داده دریافتی ۸ بیتی در  $\operatorname{rx_dota}$  قرار می گیرد.

ماژول تست بنچ uart\_tb برای شبیه سازی و صحت سنجی عملکرد ماژولهای برای سیه سازی و صحت سنجی عملکرد ماژولهای و uart\_tx و uart\_tb با پارامترهای پروتکل UART طراحی شده است. در این تست بنچ، ماژولهای فرستنده و گیرنده UART با پارامترهای فرکانس کلاک ۵۰ مگاهرتز و ۱۱۵۲۰۰ baud rate به هم متصل شده اند، به طوری که خروجی فرستنده tx out

در این شبیه سازی، ابتدا سیگنالهای اولیه تنظیم می شوند و کلاک تولید می شود. پس از غیر فعال کردن tx\_start ریست، یک بایت داده (۱۵٬۵۱۵٬۱۵۱٬۵۱۵٬۵۱۰) برای ارسال تنظیم می شود و سیگنال شروع ارسال شروع ارسال فعال می شود. پس از اتمام ارسال و دریافت داده، داده دریافتی با داده ارسالی مقایسه می شود. اگر داده دریافتی با داده ارسالی مطابقت داشته باشد، پیام "Test Passed" نمایش داده می شود؛ در غیر این صورت، پیام "Test Passed" نمایش داده می شود.



0 us   112 us   1	ll4 us	116 us	118 us	120			
				120 us	 122 us	124 us	126 us   12
			10101010				
			10101010				

همانطور که مشاهده می کنید ما ژولهای فرستنده و گیرنده به درستی عمل می کنند.

#### ه، و، ز

در این برنامه، یک Test Vector به طول ۲۰۴۸ داده ۸ بیتی تولید می شود که شامل اعداد تصادفی از 
۰ تا ۲۵۵ است. این داده ها به عنوان ورودی ها برای تولید فریم های UART استفاده می شوند. هر فریم 
UART شامل یک بیت شروع، ۸ بیت داده و یک بیت پایانی است.


توابع generate\_uart\_frame و uart\_receive و uart\_receive و generate\_uart\_frame توابع UART و دریافت داده از فریم UART استفاده می شوند. برای هر داده ورودی، یک فریم UART تولید می شود و داده متناظر با UART آن از طریق تابع  $Uart_receive$  بازیابی می شود.

سپس، دادههای دریافتی از توابع Python و فریمهای تولید شده به همراه آنها به فایلهای متنی جداگانه ذخیره می شوند. این فایلها شامل خروجیهای Python در python\_outputs.txt و فریمهای UART در python\_uart\_frames.txt و در typhon\_uart\_frames.txt


ماژول uart\_test\_vector\_tb یک testbench یک uart\_test\_vector\_tb میباشد.

در بخش initial ابتدایی، فایل test\_vector.txt به همراه verilog\_outputs.txt برای ذخیره نتایج باز میشود. سپس از طریق یک حلقه تمام تست وکتورها خوانده شده و به ماژول UART\_TX ارسال می شوند. سپس منتظر تمام شدن ارسال و دریافت می ماند و داده دریافت شده در فایل خروجی نوشته می شود.

در آخر در فایل compare\_result.py اختلاف نتایج بدست آمده از وریلاگ و پایتون را نمایش می دهیم که در شکل زیر مشاهده می کنید. صفر بودن این نمودار نشان دهنده ی صحت کار انجام شدهاست.



همچنین اختلاف نتایج بدست آمده از تست وکتور و پایتون را نمایش میدهیم که در شکل زیر مشاهده می کنید. صفر بودن این نمودار نشان دهنده ی صحت کار انجام شدهاست.



همچنین اختلاف نتایج بدست آمده از تست وکتور و وریلاگ را نمایش میدهیم که در شکل زیر مشاهده می کنید. صفر بودن این نمودار نشان دهندهی صحت کار انجام شدهاست.



