به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی برق

طراحی سیستم های مبتنی بر ASIC/FPGA

تمرین دوم

امیرحسین یاری ۹۹۱۰۲۵۰۷

۱ فروردین ۱۴۰۳

١

فهرست مطالب

| ٣ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | Ų | یک | ال | سوا |
|-----|---|---|---|---|---|---|------|-------|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|-------|---|---|---|---|---|---|---|---|---|---|---|---|-------|---|---|---|-----|---------|--------|-----|
| ٣ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ن | الف | |
| ٣ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | . (| ب | |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ۵ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | سوا |
| ۵ | • | • | • | • | • | • | | | • | • | • | • | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ن , | | |
| ٨ | • | • | • | | • | • | | | • | • | • | • | ٠ | ٠ | • | • | ٠ | • | • | • | • | • | • | • | • | • | • | • | • | • | | • | ٠ | • | ٠ | • | • | • | • | • | ٠ | • | • | ٠ | • | ٠ | • | | | ج | |
| ١. | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | سه | . 1 | سوا |
| ١. | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ن | الف | |
| ١١ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ب | |
| ۱۲ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | · - | |
| ۱۳ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | د | |
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 10 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ہار | چ | | سوا |
| ۱۵ | | | | | | | | | | | | | | | | | • | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ن | الف | |
| ۱۵ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | . (| ب | |
| 18 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | - | | | | | | | | | | | | | | | | | | | | ج | |
| 18 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | د | |
| 17 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 17 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | پع ن | | سوا |
| 1 V | • | • | • | • | • | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ' | |
| ١ ٨ | • | • | • | • | • | | | | • | • | • | ٠ | • | • | • | • | • | | | | | | | | | | | | | | | | | | | | | • | • | • | • | • | • | • | • | • | • | | , , | ٠ | |
| 1/ | • | • | • | • | • | • | | • | • | • | • | • | • | • | • | ٠ | ٠ | • | ٠ | • | • | • | • | • | • | • | • | • | • | • | • | • | ٠ | ٠ | ٠ | • | • | • | • | • | • | • | • | ٠ | • | • | • | | • | ج | |

سوال یک

الف

- ۱. استفاده از تراشههای Block RAM:
- در این روش، میتوان از بخشهای Block RAM داخل FPGA برای پیادهسازی شیفت رجیستر استفاده کرد. این بخشها از حافظههای RAM با سرعت بالا تشکیل شدهاند که برای ذخیرهسازی اطلاعات مناسب هستند.
- برای پیادهسازی یک شیفت رجیستر ۶۴ تایی با عرض بیت ۶، میتوان یک Block RAM با ابعاد ۶۴x۶ را استفاده کرد. هر سلول در این Block RAM ۶ بیت اطلاعات را نگهداری می کند و ۶۴ سلول برای نگهداری ۶۴ بیت اطلاعات در نظر گرفته می شود.
- اتصالات بین ورودی و خروجیهای شیفت رجیستر و Block RAM باید به گونهای انجام شود که دادهها به درستی از ورودی خوانده شده و در خروجی نوشته شوند.

۲. استفاده از تراشههای Flip-Flop داخل FPGA:

- در این روش، از تراشههای Flip-Flop موجود در داخل FPGA برای پیادهسازی شیفت رجیستر استفاده می شود. تراشههای Flip-Flop از نوع تراشههای لاجیکی اند که می توانند اطلاعات را به صورت همزمان ذخیره کنند و بر اساس سیگنال کلاک ورودی خروجی خود را به تاخیر بیاندازند.
- برای پیادهسازی یک شیفت رجیستر ۶۴ تایی با عرض بیت ۶ با استفاده از تراشههای -Flip با عرض ورودی ۶ بیت انتخاب می شود. این تراشهها به صورت زنجیرهای به هم متصل می شوند تا یک شیفت رجیستر به وجود آید.
- اتصالات بین ورودی و خروجیهای شیفت رجیستر و تراشههای Flip-Flop باید به گونهای انجام شود که دادهها به درستی از ورودی خوانده شده و در خروجی نوشته شوند.

ب

SRL یا (LUT) Shift Register Look-Up Table (LUT) یا SRL جافظه Shift Register Look-Up Table (LUT) الله SRL برنامه پذیر است که درواقع یک شیفت رجیستر با طول مشخص است که در LUTهای داخلی FPGA پیاده است. این نوع شیفت رجیستر از بخشهای ترکیبی FPGA برای ذخیره اطلاعات استفاده می کند.

ساختار کلی SRL به صورت زیر است:

- هر SRL شامل تعدادی (Look-Up Table) است که به صورت زنجیرهای متصل شدهاند.
 - هر LUT دارای یک ورودی برای داده و یک ورودی برای سیگنال کلاک میباشد.

- در حالت عادی، LUTها به صورت ترکیبی عمل میکنند و خروجی آنها بر اساس ورودیهای خود تولید می شود.
- اما در حالت SRL، SRLها به صورت ترتیبی (sequential) عمل میکنند، به این معنی که ورودی های یک LUT, LUT به عنوان ورودی به LUT بعدی ارسال می شوند. به این ترتیب، یک زنجیره از LUTها یک شیفت رجیستر را پیاده سازی می کند.

کاربردهای اصلی SRL در FPGAهای زایلینکس عبارتند از:

- ۱. پیادهسازی شیفت رجیستر: برای ایجاد و استفاده از شیفت رجیسترها در طرحهای SRL ،FPGAها میتوانند به عنوان یک ابزار کارآمد و سریع برای این منظور مورد استفاده قرار گیرند.
- ۲. پیاده سازی منطق ترتیبی: SRLها می توانند برای پیاده سازی منطق ترتیبی مورد استفاده قرار گیرند، مانند ماشینهای حالت یا منطق مرتبط با کلاک.
- ۳. پیادهسازی حافظه کوتاهمدت: در برخی از موارد، SRLها میتوانند برای ایجاد حافظه کوتاهمدت در FPGA مورد استفاده قرار گیرند، اما این استفاده نیاز به توجه دقیق به ظرفیت و سرعت آنها دارد.

ارتباط SRL با قسمت قبلی (پیاده سازی شیفت رجیستر با استفاده از SRL با SRL یا SRL به این صورت است که SRL نیز یکی از روشهای پیاده سازی شیفت رجیستر در SRL هاست. با استفاده از SRLها، می توان شیفت رجیسترها را به صورت کارآمد و سریع پیاده سازی کرد، مشابه روش دوم استفاده از تراشه های Flip-Flop داخل FPGA). با این حال، تفاوت اصلی بین این دو روش در این است که SRLها معمولاً درون LUTهای FPGA پیاده سازی می شوند و از ترکیب LUTهای داخلی برای پیاده سازی شیفت رجیستر استفاده می کنند، در حالی که روش دوم (استفاده از تراشه های FPGA) از اشههای جداگانه در FPGA استفاده می کند.

سوال دو


الف و ب


در فایل Signal_Generator.m برای ه MATLAB برای تولید و ذخیره ی سیگنالهای سینوسی و کسینوسی با فرکانس ۱۰۰۰ هرتز با استفاده از تبدیل به نقطه ثابت ارائه شده است. ابتدا پارامترهایی مانند طول واژه، تعداد بیتهای ممیز، فرکانس نمونهبرداری و تعداد نمونهها تعیین میشوند. سپس بردار زمانی براساس فرکانس نمونهبرداری و تعداد نمونهها ایجاد میشود. سیگنالهای سینوسی و کسینوسی با استفاده از توابع sin و cos و با در نظر گرفتن فرکانس نمونهبرداری ایجاد میشوند. در نهایت، این سیگنالها به شکل نقطه ثابت تبدیل شده و به فایلهای مورد نظر با پسوند mem. نوشته میشوند. این فرایند با استفاده از یک تابع جداگانه به نام write_signal سورت می گیرد که سیگنال ورودی را به نقطه ثابت تبدیل میکند، آنها را به فرمت باینری تبدیل میکند و در نهایت در فایل مورد نظر ذخیره میکند. سیگنالهای ورودی با توجه به کنترل داده شده را بر عهده دارد. این ماژول شامل دو حافظه ۱۶ بیتی با سیگنالهای ورودی با توجه به کنترل داده شده را بر عهده دارد. این ماژول شامل دو حافظه ۱۶ بیتی با تعداد خانههای کلاک و ریست و همچنین یک سیگنال ۳ بیتی کنترل، ماژول سیگنال ورودی را با دریافت سیگنالهای کلاک و ریست و همچنین یک سیگنال ۳ بیتی کنترل، ماژول سیگنال ورودی را میدهد. همچنین، اگر مقدار کنترل ورودی به جز ۳، ۲، ۱ و ۴ باشد، سیگنال استی کنترل، ماژول سیگنال ورودی کنترل نامعته است.


```
input Reset,
input [2:0] Control,
parameter memorySize = 1024;
integer i;
reg [15:0] memIn [0:memorySize - 1];
reg [15:0] memOut [0:memorySize - 1];
    if (!Reset) begin
        // Reset memory and incorrectControl
        for (i = 0; i < memorySize; i = i + 1)
            memOut[i] <= 0;</pre>
        incorrectControl <= 0;</pre>
        // Down-sampling logic
        if (Control <= 4 && Control != 0) begin
             for (i = 0; i < memorySize; i = i + 1)
                 memOut[i] <= memIn[(i << (Control - 1)) % memorySize];</pre>
             incorrectControl <= 0;</pre>
            incorrectControl <= 1:</pre>
```

در این بخش، ابتدا با استفاده از تست بنچ Q2_TB، فایلهای cos.mem وmosin.mem را به صورت جداگانه خوانده و برای هر کدام از آنها عملیاتDown Sample را با استفاده از ماژول Q2 انجام می دهیم. ابتدا فایلها خوانده شده و سپس با استفاده از حلقه for، برای هر یک از مقادیر کنترلی مقدار می دهیم به ۰ و سپس به ۱ تغییر می دهیم تا ماژول به حالت اولیه برگردد. سپس مقدار کنترل مورد نظر را به ماژول می دهیم و پس از گذشت زمانی کافی، خروجی حاصل را در فایلهای sin_result_[1..4].txt و تا به صورت جداگانه ذخیره می کنیم. این فایلها حاوی نتایج Down Sample شده ی سیگنالهای متناظر با مقادیر کنترلی ۱ تا ۴ هستند. سپس فرآیند تست به پایان می رسد و شبیه سازی می شود.

در فایل Check_Signal.m با استفاده از متلب، طیف سیگنالهای کسینوسی و سینوسی را که از showFourier و cos_result_x.txt خوانده شدهاند، رسم می کنیم. ابتدا تابع cos_result_x.txt فایلهای با تعداد هارمونیکهای مورد نظر فراخوانی می شود. در این تابع، ابتدا داده های خوانده شده از فایلها به صورت fixed-point خوانده می شوند. سپس پارامترهای مربوط به سیگنال مانند فرکانس و فاصله زمانی محاسبه می شوند. سیگنال مرجع به صورت یک سیگنال مختلط ساخته می شود. داده های خوانده شده از فایلها به شکل double تبدیل شده و با سیگنال مرجع جمع می شوند. سپس FFT بر روی سیگنال دریافتی و مرجع انجام می شود و نمودارهای مربوط به طیف، مقایسه مؤلفه های کسینوسی و سینوسی سیگنالها رسم می شوند. در نهایت، فرکانس و زمان محورها، مقادیر محاسبه شده و مقادیر مرجع به عنوان مؤلفه های کسینوسی و سینوسی در نمودارها قرار می گیرند. خروجی ها را در تصاویر زیر مشاهده می کنید.







هستههای نرمافزاری:

- میتوانید به وسیلهٔ زبانهای برنامهنویسی مانند Verilog یا VHDL هستههای نرمافزاری را برای FPGA ایجاد کنید. این هستهها به عنوان ماژولهای نرمافزاری بر روی FPGA قرار میگیرند و قابلیت اجرای الگوریتمها و وظایف مختلف را دارند.
- کاربردهای هستههای نرمافزاری شامل پردازش سیگنال دیجیتال ، کنترل سختافزاری، شبیهسازی و پردازش تصویر است.

هستههای سختافزاری:

- این هسته ها به طور مستقیم در سطح سخت افزار FPGA پیاده سازی می شوند. طراحی آنها معمولاً به زبان های RTL مانند Verilog یا VHDL انجام می شود.
- هسته های سخت افزاری به صورت مدارهای منطقی انجام می شوند و قابلیت اجرای وظایف با سرعت بالا و با کارایی بالا را دارند.
- کاربردهای هستههای سختافزاری شامل رمزنگاری، پردازش تصویر، پردازش سیگنال، مهندسی معکوس و سیستمهای نظارتی میشود.

برخی از هستههای نرمافزاری و سختافزاری معمول در FPGA شامل موارد زیر هستند:

- ۱. پردازندههای مرکزی (CPU) و پردازندههای میانی (MCU): اینها اجازه می دهند تا عملیات نرمافزاری روی FPGA انجام شود. برای مثال، پردازندههای ARM Cortex-M بر روی برخی از FPGAهای شرکتهایی مانند Xilinx و Intel اجرا می شوند.
- ۲. پردازش سیگنال: اینها معمولاً برای پردازش سیگنالهای دیجیتال (DSP) مورد استفاده قرار می گیرند.
 این امکان را فراهم می کنند تا الگوریتمهای پیچیده پردازش سیگنال، مانند فیلترها و FFT، روی FPGA اجرا شوند.
- ۳. حافظه های نرمافزاری و سختافزاری: اینها از حافظه های داخلی و خارجی برای ذخیره داده ها و برنامه ها استفاده می کنند. حافظه های برنامه پذیر FPGA می توانند برای ذخیره سازی برنامه های FPGA یا داده های ورودی/خروجی مورد استفاده قرار گیرند.
- ۴. واحدهای ورودی/خروجی (I/O): اینها اتصالات بین FPGA و دیگر قطعات سختافزاری یا نرمافزاری را فراهم میکنند. آنها به عنوان رابطهای میان FPGA و قطعات خارجی مانند حسگرها، میکروکنترلرها، و دیگر اجزاء سختافزاری عمل میکنند.

Direct Digital Synthesis است و یک تکنولوژی است که در تولید سیگنالهای تحولی مستقیم (انالوگ) با فرکانس و فاز قابل تنظیم به کار میرود. این تکنولوژی بسیار مفید برای ایجاد

سیگنالهای تحولی مختلف است که در بسیاری از برنامههای الکترونیکی، ارتباطات، و ابزارهای دقیق مورد استفاده قرار می گیرد.

زایلینکس یکی از تولیدکنندگان FPGA معروف است که DDS را به عنوان یکی از منابع تولید سیگنال در محصولات خود استفاده می کند. در محصولات زایلینکس، DDS به عنوان یک بلاک قابل برنامهریزی موجود است که توسط کاربر بر روی FPGA قابل استفاده و پیکربندی است.

به عنوان مثال، یکی از کاربردهای مهم DDS در محصولات FPGA زایلینکس، ساخت سیگنالهای فرکانسی مورد نیاز برای انجام آزمایشات الکترونیکی یا ایجاد سیگنالهای ساعت برای سیستمهایی مانند سیستمهای ارتباطات بیسیم است. با استفاده از DDS، میتوانید فرکانس، فاز و حتی میزان تغییرات دیگر در سیگنالها را با دقت و دقت بالا کنترل کنید.

به عنوان مثال دیگر، DDS میتواند در سیستمهای راداری به عنوان مولتی فرکانس سیگنالها برای ارسال و دریافت سیگنالهای رادار مورد استفاده قرار گیرد. این کاربرد به دقت و قابلیت برنامهریزی بالای DDS بستگی دارد.

مفهوم DDS در این سوال این است که ما از یک سیگنال دیجیتال (به عنوان یک جدول نمونه) برای تولید سیگنال آنالوگ (با استفاده از مبدل دیجیتال به آنالوگ) استفاده میکنیم. در اینجا، ما از-fixed point استفاده میکنیم که عدد ثابت با دقت مشخصی را نمایش دهد و سپس از این عدد برای تولید سیگنالهای سینوسی و کوسینوسی با فرکانسهای مختلف استفاده میکنیم.

سوال سه

الف

DSP48 یک بخش مهم و کلیدی در FPGA های شرکت زایلینکس است که برای پردازش سیگنال دیجیتال (DSP) به کار میرود. این بلاکهای DSP48 برای انجام عملیاتهای ریاضی و پردازش سیگنال با دقت بالا طراحی شدهاند. ساختار کلی این بلاکها شامل اجزای مختلفی است که در زیر توضیح داده می شود:

- ۱. معماری: DSP48 از یک معماری ساده و قابل تنظیم استفاده می کند این معماری به طور کلی به اجزایی مانند ضرب کننده، جمع کننده، شیفت کننده و عملیات های منطقی (XOR ،OR ،AND، تقسیم می شود.
- ۲. ماژولهای ضرب کننده: این ماژولها برای انجام عملیات ضرب در DSP48 استفاده میشوند. آنها قابلیت انجام ضربهای مختلف را با دقت بالا دارند و قابلیت تنظیم پارامترهای مرتبط با ضرب را دارا می باشند.
- ۳. ماژولهای جمع کننده: این ماژولها برای انجام عملیات جمع و تفریق در DSP48 استفاده می شوند. آنها می توانند جمع و تفریق عددهای دودویی و عددهای سریالی را انجام دهند.
- ۴. شیفت کنندهها: این اجزا برای انجام عملیات شیفت (شیفت به چپ یا به راست) بر روی دادههای ورودی استفاده میشوند.
- ۵. عملیات منطقی: این اجزا برای انجام عملیات منطقی (مانند XOR ،OR ،AND و ...) بر روی دادههای ورودی استفاده میشوند. این منطقها اغلب در کنار عملیاتهای ریاضی مورد استفاده قرار میگیرند.
- ۶. ورودی و خروجیها: DSP48 دارای ورودیها و خروجیهایی است که به اجزای مختلف این بلاکها متصل میشوند. این ورودیها و خروجیها عموماً به صورت سیگنالهای دودویی یا سریالی عمل میکنند.

ساختار کلی DSP48 را در تصویر زیر مشاهده می کنید.




Figure 1-1: Simplified DSP48A1 Slice with Pre-Adder

ب

در فایل Q3.v، یک ماژول برای پیادهسازی یک ساختار پایپ لاینشده با شکل زیر طراحی شده است. این ساختار از جمعاً سه طبقه تشکیل شده است، هرکدام از این طبقات بهصورت پایپلاین پیادهسازی شده است. ورودی های این ماژول به طول ۱۸ بیت و خروجی آن به طول ۴۸ بیت است.






Figure 2-6: Three-Multiplier Complex Version

انتخاب این ساختار به دلیل کمینه بودن تعداد DSP ها که به سه واحد محدود شده است، صورت گرفته است.



تعداد DSP ها برای ورودی 19 بیتی تغییری نمی کند، زیرا همانطور که در کد ماژول Q3 مشاهده می کنید خروجی P بیتی در نظر گرفته شده است. پس در این حالت هم تعداد P ها سه تا می باشد.



در فایلV.TB.v ، ما تستهای مربوط به این ماژول را قرار دادهایم. در این تست، ما ۱۰۰ ورودی تصادفی تولید کرده و آنها را به ماژول ارسال می کنیم. سپس خروجی را با نتایج مورد انتظار مقایسه می کنیم. پس از اینکه تمامی تستها پاس شوند، عبارت!All Tests Passed را چاپ می کنیم.

```
# Test
       91:
 A = (-9570 + -105219j)
  B = (-77189 + 29583j)
# Test
            92:
 A = (-26109 + 76259j)
  B = (17181 + 81329j)
 Test
            93:
  A = (106308 + -827951)
  B = (-52000 + -34579j)
       94:
# Test
  A = (5458 + 23544j)
   B = (46989 + -15278j)
            95:
 Test
  A = (124804 + 64838j)
  B = (-93556 + 32144j)
      96:
 Test
 A = (49431 + 90474j)
   B = (87940 + -17238j)
         97:
 Test
 A = (69500 + -130464j)
  B = (19898 + -40821j)
         98:
 Test
 A = ( -346 + -57819j)
  B = (99122 + -64350j)
 Test 99:
 A = (-33719 + -859961)
  B = (-16323 + 843j)
 All Tests Passed!
 ** Note: $stop : E:/University/Semester8/FPGA/HomeWorks/HW2/Q3/Q3_TB.v(77)
 Time: 1012 ns Iteration: 0 Instance: /Q3 TB
# Break at E:/University/Semester8/FPGA/HomeWorks/HW2/Q3/Q3 TB.v line 77
```

سوال چهار

الف

این ماژول یک sequence detector را پیادهسازی می کند که دریافت یک رشته بیتی به طول Λ بیت sequence detector) را تشخیص می دهد. ماژول شامل یک ماشین حالت است که دو حالت دارد: S1 و S2. در حالت S1 ماشین در حالت اولیه قرار دارد و اگر ورودی معتبر باشد، بیتهای ورودی به یک شیفت رجیستر اضافه شده و در صورتی که الگوی S1 ۱۰۱۱۰۱۰ به دست آمده باشد، به حالت S2 منتقل می شود؛ در غیر این صورت در همان حالت باقی می ماند. در حالت S2 ماشین در حالت نهایی قرار دارد و همواره بیت خروجی را به S3 تنظیم می کند.

همچنین ماژول دارای یک شیفت رجیستر است که در هر کلاک، بیت ورودی جدید را دریافت کرده و به آن اضافه می کند. اگر الگوی موردنظر (۱۰۱۱۰۱) در شیفت رجیستر مشاهده شود، ماشین به حالت S2 منتقل می شود. در هر حالت، بیت خروجی براساس حالت ماشین تنظیم می شود، به این ترتیب که در حالت S1 بیت خروجی به و تنظیم می شود و در حالت S2 به ۱. در صورتی که ریست فعال شود، ماشین به حالت اولیه باز می گردد و شیفت رجیستر و بیت خروجی صفر می شوند.

ب

در تصویر زیر صحت عملکرد ماژول قسمت قبل را مشاهده می کنید.

```
VSIM 65> run -all
# Time =
                         5000, bit_in = 0, bit_out = 0, sequence = 00000000
                        15000, bit in = 0, bit out = 0, sequence = 00000000
# Time =
# Time =
                        25000, bit in = 0, bit out = 0, sequence = 00000000
                        35000, bit_in = 0, bit_out = 0, sequence = 000000000
# Time =
# Time =
                        45000, bit in = 1, bit out = 0, sequence = 00000000
# Time =
                        55000, bit_in = 0, bit_out = 0, sequence = 00000001
# Time =
                        65000, bit_in = 1, bit_out = 0, sequence = 00000010
# Time =
                        75000, bit_in = 1, bit_out = 0, sequence = 00000101
# Time =
                       85000, bit_in = 0, bit_out = 0, sequence = 00001011
# Time =
                        95000, bit_in = 1, bit_out = 0, sequence = 00010110
# Time =
                       105000, bit in = 1, bit out = 0, sequence = 00101101
# Time =
                       115000, bit in = 0, bit out = 0, sequence = 01011011
# Time =
                       125000, bit_in = 1, bit_out = 0, sequence = 10110110
# Time =
                       135000, bit_in = 1, bit_out = 1, sequence = 01101101
# Time =
                      145000, bit_in = 0, bit_out = 0, sequence = 11011011
# Time =
                       155000, bit_in = 0, bit_out = 0, sequence = 10110110
# Time =
                       165000, bit in = 0, bit out = 1, sequence = 01101100
# Time =
                       175000, bit_in = 0, bit_out = 0, sequence = 11011000
# Time =
                       185000, bit_in = 0, bit_out = 0, sequence = 10110000
# ** Note: $stop
                   : E:/University/Semester 8/FPGA/HomeWorks/HW2/Q4/Q4 Moore TB.v(59)
    Time: 190 ns Iteration: 0 Instance: /testbench
# Break at E:/University/Semester 8/FPGA/HomeWorks/HW2/Q4/Q4 Moore_TB.v line 59
```

در $Q4_Mealy$ ماشین حالت میلی را پیادهسازی کردم و با تست بنچ طراحی شده صحت آن را بررسی کردم. نتیجه را در تصویر زیر مشاهده می کنید.

```
VSIM 2> run -all
                         5000, bit in = 0, bit out = 0, shift reg = 00000000
                        15000, bit_in = 0, bit_out = 0, shift_reg = 00000000
                        25000, bit in = 0, bit out = 0, shift reg = 00000000
 Time =
                        35000, bit in = 0, bit out = 0, shift reg = 00000000
 Time =
                        45000, bit_in = 1, bit_out = 0, shift_reg = 00000001
                        55000, bit in = 0, bit out = 0, shift reg = 00000010
                        65000, bit_in = 1, bit_out = 0, shift_reg = 00000101
 Time =
                        75000, bit_in = 1, bit_out = 0, shift_reg = 00001011
                        85000, bit in = 0, bit out = 0, shift reg = 00010110
 Time =
                       95000, bit_in = 1, bit_out = 0, shift_reg = 00101101
                      105000, bit in = 1, bit out = 0, shift reg = 01011011
                      115000, bit_in = 0, bit_out = 1, shift_reg = 10110110
                      125000, bit_in = 1, bit_out = 0, shift_reg = 01101101
                      135000, bit in = 1, bit out = 0, shift reg = 11011011
                      145000, bit_in = 0, bit_out = 1, shift_reg = 10110110
                      155000, bit in = 0, bit out = 0, shift reg = 01101100
                      165000, bit in = 0, bit out = 0, shift reg = 11011000
 Time =
 Time =
                      175000, bit_in = 0, bit_out = 0, shift_reg = 10110000
                      185000, bit in = 0, bit out = 0, shift reg = 01100000
                 : E:/University/Semester 8/FPGA/HomeWorks/HW2/Q4/Q4_Mealy_TB.v(59)
    Time: 190 ns Iteration: 0 Instance: /Q4_Mealy_TB
 Break at E:/University/Semester 8/FPGA/HomeWorks/HW2/Q4/Q4_Mealy_TB.v line 59
```

در دو pdf موجود در پوشهی مربوط به این سوال با جزییات کامل منابع مصرفی این دو پیادهسازی را میتوانید مشاهده کنید. در زیر برخی از این تفاوت ها را بیان میکنم.

- 1. Slice Logic Utilization: Mealy uses 10 slice registers while Moore uses 9 slice registers. Mealy uses 9 LUTs for logic while Moore uses 2 LUTs for logic.
- 3. LUT-FF pairs used: Mealy uses 10 LUT-FF pairs while Moore uses 8 LUT-FF pairs.
- 4. Number of unique control sets: Mealy uses 2 unique control sets while Moore uses 1 unique control set.
- 5. Number of routing stages: Mealy shows higher route-through LUT usage (3) compared to Moore (0).
- 6. Average fanout of non-clock nets: Mealy has a higher average fanout of 3.25 compared to 2.53 for Moore.

سوال پنج

الف

کد data_generator) MATLAB) یک الگوریتم برای تولید و ذخیرهسازی دادههای ۱۱ بیتی و دادههای ۱۵ بیتی و دادههای ۱۵ بیتی با استفاده از کد همینگ را ارائه میدهد.

در این کد، ابتدا صد داده تصادفی از دادههای ۱۱ بیتی تولید می شود. سپس برای هر مجموعه از این دادهها، بیت این ایت parity در موقعیتهای ۱، دادهها، بیتهای parity در موقعیتهای ۱، ۲ و ۸ از دادههای ۱۵ بیتی متناظر نیز در قسمتهای باقی مانده از دادههای ۱۵ بیتی متناظر نیز در قسمتهای باقی مانده از دادههای ۱۵ بیتی قرار می گیرند.

در مرحله بعدی، دادههای ۱۱ بیتی و ۱۵ بیتی به ترتیب در فایلهای data_11_bit.txt و data_15_bit.txt و data_15_bit.txt

این الگوریتم به این ترتیب عمل می کند که ابتدا دادههای تصادفی تولید شده را دریافت کرده، بیتهای parity را برای هر مجموعه از دادهها محاسبه و به دادههای ۱۵ بیتی اضافه می کند، سپس دادههای ۱۱ بیتی و ۱۵ بیتی را در فایلها ذخیره می کند.

| Bit positi | on | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
|-----------------|-----|----|----|----|----|----|----|----|----|----|----|----|----|-----|-----|----|
| Encoded of bits | p1 | p2 | d1 | р4 | d2 | d3 | d4 | p8 | d5 | d6 | d7 | d8 | d9 | d10 | d11 | |
| | р1 | X | | X | | X | | X | | X | | X | | X | | X |
| Parity | p2 | | X | X | | | X | X | | | X | X | | | X | X |
| bit | р4 | | | | X | X | X | X | | | | | X | X | X | X |
| coverage | p8 | | | | | | | | X | X | X | X | X | X | X | X |
| | p16 | | | | | | | | | | | | | | | |

ب

کد وریلاگ خواسته شده ماژول با نام DataVerifier است که دادههای ورودی ۱۵ بیتی را دریافت می کند. این ماژول برای بررسی صحت دادهها از بیتهای parity استفاده می کند که با استفاده از آنها اعتبار دادهها را بررسی می کند. در صورتی که دادهها صحیح باشند، این ماژول دادههای ۱۱ بیتی را در خروجی خود قرار می دهد و سیگنال valid را به مدت یک کلاک فعال می کند. اما اگر دادهها نامعتبر باشند، دادههای ورودی ۱۵ بیتی را دور می اندازد و به مقدار خروجی error یک مقدار اضافه می کند. این ماژول توسط یک کلاک کنترل می شود که نیاز است که از خارج از ماژول به آن ارسال شود.

```
eg [3:0] parity_bits;
reg [10:0] data_temp;
reg valid_temp;
always @* begin
   parity_bits[0] = data_in[0] ^ data_in[2] ^ data_in[4] ^ data_in[6] ^ data_in[8] ^ data_in[10] ^ data_in[12] ^ data_in[14];
   parity_bits[1] = data_in[1] ^ data_in[2] ^ data_in[5] ^ data_in[6] ^ data_in[9] ^ data_in[10] ^ data_in[13] ^ data_in[14];
   parity_bits[2] = data_in[3] ^ data_in[4] ^ data_in[5] ^ data_in[6] ^ data_in[11] ^ data_in[12] ^ data_in[13] ^ data_in[14];
   parity_bits[3] = data_in[7] ^ data_in[8] ^ data_in[9] ^ data_in[10] ^ data_in[11] ^ data_in[12] ^ data_in[13] ^ data_in[14];
end
always @* begin
   if (parity_bits == 4'b0000) begin
       data_temp = {data_in[2], data_in[6:4], data_in[14:8]};
       valid temp = 1;
       valid temp = 0;
always @(posedge clk) begin
   if (valid temp) begin
       data_out <= data_temp;</pre>
       valid <= 1;
       data_out <= 11'b0;</pre>
       valid <= 0;
```

ج

در تست بنچ نوشته شده در فایل $Q5_TB.v$ ابتدا فایل text مربوط به دادههای ۱۵ بیتی را باز می کنیم و سپس خط به خط دیتای ورودی را استخراج می کنیم. پس از تاخیر زمانی اندکی، دیتای ورودی و خروجی و valid بودن آن را نمایش می دهیم. همانطور که انتظار داشتیم، تمامی دیتاها معتبر است.

```
# data in: 100111001001110, data out: 11001001110, valid: 1
# data in: 110001100101000, data out: 00101100011, valid: 1
# data in: 110000000011111, data out: 10011100000, valid: 1
# data in: 111101010101000, data out: 00101111010, valid: 1
# data in: 001100000101100, data out: 10100011000, valid: 1
# data in: 111111110101010, data out: 00101111111, valid: 1
# data_in: 0101111111111010, data_out: 01110101111, valid: 1
# data in: 011100100010011, data out: 00010111001, valid: 1
# data in: 100111000110110, data out: 10111001110, valid: 1
# data_in: 100011101000000, data_out: 01001000111, valid: 1
# data in: 0101111110011011, data out: 00010101111, valid: 1
# data in: 100101100101101, data_out: 10101001011, valid: 1
# data in: 100011101110100, data out: 11111000111, valid: 1
# data in: 110010100000100, data out: 10001100101, valid: 1
# data in: 110110001110101, data out: 11111101100, valid: 1
# data in: 110010101100010, data out: 01101100101, valid: 1
# data in: 110111011101110, data out: 11101101110, valid: 1
# data in: 000111010111101, data out: 10110001110, valid: 1
# data_in: 101001101111001, data_out: 01111010011, valid: 1
# data in: 111000010100101, data out: 10101110000, valid: 1
# data in: 001101011010001, data out: 01010011010, valid: 1
# data in: 110000111010010, data out: 01011100001, valid: 1
# data_in: 010110101100110, data_out: 11100101101, valid: 1
# data in: 110100010001110, data out: 10001101000, valid: 1
# data in: 011101111000100, data out: 11000111011, valid: 1
# data in: 011000000000011, data_out: 00000110000, valid: 1
# data in: 011000110110110, data out: 10110110001, valid: 1
# data in: 000010100110001, data out: 00110000101, valid: 1
# data_in: 000100010111011, data_out: 00110001000, valid: 1
# data_in: 111110100011011, data_out: 000111111101, valid: 1
# data in: 111110100011011, data out: 000111111101, valid: 1
# ** Note: $stop : E:/University/Semester 8/FPGA/HomeWorks
     Time: 2525 ns Iteration: 0 Instance: /DataVerifier TB
# Break at E:/University/Semester 8/FPGA/HomeWorks/HW2/Q5/Q5
```

.

اکنون مطابق خواستهی دستورکار چند دادهی آخر را نویزی کردم. مشاهده می کنید که به درستی نامعتبر بودن دیتاها تشخیص داده شده است.

```
# data in: 100101100101101, data out: 10101001011, valid: 1
# data in: 100011101110100, data out: 11111000111, valid: 1
# data_in: 110010100000100, data_out: 10001100101, valid: 1
# data in: 110110001110101, data out: 11111101100, valid: 1
# data in: 110010101100010, data out: 01101100101, valid: 1
# data in: 110111011101110, data out: 11101101110, valid: 1
# data in: 000111010111101, data out: 10110001110, valid: 1
# data in: 101001101111001, data_out: 01111010011, valid: 1
# data in: 111000010100101, data out: 10101110000, valid: 1
# data in: 001101011010001, data_out: 01010011010, valid: 1
# data in: 110000111010010, data out: 01011100001, valid: 1
# data in: 010110101100110, data out: 11100101101, valid: 1
# data in: 110100010001110, data out: 10001101000, valid: 1
# data in: 011101111000100, data out: 11000111011, valid: 1
# data in: 011000000000011, data out: 00000110000, valid: 1
# data_in: 111000110110110, data_out: 00000000000, valid: 0
# data in: 100010100110001, data out: 00000000000, valid: 0
# data in: 100100010111011, data out: 00000000000, valid: 0
# data in: 011110100011011, data_out: 00000000000, valid: 0
# data in: 011110100011011, data out: 00000000000, valid: 0
# ** Note: $stop : E:/University/Semester 8/FPGA/HomeWorks
    Time: 2525 ns Iteration: 0 Instance: /DataVerifier TB
 Break at E:/University/Semester 8/FPGA/HomeWorks/HW2/Q5/Q5
```