به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی برق

طراحی سیستم های مبتنی بر ASIC/FPGA

تمرین چهارم

امیرحسین یاری ۹۹۱۰۲۵۰۷

۱۷ اردیبهشت ۱۴۰۳

فهرست مطالب

٣																			L	og	ic	D	ela	ay	آ و	Nε	ŧ	De	lay
۴																				اد	عدا	ب 1:	يو و) خ	<u>.</u> در	کر	ابر	ت بر	هفر
۴																												الف	
۶	•																									•		ج	
٨]	FΙ	R	فيلة
٨																												الف	
١.																												ب	
١١																												ب	
۱۳																												ج	
۱۴																												د .	
۱۵																												. •	
۱۵																												. 9	
۱۸																												ط	
۱۹																		 										_	

Logic Delay e Net Delay

در ساختار Net Delay،FPGA و Logic Delay و Net Delay،FPGA دو عامل مهم برای محاسبه بیشترین فرکانس کاری میباشند. بطور کلی، تفاوت اصلی بین Logic Delay و Net Delay در FPGAها در مرتبه و ماهیت تأخیرهایی است که توسط آنها نمایان می شوند.

Net Delay (تأخیر شبکه): Net Delay به تأخیری اشاره دارد که در انتقال اطلاعات از یک قسمت از FPGA به قسمت دیگر از آن، ایجاد می شود. این تأخیر از عوامل مهمی است که باید در نظر گرفته شود زیرا می تواند به طور مستقیم تأثیر بر عملکرد سیستم داشته باشد. اصطلاحاً، تأخیر شبکه از تأخیرهای متعددی تشکیل شده است که شامل تأخیرهای Routing و تأخیرهای سیم می شود. این تأخیرها ناشی از طول و مسیریابی مسیرهای سیگنالی درون FPGA هستند. در تأخیر شبکه، تأخیرهای مرتبط با انتقال اطلاعات از یک بلوک به بلوک دیگر شامل تأخیرهای مسیریابی، تأخیرهای سیم پیچی، تأخیرهای ایک و غیره جمع آوری می شوند.

Logic Delay (تأخیر منطقی): Logic Delay معمولاً به میزان زمانی اشاره دارد که برای انجام عملیات منطقی (مثلاً جمع و یا ضرب) درون یک بلوک منطقی در FPGA لازم است. تأخیر منطقی از فرآیندهایی مانند تأخیر ترانزیستورها، تأخیرهای مسیریابی داخلی در بلوک، تأخیر مسیرهای مجتمع در بلوک و غیره ناشی می شود.

پایپلاین کردن یک روش است که میتواند بهبود مهمی در کاهش تأخیر شبکه در FPGAها داشته باشد. این بهبود از طریق مدیریت و بهینهسازی فرآیند انتقال داده ها از یک بلوک به بلوک دیگر در FPGA انجام می شود. زیرا Net Delay مربوط به تأخیرهای مسیریابی و تأخیرهای سیمپیچی بین بلوکهای FPGA است، پایپلاین کردن می تواند بهبودهای زیر را ایجاد کند:

- 1. تقسیم فرآیند انتقال داده: با پایپلاین کردن، فرآیند انتقال داده به چندین مرحله تقسیم میشود، هرکدام از این مراحل با یک استیج مشخص متناظر است. این استیجها معمولاً با استفاده از رجیسترها از یکدیگر جدا میشوند.
- ۲. کاهش تأخیر مسیریابی: با تقسیم فرآیند انتقال داده به مراحل کوچکتر، مسیریابی مسیرها سادهتر و بهینهتر میشود. به این ترتیب، تأخیرهای مرتبط با Routing کاهش مییابد.
- ۳. کاهش تأخیر سیمپیچی: با پایپلاین کردن، طول مسیرهای سیمپیچی کاهش مییابد زیرا اطلاعات به صورت موازی از یک مرحله به مرحله بعدی منتقل میشوند. این کاهش طول مسیرهای سیمپیچی میتواند تأخیرهای مرتبط با سیمپیچی را نیز کاهش دهد.
- ۴. استفاده از منابع FPGA بهینهتر: با تقسیم فرآیند به چندین استیج، امکان استفاده بهینهتر از منابع FPGA وجود دارد. به عنوان مثال، میتوان از منابع محلی (مثل رجیسترها و بلوکهای منطقی) در هر استیج استفاده کرد تا تأخیر کلی را بهبود بخشید.

هفت برابر كردن ضرب اعداد

الف و ب

ماژول part1 یک ساختار pipeline برای ضرب دو عدد به عنوان ورودی و سپس ضرب نتیجه در عدد ۷ را پیادهسازی می کند. در ماژول، دو مرحله pipeline وجود دارد:

- ۱. مرحله اول: در این مرحله، عمل ضرب بین operand1 و operand2 انجام می شود و نتیجه آن در متغیر stage1_result ذخیره می شود.
- ۲. مرحله دوم: در این مرحله، نتیجه ضرب از مرحله اول با عدد ۷ ضرب می شود و نتیجه در متغیر stage2_result

```
module part1(
    input wire clk,
    input wire reset,
    input wire [31:0] operand1,
    input wire [31:0] operand2,
    output reg [63:0] result
);
reg [63:0] stage1 result;
reg [63:0] stage2 result;
always @(posedge clk or posedge reset) begin
    if (reset) begin
        stage1 result <= 0;
        stage2 result <= 0;
        result <= 0;
    else begin
        // Pipeline Stage 1: Multiply operands
        stage1 result <= operand1 * operand2;</pre>
        // Pipeline Stage 2: Multiply the result by 7
        stage2 result <= stage1 result * 7;</pre>
        // Output the result after latency
        result <= stage2 result;
end
endmodule
```

سپس در ماژول part1_tb صحت عملکرد مدار را مورد بررسی قرار دادم و همانطور که مشاهده میکنید به درستی نتیجه میدهد.

a=	10, b=	5, result=	350
a=	20, b=	<pre>3, result=</pre>	420
a=	1. b=	4. result=	28

همانطور که در تصویر زیر مشاهده می کنید، با اعمال محدودیت زمانی، میتوان گفت فرکانس کاری مدار برابر 80 MHz است. (دقت شود که در این حالت تمامی constraintها met شد.)

```
NET "clk" TNM_NET = clk;
TIMESPEC TS_clk = PERIOD "clk" 12.5 ns HIGH 50%;
```

$$\frac{1}{12.5 \times 10^{-9}} = 80MHz$$

منابع مصرفی مدار را در فایل Design Summary of Part1.pdf میتوانید مشاهده کنید.

ح

ماژول part2 یک ساختار پایپلاین شده برای ضرب دو عدد ۳۲ بیتی را پیادهسازی میکند. ورودیهای این ماژول شامل سیگنالهای clk و reset و دو عدد ۳۲ بیتی operand1 و operand2 به عنوان عددهایی که میخواهیم ضرب کنیم، میباشد. خروجی این ماژول یک عدد ۶۴ بیتی به نام result است که نتیجه ضرب را نمایش میدهد.

در مرحله اول پایپلاین، عمل ضرب دو عدد ورودی انجام می شود و نتیجه آن در stage1_result ذخیره می شود. در مرحله دوم، نتیجه محاسبه شده از مرحله قبل ابتدا به وسیلهٔ انتقال به چپ ۳ بیتی هشت برابر می شود و سپس از نتیجه اصلی کم می شود. این کار باعث می شود نتیجه نهایی هفت برابر نتیجه مرحله اول باشد و مطابق با خواسته مسئله باشد.

```
module part2(
    input clk,
    input reset,
   input [31:0] operand1,
   input [31:0] operand2,
   output reg [63:0] result
reg [63:0] stage1_result;
reg [63:0] stage2 result;
always @(posedge clk or posedge reset) begin
    if (reset) begin
        stage1 result <= 0;
        stage2 result <= 0;
        result <= 0;
        // Pipeline Stage 1: Multiply operands
        stage1 result <= operand1 * operand2;</pre>
        // Pipeline Stage 2: Multiply the result by 7 using addition and shifting
        stage2 result <= (stage1 result << 3) - stage1 result;</pre>
        result <= stage2 result;
end
endmodule
```

سپس در ماژول part2_tb صحت عملکرد مدار را مورد بررسی قرار دادم و همانطور که مشاهده میکنید به درستی نتیجه میدهد.

a=	10, b=	5, result=	350
a=	20, b=	<pre>3, result=</pre>	420
a=	1. b=	4. result=	28

همانطور که در تصویر زیر مشاهده می کنید، با اعمال محدودیت زمانی، می توان گفت فرکانس کاری مدار برابر 222 Met شد.)

```
NET "clk" TNM_NET = clk;
TIMESPEC TS_clk = PERIOD "clk" 4.5 ns HIGH 50%;
```

$$\frac{1}{4.5 \times 10^{-9}} = 222MHz$$

منابع مصرفی مدار را در فایل Design Summary of Part2.pdf میتوانید مشاهده کنید. با مقایسه منابع مصرفی مدارهای part1 و part2 مشاهده می کنیم که تعداد register ها و LUT ها تقریبا باهم برابر بوده اما تعداد DSP48 های استفاده شده در part1 چهارتا از part2 بیشتر بوده که مطابق انتظارمان است.


فيلتر FIR

الف

ساختارهای متداول فیلتر FIR را میتوان به دو دسته اصلی تقسیم کرد: ساختار مستقیم (Direct) و ساختار RIR بکار میروند و هر کدام ساختار Transpose. این دو ساختار در روشهای مختلف محاسبه فیلتر FIR بکار میروند و هر کدام ویژگیها و مزایای خاص خود را دارند.


ساختار مستقیم: در این ساختار، هر عضو فیلتر با وزنهای مخصوص به خود به ترتیب از ورودیهای فیلتر گذر می کند و خروجی تولید می کند. عملکرد این ساختار بسیار مستقیم و قابل فهم است. با این حال، این ساختار ممکن است در صورت داشتن تعداد زیادی وزن ورودی، حجم زیادی از محاسبات را مستلزم شود که ممکن است به مشکل محاسباتی منجر شود.

- در این ساختار، خروجی فیلتر با استفاده از ترکیب خطی مستقیم از ورودیها و ضرایب فیلتر محاسبه می شود.
 - این ساختار معمولاً مناسب برای فیلترهای با تعداد ضرایب کم و مقیاس کوچک است.
- این ساختار برای محاسبات ساده تر و مستقیم تر به نظر می رسد و عموماً مناسب برای سیستمهای با محدودیت یردازشی است.



ساختار transpose: این ساختار از اتصالات متقارن و وزنهای متقارن برای کاهش تعداد عملیات محاسباتی استفاده می کند. با استفاده از این ساختار، میتوان تعداد محاسبات را به شدت کاهش داد. این ساختار به خصوص مفید است زمانی که تعداد زیادی از وزنها صفر هستند، چرا که با استفاده از وزنهای غیر صفر، تعدادی از محاسبات اضافی را حذف می کند. اما این ساختار ممکن است پیچیدگی محاسباتی را افزایش دهد.

- در این ساختار، محاسبات به طور موازی انجام میشوند و خروجیهای میانی در هر مرحله برای محاسبههای بعدی استفاده میشوند.
 - این ساختار عموماً برای فیلترهای با تعداد زیادی ضریب و مقیاس بزرگ مناسب است.
- از آنجا که این ساختار بهینهسازیهای موازی را فراهم میکند، برای سیستمهای با پردازش موازی یا سیستمهای با محدودیت زمانی مناسب است.



ب

ماژول FIR Filter یک فیلتر FIR با ۱۰ تپ است که برای پردازش سیگنالهای ورودی به کار میرود. FIR Filter ورودی های این ماژول شامل سیگنال کلاک (Clk)، سیگنال ریست (Reset)، یک ورودی ۸ بیتی (CoefficientIndex) که به صورت استریم به ماژول وارد می شود، یک ورودی ۴ بیتی (NewCoefficientValue) که مقدار که شماره ضریب مورد نظر را مشخص می کند، یک ورودی ۸ بیتی (CoefficientWriteEnable) که مقدار جدید برای ضریب را تعیین می کند، و یک ورودی تک بیتی (FilteredOutput) که فعال کردن نوشتن ضریب جدید را تعیین می کند. همچنین یک خروجی ۲۵ بیتی (FilteredOutput) وجود دارد که به صورت استریم از ماژول خارج می شود.

ماژول FIR Filter از طریق پارامتر numberOfTaps که برابر با ۱۰ است، تعداد تپهای فیلتر را مشخص می کند. این ماژول با استفاده از یک آرایه از ضرایب و یک بافر برای دادههای ورودی عملکرد خود را انجام می دهد. در هر لبه کلاک، ضرایب به روزرسانی می شوند، داده های ورودی جدید وارد بوفر می شوند، و سپس عملیات فیلتر FIR با استفاده از ضرایب و داده های ورودی در هم ضرب و جمع انجام می شود تا خروجی تولید شود.

```
parameter numberOfTaps = 10;
integer tapIndex;
integer coefficientIndex;
reg signed[7:0] Coefficients[numberOfTaps - 1:0]; // Coefficient values
reg signed[7:0] InputFrame[numberOfTaps - 1:0]; // Input data buffer
reg signed[24:0] OutputResult;
always @(posedge Clk) begin
    if(!Reset) begin
        for(tapIndex = 0; tapIndex < numberOfTaps; tapIndex = tapIndex + 1) begin // Initialization</pre>
            InputFrame[tapIndex] <= 8'd0;</pre>
            Coefficients[tapIndex] <= 8'd0;</pre>
        FilteredOutput <= 25'd0;
        if(CoefficientWriteEnable)
           Coefficients[CoefficientIndex] <= NewCoefficientValue; // Update coefficient</pre>
        InputFrame[0] <= InputData;</pre>
        for(tapIndex = 1; tapIndex < numberOfTaps; tapIndex = tapIndex + 1) begin</pre>
            InputFrame[tapIndex] <= InputFrame[tapIndex-1]; // Shift input buffer</pre>
        FilteredOutput <= OutputResult;</pre>
always @(*) begin
    OutputResult = 0;
    for(coefficientIndex = 0; coefficientIndex < numberOfTaps; coefficientIndex = coefficientIndex + 1) begin // FIR filter operation
        OutputResult = OutputResult + Coefficients[coefficientIndex] * InputFrame[coefficientIndex];
```

ماژول FIR_Filter_tb تست بنچ برای اعتبارسنجی ماژول FIR Filter استفاده می شود. در این تست بنچ، ابتدا سیگنالهای ورودی از جمله کلاک (Clk) و سیگنال ریست (Reset) مقداردهی اولیه می شوند. سپس ضرایب FIR Filter با مقادیر مختلف مقداردهی می شوند تا فیلتر آماده به کار شود. سپس یک مقدار ورودی به فیلتر داده می شود و خروجی آن بررسی می شود.

در طول اجرای تست بنچ، خروجی FIR Filter با استفاده از عبارت FilterOutput بررسی می شود. اگر خروجی ماژول با مقادیر مورد انتظار مطابقت نداشته باشد، خطایی گزارش می شود و تعداد خطاها ثبت می شود. پس از پایان اجرای تست بنچ، تعداد کل خطاها گزارش می شود و شبیه سازی متوقف می شود.

```
# Starting testbench simulation...
# Reset signal asserted.
 Setting coefficient[ 0] to
# Setting coefficient[ 1] to
# Setting coefficient[ 2] to
# Setting coefficient[ 3] to
# Setting coefficient[ 4] to
# Setting coefficient[ 5] to
# Setting coefficient[ 6] to
# Setting coefficient[ 7] to
# Setting coefficient[ 8] to
# Coefficient initialization completed.
# Inputting value 1 to the filter.
# Output[
                   0] is correct:
# Output[
                   1] is correct:
# Output[
                   2] is correct:
# Output[
                   3] is correct:
# Output[
                   4] is correct:
# Output[
                   5] is correct:
# Output[
                   6] is correct:
                   7] is correct:
                   8] is correct:
# Testbench simulation completed.
# Number of errors =
```

همانطور که مشاهده میکنید تعداد خطاها صفر میباشد که صحت عملکرد ماژول ما را تایید میکند.

ب

زمانی که ضرایب یک فیلتر FIR به صورت متقارن هستند، به عنوان یک فیلتر symmetric FIR شناخته می شوند. در این حالت، رابطه زیر بین ضرایب برقرار است:

$$\forall i: 0 \leq i \leq N: b_i = b_{N-i}$$

بنابراین، ضرایب فیلتر در موقعیت i و N-i مقادیر یکسانی دارند. این به این معناست که ضرایب از مرکز به لبهها به صورت متقارن تغییر می کنند.

در این حالت، انجام محاسبات برای محاسبه خروجی فیلتر سادهتر میشود. به عنوان مثال، اگر فیلتر با تعداد تپ فرد داشته باشیم، میتوانیم از ویژگی متقارن بودن ضرایب استفاده کنیم تا از انجام محاسبات تکراری در حساب جمع و ضرب خودداری کنیم. این ویژگی باعث بهینهسازی عملیات محاسباتی میشود و بهبود عملکرد و سرعت فیلتر میدهد.

در ماژول FIR_Filter_Symmetric تغییرات فوق را اعمال کرده و با همان تست بنچ قسمت الف که در فایل FIR_Filter_Symmetric موجود میباشد، صحت عملکرد ماژول را بررسی کردیم.

```
# Starting testbench simulation...
 Reset signal asserted.
 Setting coefficient[ 0] to
 Setting coefficient[ 1] to
 Setting coefficient[ 2] to
 Setting coefficient[ 3] to
 Setting coefficient[ 4] to
 Setting coefficient[ 5] to
 Setting coefficient[ 6] to
                                3
 Setting coefficient[ 7] to
# Setting coefficient[ 8] to
 Coefficient initialization completed.
# Inputting value 1 to the filter.
# Output[
                   0] is correct:
 Output[
                   1] is correct:
 Output[
 Output[
                   3] is correct:
 Output[
                   4] is correct:
                   5] is correct:
                   6] is correct:
                   7] is correct:
                   8] is correct:
 Testbench simulation completed.
# Number of errors =
```

همانطور که مشاهده میکنید تعداد خطاها صفر میباشد که صحت عملکرد ماژول ما را تایید میکند.

3

- کاهش محاسبات تکراری: یکی از مزایای بزرگ ساختار متقارن این است که محاسبات تکراری را به شدت کاهش می دهد. زیرا ضرایب متقارن با یکدیگر همانند آینه در مرکز ایستاده اند. بنابراین، به جای محاسبه خروجی فیلتر برای هر تپ، می توان فقط نیمی از آنها را محاسبه کرد و سپس خروجی نهایی را با تکرار آینه آن محاسبات به دست آورد.
- بهینه سازی عملیات جمع و ضرب: با توجه به متقارن بودن ضرایب، عملیات جمع و ضرب می تواند به طور موازی انجام شود. این بهینه سازی موجب افزایش سرعت عملیاتی و کارایی فیلتر می شود.
- کاهش پیچیدگی سختافزاری: به علت ساده تر بودن عملیات محاسباتی و از پیش پردازشها، ساختار متقارن به عنوان یک راهکار سختافزاری ساده تر و کارآمدتر محسوب می شود. این سادگی و کارآیی می تواند منجر به کاهش نیاز به منابع سختافزاری و مصرف توان باشد.

٥

در این مرحله با فرض اینکه ضرایب فقط مقادیر ۱، ۱، و - ۱ را به خود می گیرند، عملیات ضرب ماتریسی FIR فیلتر از بین میرود و صرفا با استفاده از عملیات جمع و تفریق میتوانیم توان خروجی فیلتر را محاسبه کنیم. این به معنای این است که برای هر نمونه ورودی، ما فقط نیاز به یک عملیات جمع یا تفریق داریم. این عملیات باعث کاهش تعداد عملیات مورد نیاز برای پردازش و همچنین کاهش پیچیدگی سختافزاری می شود و در نتیجه پیاده سازی آن بر روی FPGA هم ساده تر و کارا تر می شود.

```
parameter numberOfTaps = 10;
                                              // Number of filter taps
integer tapIndex;
integer coefficientIndex;
reg signed[1:0] Coefficients[numberOfTaps - 1:0]; // Coefficient values
reg signed[7:0] InputFrame[numberOfTaps - 1:0]; // Input data buffer
reg signed[18:0] OutputResult;
always @(posedge Clk) begin
        for(tapIndex = 0; tapIndex < numberOfTaps; tapIndex = tapIndex + 1) begin // Initialization</pre>
            InputFrame[tapIndex] <= 8'd0;</pre>
            Coefficients[tapIndex] <= 2'd0;</pre>
        FilterOutput <= 25'd0;
    else begin
        if(CoefficientWriteEnable)
            Coefficients[CoefficientIndex] <= NewCoefficientValue[1:0]; // Update coefficient</pre>
        InputFrame[0] <= InputData;</pre>
        for(tapIndex = 1; tapIndex < numberOfTaps; tapIndex = tapIndex + 1) begin</pre>
            InputFrame[tapIndex] <= InputFrame[tapIndex-1]; // Shift input buffer</pre>
        FilterOutput <= OutputResult;</pre>
always @(*) begin
    OutputResult = 0:
    for(coefficientIndex = 0; coefficientIndex < numberOfTaps; coefficientIndex = coefficientIndex + 1) begin</pre>
        if(Coefficients[coefficientIndex][0])
            OutputResult = OutputResult + (Coefficients[coefficientIndex][1] ? -InputFrame[coefficientIndex] : InputFrame[coefficientIndex]);
```

سپس توسط ماژول FIR_Filter_One_Coef_tb عملکرد ماژول خود را بررسی می کنیم.

```
# Starting testbench simulation...
 Setting coefficient[ 0] to
# Setting coefficient[ 1] to
# Setting coefficient[ 2] to
# Setting coefficient[ 3] to
# Setting coefficient[ 4] to
# Setting coefficient[ 5] to
# Setting coefficient[ 6] to
# Setting coefficient[ 7] to
 Setting coefficient[ 8] to
# Setting coefficient[ 9] to
                  0] is correct:
# Output[
# Output[
                  1] is correct:
# Output[
                 2] is correct:
                  3] is correct:
                  4] is correct:
                  5] is correct:
# Output[
                  6] is correct:
                 7] is correct:
                 8] is correct:
               9] is correct:
# Testbench simulation completed.
```

همانطور که مشاهده می کنید تعداد خطاها صفر می باشد که صحت عملکرد ما ژول ما را تایید می کند.

٥

همانطور که در تصویر زیر مشاهده می کنید، با اعمال محدودیت زمانی، میتوان گفت فرکانس کاری مدار برابر 80 MHz شد.)

```
NET "clk" TNM_NET = clk;
TIMESPEC TS_clk = PERIOD "clk" 12.5 ns HIGH 50%;
```

$$\frac{1}{12.5 \times 10^{-9}} = 80MHz$$

7

ماژول FIR_Filter_Symmetric_Pipeline ورژن پایپلاین شده ی قسمت ب سوال است که در آخر کار بجای محاسبه ی combinational خروجی، با استفاده از الگوریتم reduce بصورت پایپلاین پیادهسازی کردیم.

اکنون به کمک ماژول FIR_Filter_Symmetric_Pipeline_tb صحت عملکرد مدار خود را به کمک ISIM بررسی میکنیم.

```
Starting testbench simulation...
Finished circuit initialization process.
Reset signal asserted.
Setting coefficient[ 0] to
Setting coefficient[ 1] to
Setting coefficient[2] to
Setting coefficient[3] to
Setting coefficient[4] to
Setting coefficient[5] to
Setting coefficient[6] to
Setting coefficient[7] to
Setting coefficient[8] to
Coefficient initialization completed.
Inputting value 1 to the filter.
              0] is correct:
Output[
Output[
             1] is correct:
Output[
             2] is correct:
Output[
             3] is correct:
Output[
              4] is correct:
Output[
             5] is correct:
                                  3
Output[
             6] is correct:
Output[
              7] is correct:
                                  2
Output[
              8] is correct:
Testbench simulation completed.
Number of errors =
```

همانطور که مشاهده میکنید تعداد خطاها برابر صفر است و مدار ما به درستی عمل میکند. با اعمال محدودیت زمانی که در تصویر زیر مشاهده میکنید، میتوان گفت فرکانس کاری مدار برابر 133 MHz است. (دقت شود که در این حالت تمامی constraintها met شد.)

```
NET "clk" TNM_NET = clk;
TIMESPEC TS clk = PERIOD "clk" 7.5 ns HIGH 50%;
```

$$\frac{1}{7.5 \times 10^{-9}} = 133MHz$$

با استفاده از پایپلاینینگ، عملکرد کد بهبود یافته است. این به معنای این است که فرآیند پردازش اطلاعات به چندین مرحله تقسیم شده است که هر مرحله تنها انجام یک قسمت از محاسبات را بهصورت همزمان با سایر مراحل انجام می دهد. این بهینه سازی باعث افزایش سرعت عملکرد و کارایی کلی فیلتر می شود.

در ماژول قسمت ب، تمامی محاسبات در یک حلقه واحد انجام میشدند، در حالی که در کد بهبود یافته، محاسبات به چندین مرحله تقسیم شدهاند. این تقسیم بندی سبب میشود که محاسبات هر مرحله زمان کمتری برای انجام داشته باشند و بتوانند با فرکانس کلاک بالاتری هماهنگ شوند.

ط

ماژول پیاده سازی شده یک فیلتر FIR است که با استفاده از تکنیک Resource Sharing بهینه سازی هر شده است. در این ماژول، داده های ورودی با فاصله های Λ کلاک به ماژول اعمال می شوند. برای هر داده ورودی، داده های قبلی در یک بافر ذخیره می شوند و با استفاده از آنها خروجی فیلتر محاسبه می شود. همچنین، مقادیر ضریب فیلتر نیز در یک آرایه ذخیره می شوند و می توان آنها را به روز کرد. برای محاسبه خروجی فیلتر، هر ضریب با داده متناظرش در بافر ضرب می شود و سپس نتایج حاصل از ضرب ها جمع می شوند. این عملیات ضرب و جمع در Λ 0 مرحله انجام می شود که در هر مرحله، یک ضرب و یک جمع انجام می شود. این به معنی استفاده مجدد از منابع برای انجام ضرب و جمع است، که منجر به کاهش مصرف منابع می شود. در نهایت، خروجی فیلتر در هر مرحله به خروجی قبلی اضافه می شود و در پایان همه مراحل، خروجی نهایی فیلتر حاصل می شود. این ماژول همچنین قابلیت Reset و به روزرسانی ضرایب فیلتر را دارد.

در ماژول FIR_Filter_Resource_Share_tb صحت عملكرد مدار را بررسي و تاييد ميكنيم.

```
Finished circuit initialization process.
Reset signal asserted.
Setting coefficient[ 0] to
Setting coefficient[ 1] to
Setting coefficient[8] to
Setting coefficient[ 9] to 10
Coefficient initialization completed.
Inputting value 1 to the filter.
Output[
               11] is:
               13] is:
Output
Output
               14] is:
               15] is:
Output
Output
               16] is:
               17] is:
               18] is:
               19] is:
               20] is:
Testbench simulation completed
```

منابع مصرفی مدار این قسمت را در فایل resource share utilization.pdf و بخش ب را در resource share utilization.pdf می توانید مشاهده کنید.

با مقایسه منابع مصرفی مشاهده میکنیم که تعداد DSP48 های بخش resource share یک عدد ولی در بخش با کاهش تعداد جمع کنندهها و ضرب

كنندهها، منابع مصرفي مدار كاهش يافت.

۲

ماژول FIR_Filter_Dual_Input یک فیلتر FIR یک فیلتر FIR_Filter_Dual_Input دو ورودی است که در هر لبه کلاک، دو ورودی را دریافت و پردازش میکند. این ماژول حافظهای برای ذخیره ضرایب و دادههای ورودی دارد. در حالت ریست، ماژول در حالت اولیه قرار می گیرد. در حالت بعدی، اگر coefficient_write_enable فعال باشد، ضرایب و دادههای ورودی در حافظه ذخیره می شوند. در غیر این صورت، ماژول به حالت بعدی می رود که در آن خروجی های FIR محاسبه می شوند.

صحت این ماژول توسط ماژول FIR_Filter_Dual_Input_tb مورد بررسی قرار گرفت و تایید شد. خروجی تستبنچ در حالتی که ورودی ۱ و۲ و۳ و۴ و۵ و۶ باشد را در تصویر زیر مشاهده می کنید.

```
# First Output:
                       4, Second Output:
 First Output:
                       7, Second Output:
                                                   3
# First Output:
                       11, Second Output:
                       16, Second Output:
# First Output:
                                                  10
                       26, Second Output:
# First Output:
                                                  17
                       39, Second Output:
# First Output:
                                                  27
# First Output:
                       55, Second Output:
                                                  40
# First Output:
                       74, Second Output:
# First Output:
                       96, Second Output:
                                                  75
# First Output:
                      112, Second Output:
# First Output:
                      128, Second Output:
                                                 111
                      146, Second Output:
# First Output:
                                                 127
                      166, Second Output:
# First Output:
                                                 145
# First Output:
                      166, Second Output:
                                                 165
                     170, Second Output:
# First Output:
                                                 167
# First Output:
                      176, Second Output:
                                                171
                      184, Second Output:
# First Output:
                                                177
                      194, Second Output:
# First Output:
                                                 185
# First Output:
                      206, Second Output:
                                                 195
# First Output:
                    222, Second Output:
238, Second Output:
                                                 207
# First Output:
                                                 221
# First Output:
                    256, Second Output:
                                                 237
# First Output:
                      276, Second Output:
                                                 255
```