
به نام خدا

درس طراحی سیستمهای مبتنی بر ASIC/FPGA

دکتر مهدی شعبانی دانشکده مهندسی برق دانشگاه صنعتی شریف پروژه پایانی درس نیمسال دوم ۱۴۰۳–۱۴۰۲

هدف. انجام پردازش سیگنال ساده روی Zynq – آشنایی با Scrambler و Descrambler – آشنایی با FFT و نمایش طیف سیگنالهای دیجیتال از طریق HDMI روی نمایشگر

شرح کلی پروژه. در این پروژه سیگنال مربعی، مثلثی، دندانه ارهای و سینوسی در پردازنده (PS) ساخته می شود و پس از Descramble شدن از طریق لینک بین PS/PL، به FPGA منتقل می شوند. در سمت PL ابتدا این سیگنالها Scramble می شوند و سپس با استفاده از FFT، سیگنال دریافتی به همراه طیف آن از طریق HDMI روی صفحه نمایشگر نمایش داده می شوند. بلوک دیاگرام کلی از این پروژه به صورت نشان داده شده در شکل زیر می باشد.




در طراحی و نحوهی انجام بخشهای مختلف دست شما کاملاً باز هست و با خیال راحت می توانید ایدههای خود را پیاده سازی کنید.

فاز اوّل پروژه.

در این فاز ابتدا چهار نوع موج مربعی، دندانارهای، مثلثی و سینوسی را در PS میسازید (هرکدام ۱۰۲۴ نمونه کر این سیگنال را از طریق پورت HP زینک و با کانفیگ مناسب برای DMA به DMA انتقال می دهید. با فشردن PS_KEY1 سیگنال ارسالی به FPGA بین چهار سیگنال ساخته شده تغییر می کند. DMA سیگنال دریافتی از PS (که به فرمت AXI Stream است) را به صورت AXI Memory Map تحویل می دهد. در سمت FPGA نیاز هست تا سیگنالی که به صورت استریم دائماً در حال دریافت است را نمونه برداری کند و به بلوک FFT تحویل دهد؛ تعداد

نقاط تبدیل فوریه را ۱۰۲۴ در نظر بگیرید. همانطور که میدانید خروجی FFT یک سیگنال مختلط است که باید در این مرحله از تقریب $|Real| + |Image| \cong \sqrt{Real^2 + Image^2} \cong |Real|$ استفاده کنید. توجه کنید که سیگنال ساخته شده در PS نیز به صورت مختلط است.(هر نمونهای که به FPGA داده می شود شامل دو بخش ۸ بیتی به عنوان بخش حقیقی و موهومی است.) سپس با مشخص شدن FFT و سیگنال دریافتی، صفحه نمایشگر به دو بخش تقسیم می شود که در بخش بالایی تصویر شکل موج دریافتی و در بخش پایینی آن خروجی طیف نمایش داده میشود. توجه کنید که برای FFT از IP Core أن استفاده نماييد. نحوهي استفاده از أن را نيز با مراجعه به سند فني مربوط به أن فرا بگيريد.

در این فاز می توانید از پروژههای تمیلیت ویدئوی ۱۷ کمک بگیرید.



تصویری ناقص از دیاگرامی که شما درنهایت به آن خواهید رسید (بخشی که ماژول پردازشی شما قرار خواهد گرفت نارنجی شده است)

فاز دوم پروژه.

در این فاز به ساختار قبلی یک ASM قراردادی به همراه Scrambler اضافه می شود. در واقع در نهایت در این پروژه، شما یک فرستنده در بخش PS و یک گیرنده در بخش PL پیادهسازی می کنید. در انتخاب نوع ASM و هدر به معنی شروع فریم، دست شما باز هست؛ به عنوان پیشنهاد می توانید از هدر CCS/DS استفاده کنید یا چندین نمونه را به عنوان هدر ارسال کنید و در گیرنده به منظور ریست کردن Descrambler خود منتظر دریافت آن باشید. توجه داشته باشید که با نرخ ثابتی، PS همواره سیگنال ساخته شده را به PL ارسال میکند؛ طول فریم خود را ۵۱۲ درنظر بگیرید و ابتدای هر ۵۱۲ نمونه ابتدا هدر خود را قرار دهید و سپس بعد از ریست کردن Scrambler به مقدار اوّلیه، مشابه استاندارد DVB-S2 کنید. در سمت گیرنده نیز با داشتن مشابه همین Scrambler کنید. در سمت گیرنده نیز با داشتن مشابه همین Scrambler دادههای اصلی بازیابی می شوند. برای اطلاعات بیشتر در منابع اینترنتی جستجو کنید.

فاز سوم پروژه.(امتیازی)

در این فاز سیگنال ارسالی در متلب ساخته می شود و سپس با استفاده از UART به Zynq ارسال می شود.

زمانبندی.

۹ خرداد ۱۴۰۳	فاز اوّل
۸ تیر ۱۴۰۳	فاز دوم
۸ تیر ۱۴۰۳	فاز سوم

نكات تكميلي.

- بخش بزرگی از نمره ی پروژه به تلاش و ایده های شما اختصاص دارد؛ لذا در نگارش گزارش نهایت تلاش را انجام
 دهید و سعی کنید به بهترین شکل ممکن کار خود را ارائه دهید.
- و فاز اوّل قبل از امتحانات تحویل گیری می شود که زمان اختصاص یافته به هر گروه اطلاع رسانی می شود و این زمان در هفته ی آخر کلاس ها می باشد.
 - فاز دوم و سوم نیز بعد از امتحانات طی یک جلسه تحویل گیری می شود.
 - توجه کنید که تاریخهای ذکر شده تاریخ نهایی تحویل کدها به همراه گزارش کاملی از روند انجام کار است.
- انجام پروژه گروهی و تحویل دهی آن به صورت فرد به فرد انجام می شود؛ بنابراین هر دو نفر باید به نحوه ی انجام و بخشهای مختلف مسلط باشید.
- همچنان هدف اصلی پروژه لذت بردن شما از انجام یک پروژه ی ساده و یادگیری شماست؛ بنابراین سعی کنید از این فرصت نهایت استفاده را ببرید.