

دانشگاه صنعتی شریف دانشکده مهندسی برق درس ساختار کامپیوتر و ریزپردازنده و آزمایشگاه (25-754)

# آزمایش شماره ۲ جمعکننده ممیز شناور

تهیه کنندگان: دکتر محمدرضا موحّدین

مهندس سید سینا دزفولی مهندس سینا شهسواری

## به نـــام خـــدا

## پیادهسازی و شبیهسازی جمع کننده اعداد ممیز شناور

هدف از این آزمایش پیادهسازی یک جمع کننده اعداد ممیز شناور دقت عادی بر طبق استاندارد IEEE-754 است. این جمع کننده بایستی پس از طراحی، توسط نرمافزار ModelSim شبیه سازی شود تا حداکثر اطمینان از صحّت عملکرد سختافزار توصیف شده به دست آید.

#### پیش از آزمایشگاه:

الف) مطالب مربوط به موضوع آزمایش را به صورت دقیق مرور کنید.

ب) جهت یادآوری، نمایش اعداد در فرمت FEE-754 و مفهوم فیلدهای آن از کتاب مرجع در اینجا تکرار شده است:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
s	s exponent					fraction																									
1 bit	1 bit 8 bits														23	3 bit	s														

<u>S</u> ign	<u>E</u> xponent	<u>F</u> raction	Representation					
S	0	Zero	±0 <sup>r</sup>					
S	0	Non-Zero	$(-1)^{S} \times 0.F \times 2^{-126}$					
S	1-254	Anything	$(-1)^{S}\times 1.F\times 2^{E-127}$					
S	255	Zero	± ∞					
S	255	Non-Zero	NaN (Not a Number)					

#### مشخصات طرح:

در این آزمایش لازم است مدول  $fp_adder$  که دارای دو ورودی TT بیتی a و b و یک خروجی TT بیتی a است، طراحی شود. ورودیها و خروجی همگی با فرمت اعداد ممیز شناور دقت عادی بر طبق استاندارد a است. خروجی، حاصل جمع دو عدد ورودی است. با توجه به فرمت عمومی اعداد، ورودیها ممکن است مختلفالعلامه باشند و لذا عملیات جمع پس از تبدیل دو عدد از فرمت عدد a علامت a به فرمت مکمل دو انجام می شود و سپس نتیجه a مجدداً به فرمت اولیه باز می گردد.

جهت ساده سازی و تمرکز بر جزئیات عملیات جمع، ورودی ها و خروجی هیچگاه به شکل  $\infty \pm e$  و یا NaN نخواهند بود، یعنی بخش توان آنها هیچگاه برابر با ۲۵۵ نیست. از طرف دیگر، هم ورودی ها و هم خروجی ممکن است به شکل normalized و یا denormalized باشند، یعنی بخش توان E ممکن است برابر با صفر باشد.

این پیاده سازی بایستی منجر به یک مدار کاملا ترکیبی شود و توصیف کلیه مدارها فقط و فقط به کمک عبارتهای continuous assignment در زبان وریلاگ انجام پذیرد. این بدین معنا است استفاده از دیگر قابلیتهای زبان در این آزمایش مجاز نیست.در اتخاذ ایت تصمیم، بعضی اهداف آموزشی نقش ایفا کرده است.

Floating Point 1


Single Precision <sup>2</sup>

این سطر از جدول حالت خاصّی از سطر بعدی آن است.  $^3$ 

Sign Magnitude 4

## الگوريتم جمع اعداد مميز شناور:

بلوک دیاگرام عملیات جمع اعداد ممیز شناور در زیر آورده شده است:



مراحل انجام عملیات جمع به اختصار به شرح ذیل است. این مراحل بایستی در این آزمایش به صورت ترکیبی به وسیله یک یا چند عبارت continuous assignment در زبان وریلاگ توصیف شوند. البته به دلیل تمرکز بر روی ماهیت عمل جمع اعداد ممیز شناور و محدود کردن مدار به یک مدار صددرصد ترکیبی، ممکن است در بخشهایی، مدار به صورت کاملاً بهینه طراحی نشده باشد که در این آزمایش چشمپوشی می گردد.

- E عدد بازسازی شود. از یک طرف، بایستی بیت مخفی E praction و E praction در ابتدا لازم است بخشهای استخراج شود. برای این منظور، ابتدا صفر بودن E را بررسی می کنیم. اگر E صفر باشد، بیت مخفی در بخش بالایی E صفر است و در غیر این صورت یک.
- 2- از طرف دیگر، اگر E=0 باشد، در حوزه اعداد با بایاس ۱۲۷ (که بصورت معمول در اعداد normalized مورد استفاده قرار گرفته است)، هم ارز E=1 است. یادآوری می شود در حالت E=0 ارزش واقعی توان برابر ۱۲۶- است که هم ارز

E=1 یعنی E=1 است. نتیجه این بخش مانند بند قبل به کنترل صفر بودن E=1 وابسته است.

- تذکر: کلیه عملیات روی توان E، اگر چه یک عدد با بایاس ۱۲۷ است، همانند یک عدد بدون علامت صورت می پذیرد. توجه داشته باشید بایاس بودن عدد در نحوه انجام عملیات جمع آن اثری نمی گذارد و صرفاً هنگام ضرب، باید به آن توجه شود.
- (LSB) و قصن ابتدا بد نیست جایی برای بیتهای  $\underline{\mathbf{G}}$  uard و  $\underline{\mathbf{G}}$  و سمت راست (LSB) و مین ابتدا بد نیست جایی برای بیتهای  $\underline{\mathbf{G}}$  و  $\underline{\mathbf{G}}$  و مین ابتدا بد نیست جایی برای بیتهای  $\underline{\mathbf{G}}$  و مین ابتدا بد این بیتهای عنوان دهیم.
- 4- اکنون بایستی عدد با E بزرگتر را در سمت راست جمع کننده ی بزرگ و دیگری را در سمت چپ قرار داد. بنابراین به یک مقایسه کننده هشت بیتی برای مقایسه توانها نیاز داریم. از طرف دیگر لازم است عدد با توان کوچکتر را به اندازه قدر مطلق تفاضل دو توان به سمت راست شیفت داد که برای استخراج مقدار شیفت به یک تفریق کننده هشت بیتی نیاز داریم . این دو عملیات می توانند با هم ترکیب شده و در یک تفریق کننده انجام پذیرد. بیت borrow خروجی تفریق کننده بیانگر کوچکتر یا بزرگتر بودن توانها است. برای استخراج مقدار شیفت، خروجی تفریق کننده ممکن است لازم باشد که قرینه شود (چرا و در چه شرایطی؟)
- تذکر: کلیه تلاشهای فوق برای قرار دادن عدد با توان بزرگتر در سمت راست جمع کننده ی بزرگ و عدد با توان کوچکتر در سمت چپ آن است. در حالت عدم تساوی توانهای دو عدد، می توان مطمئن بود ارزش عدد سمت راست بیشتر از عدد سمت چپ است و نتیجه گرفت که حاصل جمع نیز با عدد بزرگتر همعلامت است. با این حال، زمانی که توان دو عدد با هم برابر است، اطمینان فوق برقرار نیست، زیرا قسمت ۲ در زمان جابجایی اعداد با هم مقایسه نشده اند. در این صورت نتیجه محاسبات نیاز به توجّه بیشتری دارد. مثلاً حاصل جمع دو عدد مختلف العلامه با توانهای مساوی و ۲ بسیار نزدیک به هم، می تواند منجر به عدد بسیار کوچک و چه بسا denormalized گردد.
- 5- اکنون زمان آن رسیده است عدد با توان کوچکتر، که در سمت چپ جمع کننده ی بزرگ قرار گرفته است، باید به مقداری که در مرحله قبل حساب شده، به سمت راست شیفت داده شود. دو بیت از بیتهایی که به سمت راست شیفت داده می شوند، به دلیل پیش بینی دو بیت اضافه در سمت راست عدد که در مرحله T انجام شد، دور ریخته نمی شوند و در T و T حفظ می شوند. ولی یک نماینده T بیتی از حاصل T شده بقیه بیتهای دور ریخته شده، ناشی از شیفت عدد به سمت راست، باید به عنوان بیت T استخراج و نگهداری گردد. بیت T به T التنجراج و متناظر آن یک T بیت صفر به T عدد سمت راست (عدد با توان بزرگ T) اضافه می گردد.
- 6- با توجه به این که ورودیها ممکن است منفی یا مثبت باشند، قبل از عملیات جمع نیاز است که اعداد با توجه به علامتشان از فرمت عدد-علامت به فرمت مکمل دو تبدیل شوند و سپس وارد جمع کننده شوند.

Hidden Bit <sup>5</sup>

- 7- اکنون اعداد سمت راست و چپ آماده ی جمع هستند. تعداد بیت جمع کننده نیز بایستی با دقت انتخاب شود. یادآوری می گردد که تاکنون: ۲ به تنهایی ۲۳ بیت، یک بیت مخفی و سه بیت GRS شناسایی شده اند. عملیات جمع در حوزه اعداد علامت دار انجام شده و نبایستی سرریز (overflow) داشته باشد. اکنون سؤال این است: تعداد بیتهای جمع چندتا است؟
- 8- از آنجایی که خروجی نهایی به صورت مکمل دو است، بایستی مجدداً به فرمت عدد-علامت باز گردانده شود، همچنین علامت نهایی استخراج شود. سؤال: علامت حاصل جمع نهایی چگونه در این مرحله استخراج می شود؟
- 9- اکنون بایستی حاصل عملیات فوق نرمالیزه گردد و ترجیحاً به شکل ۱.F درآید. البته در این میان، اگر توان عدد به مقدار یک کاهش یابد (یک در حالت بایاس و ۱۲۶- در حالت عادی)، این به معنای عدم امکان نرمالیزه کردن بیش از آن و denormalized بودن عدد نهایی بوده و میتوان به شکل ۵.F اکتفا نمود. البته در این صورت، توان E صفر تبدیل می شود. برای نرمالیزه کردن بایستی توجه داشت که خروجی جمع کننده ممکن است یکی از سه حالت زیر را داشته باشد.

الف- اصلاً نياز به شيفت نداشته باشد،

ب- نیاز به یک بیت شیفت به سمت راست داشته باشد ،

ج- تعداد دلخواهی شیفت به چپ برای آن لازم باشد. (حداکثر این تعداد چند بیت است؟)

جهت ساده سازی عملیات، می توان نقطه ممیز را موقتاً یک بیت به سمت چپ منتقل کرد (و البته این شیفت را در توان عدد جبران نمود) و تصمیم گرفت حاصل خروجی جمع کننده بزرگ به تعداد صفر یا بیشتر نیاز به شیفت به سمت چپ دارد. برای این منظور بایستی اولین یک در بالاترین رتبه را پیدا کرد: یعنی پیدا کردن یکی که همه بیتهای بالاتر از آن صفر باشند. به این کار Leading One Detection گفته می شود.

تذکر: برای انجام این کار می توانید از قطعه کد زیر الگو بگیرید که برای یک wire هشت بیتی، شمارهی اولین بیت که مقدار یک دارد را در یک متغیر ذخیره می کند.

```
1 assign k = s[7] ? 7 :
2 s[6] ? 6 :
3 s[5] ? 5 :
4 s[4] ? 4 :
5 s[3] ? 3 :
6 s[2] ? 2 :
7 s[1] ? 1: 0 ;
```

- مقدار شیفت به دست آمده در بالا، اگر چه می تواند شکل عدد را به صورت 1.F تبدیل نماید ولی دارای این خطر است که توان عدد را بیش از اندازه کاهش داده و آن را کمتر از 1.F = 0)، که کوچکترین توان قابل نمایش است بنماید. پس در واقع، مقدار شیفت بالا بایستی با توان عدد خروجی مقایسه گردد که اگر از آن بیشتر است، مقدار شیفت به اندازه مقدار توان محدود گردد. در این حالت، عدد به صورت denormalized در خواهد آمد.
- و طبق روش التاندارد التا
- 12- پس از گردکردن، عدد ممکن است نیاز به نرمالیزه کردن مجدد داشته باشدکه با یک بیت شیفت به سمت راست انجام می پذیرد. در حالت بسیار خاص، این مرحله به تنهایی می تواند منجر به تبدیل عدد به  $\infty$   $\pm$  گردد که از موضوع این آزمایش خارج است.

خسته نباشیــــد: اکنون نتیجه بخشهای مختلف عدد حاصل جمع آماده است. شما می توانید با کنار هم گذاشتن آنها، عدد نهایی را ساخته و در خروجی قرار دهید: {S, E, F} ©

Rounding <sup>6</sup>

### تست طرح:

با استفاده از نرمافزار ModelSim، طراحی خود را شبیه سازی کنید. برای تست کد خود، می توانید علاوه بر تستبنچی که در اختیار شما قرار گرفته است، از بردارهای تست زیر در تستبنچی که خودتان می نویسید نیز استفاده نمایید:

```
32'h440d491c + 32'h4d064db7 = 32'h4d064dda
32'h366b66c4 + 32'h42307eb7 = 32'h42307eb8
32'h12e1798b + 32'h121f73da = 32'h131899bc
32'h575360bf + 32'h5c673cd6 = 32'h5c6771ae
32'h422d54dc + 32'h368e0d66 = 32'h422d54dd
32'h49f7442b + 32'h50781481 = 32'h50781c3b
32'h18502b00 + 32'h16d47f61 = 32'h186abaec
32'h4d675968 + 32'h4ad42cf7 = 32'h4d6dfad0
32'h5d240588 + 32'h55797cfe = 32'h5d240681
32'h285248db + 32'h27251643 = 32'h287b8e6c
32'h01925662 + 32'h81b81010 = 32'h8096e6b8
32'h00012832 + 32'h0014283c = 32'h0015506e
32'h00012832 + 32'h8014283c = 32'h8013000a
32'h00b627be + 32'h000a21a8 = 32'h00c04966
32'h00b627be + 32'h800a21a8 = 32'h00ac0616
32'h02682174 + 32'h826f0850 = 32'h803736e0
32'h00d47943 + 32'h80c67efc = 32'h000dfa47
32'h440d491c + 32'h00000000 = 32'h440d491c
32'h00004002 + 32'h00000002 = 32'h00004004
32'h3F800001 + 32'hBF800001 = 32'h00000000
32'h3F800001 + 32'hBF800000 = 32'h34000000
32'h40000000 + 32'h34000000 = 32'h40000000
32'h40000000 + 32'h34000001 = 32'h40000001
32'h3fffffff + 32'h34000000 = 32'h40000000
32'h440d491c + 32'h40000000 = 32'h440dc91c
32'h407fffff + 32'h347fffff = 32'h40800000
32'h407fffff + 32'h34000000 = 32'h40800000
32'h407fffff + 32'h34400000 = 32'h40800000
```