

به نام خدا

پروژه ی درس CAD

دکتر خدادادی

اعضای گروه:

علیرضا اسلامی خواه (۹۹۵۲۱۰۶۴)

امیر محمد کمیجانی (۹۹۵۲۲۰۳۲)

آرین عبدالهی ثابت نژاد (۹۹۵۲۱۴۴۲)

امیرعلی فرازمند (۹۹۵۲۲۳۲۹)

موضوع پروژه:

RAM تک پورته ۱۲۸ بایتی

با این قابلیت که خانه ها هر کدام در زمان مشخصی که از ورودی میگیرند
میتوانند طوری تنظیم شوند که پاک شوند یا پاک نشوند

در این پروژه ما یک رم تک پورته طراحی کردیم با حافظه ی ۱۲۸ بیتی (۸×۱۲۸ بیتی). پورت انتیتی رم مان از این قرار است:

```
5 entity Single_port_RAM_VHDL is
6   port (
7       RAM_ADDR: in std_logic_vector(6 downto 0); -- Address to write/read RAM
8       RAM_DATA_IN: in std_logic_vector(7 downto 0); -- Data to write into RAM
9       RAM_WR: in std_logic; -- Write enable
10      RAM_CLOCK: in std_logic; -- Clock input for RAM
11      RAM_DATA_OUT: out std_logic_vector(7 downto 0); -- Data output of RAM
12      timer: in unsigned(7 downto 0); -- Timer value for the address
13      infinityFlag: in std_logic -- Infinity flag for the address
14  );
15 end Single_port_RAM_VHDL;
16
```

- **RAM_ADDR** پورت ورودی که آدرس نوشتن یا خواندن از RAM را نمایش می‌دهد (در این آدرس دیتا باید نوشته شود).
- **RAM_DATA_IN** پورت ورودی که دیتا برای نوشتن در RAM می‌رود.
- **RAM_WR** پورت ورودی که سیگنال فعال سازی نوشتن برای RAM را نمایش می‌دهد. (write enable)
- **RAM_CLOCK** پورت ورودی که سیگنال کلاک برای RAM را نمایش می‌دهد.
- **RAM_DATA_OUT** پورت خروجی که داده خروجی از RAM را نمایش می‌دهد.
- **Timer** پورت ورودی که مقدار تایمر برای آدرس را نمایش می‌دهد (در صورتی که infinityFlag ۰ باشد از آن کاسته می‌شود).
- **infinityFlag** پورت ورودی std_logic که برای آدرس می‌گوید که آیا مقدار خانه باید تا بینهایت بماند یا که با کم شدن تایمر و در نهایت با به ۰ رسیدن آن دیتا را از رم پاک کند.

برای ۳ بخش گفته شده برای هر خانه در architecture مان تایپ های متناظری باید تعریف کنیم:

```
10 architecture Behavioral of Single_port_RAM_VHDL is
11   type RAM_ARRAY is array (0 to 127) of std_logic_vector(7 downto 0);
12   type TIMER_ARRAY is array (0 to 127) of unsigned(7 downto 0);
13   type INFINITY_ARRAY is array (0 to 127) of std_logic;
14
```

- **RAM_ARRAY** یک نوع آرایه که حافظه RAM را با ۱۲۸ عنصر نشان می‌دهد، هر عنصر یک std_logic_vector ۸ بیتی است.

- **TIMER_ARRAY** آرایه ای از unsigned که تایمرها را برای هریک از ۱۲۸ عنصر ذخیره میکند.

- **INFINITY_ARRAY** آرایه که با ۰ و ۱ برای ۱۲۸ عنصر مشخص میکند که آیا با شروع به تمام شدن تایمرش کند و با به ۰ رسیدن آن نابود شود یا نه.

در ادامه سیگنال هایی از تایپ های گفته شده میسازیم و تمام بیت های آن ها را با ۰ در ابتدا مقداردهی میکنیم:

```

21 signal RAM: RAM_ARRAY :=(
22   x"55",x"66",x"77",x"67",-- 0x00:
23   x"99",x"00",x"00",x"11",-- 0x04:
24   x"00",x"00",x"00",x"00",-- 0x08:
25   x"00",x"00",x"00",x"00"
26 );
27 signal timers: TIMER_ARRAY := (
28   (others => (others => '0')) -- Initialize all timers to zero
29 );
30 signal infinityFlags: INFINITY_ARRAY := (
31   (others => '0') -- Initialize all infinity flags to zero
32 );

```

حال به بخش اصلی قطعه مان میرسیم، جایی که منطقش را تعریف کرده ایم:

```

62 begin
63   process (RAM_CLOCK)
64   begin
65     if rising_edge(RAM_CLOCK) then
66       if RAM_WR = '1' then --write enable
67         RAM(to_integer(unsigned(RAM_ADDR))) <= RAM_DATA_IN;
68         timers(to_integer(unsigned(RAM_ADDR))) <= timer;
69         infinityFlags(to_integer(unsigned(RAM_ADDR))) <= infinityFlag;
70       end if;
71       for i in timers'range loop
72         if timers(i) > 0 and infinityFlags(i) = '0' then
73           timers(i) <= timers(i) - 1;
74         elsif timers(i) = 0 then
75           RAM(i) <= (others => '0'); -- Reset data when timer reaches zero
76         end if;
77       end loop;
78     end if;
79   end process;
80   RAM_DATA_OUT <= RAM(to_integer(unsigned(RAM_ADDR)));
81 end Behavioral;

```


در هر کلاک بالارونده قطعه در خط ۶۷ تا ۷۰ چک میکند که اگر دیتای جدیدی باید وارد شود(با RAM_WR)، آنرا و تایمر و infinityFlag مربوطه اش وارد رم میکند.


در خط ۷۳ تا ۷۹ هم برای ۱۲۸ خانه چک میکند که اگر infinityFlagشان ۰ بود و تایمر هنوز به ۰ نرسیده بود، از تایمر متناظر آن ها ۱ واحد کم کند و اگر تایمر خانه ای ۰ شد باید خانه ی آن را در رم ۰ کند در RAM مان دیگر جای آن دیتا "۰۰۰۰۰۰۰۰" خواهیم داشت، infinityFlagش تغییری نمیکند و تایمرش هم قاعتا به ۰ رسیده و آن را هم تغییری نمیدهیم،

چرا که نیازی نیست. همچنین در حالتی که infinityFlag خانه ای ۱ بود کلا با آن سر این قضیه کاری نداریم.

نمونه از تستی که انجام داده ایم با کد مربوط بهش:

```
51 RAM_CLOCK_process : process
52 begin
53   RAM_CLOCK <= '0';
54   wait for RAM_CLOCK_period/2;
55   RAM_CLOCK <= '1';
56   wait for RAM_CLOCK_period/2;
57 end process;
58
59 stim_proc: process
60 begin
61   RAM_WR <= '0';
62   RAM_ADDR <= "00000000";
63   RAM_DATA_IN <= x"FF";
64   timer <= to_unsigned(2, 8); -- Set timer value
65   infinityFlag <= '0'; -- Set infinity flag to false
66
67 -- Start reading data from RAM
68 for i in 0 to 5 loop
69   RAM_ADDR <= std_logic_vector(unsigned(RAM_ADDR) + 1);
70   wait for RAM_CLOCK_period * 5;
71 end loop;
72
73 RAM_ADDR <= "00000000";
74 RAM_WR <= '1';
75
76 wait for 50 ns;
77 infinityFlag <= '1'; -- Set infinity flag to true
78 wait for 30 ns;
79 infinityFlag <= '0'; -- Set infinity flag to true
80 wait for 20 ns;
81 infinityFlag <= '0'; -- Set infinity flag to true
82 -- Start writing to RAM
83 wait for 100 ns;
84
85 for i in 0 to 5 loop
86   RAM_ADDR <= std_logic_vector(unsigned(RAM_ADDR) + 1);
87   RAM_DATA_IN <= std_logic_vector(unsigned(RAM_DATA_IN) - 1);
88   timer <= to_unsigned(5, 8); -- Set timer value
89   infinityFlag <= '0'; -- Set infinity flag to false
90   wait for RAM_CLOCK_period * 5;
91 end loop;
92 RAM_WR <= '0';
93 wait;
94 end process;
95 END;
```





در این عکس که wave form ماست اومدیم تایمر رو برابر ۲ قرار دادیم و بعدش از زمانی که FF رو به یک خونه از رم assign میکنیم دو تا کلاک میگذرد و آن را ریست میکند.