

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

دانشكده مهندسي كامپيوتر

پایاننامه کارشناسی

عنوان پروژه

پیادهسازی دو روش ارتباطی میان FPGAها و مقایسه نتایج آنها با یکدیگر با استفاده از شبکههای عصبی پیچشی (CNN)

> **نگارنده** امیر بهنام

استاد راهنما

دكتر حميدرضا زرندي



صفحه فرم ارزیابی و تصویب پایان نامه - فرم تأیید اعضاء کمیته دفاع

در این صفحه فرم دفاع یا تایید و تصویب پایان نامه موسوم به فرم کمیته دفاع- موجود در پرونده آموزشی- را قرار دهید.

نكات مهم:

- نگارش پایان نامه/رساله باید به زبان فارسی و بر اساس آخرین نسخه دستورالعمل و راهنمای تدوین پایاننامههای دانشگاه صنعتی امیرکبیر باشد.(دستورالعمل و راهنمای حاضر)
- رنگ جلد پایان نامه/رساله چاپی کارشناسی، کارشناسی ارشد و دکترا باید به ترتیب مشکی، طوسی و سفید رنگ باشد.
 - چاپ و صحافی پایان نامه/رساله بصورت پشت و رو(دورو) بلامانع است و انجام آن توصیه میشود.

به نام خدا

تاریخ: ۱۴۰۳/۰۴/۱۵

تعهدنامه اصالت اثر



اینجانب امیر بهنام متعهد می شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیر کبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایاننامه متعلق به دانشگاه صنعتی امیرکبیر میباشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

امير بهنام

امضا

تقدیم به آنکه جزبه فضلش امیدی نبیت. . .

سپاس گزاری

بدینوسیله بر خود فرض می دانم از زحمات استاد گرانقدر جناب آقای دکتر حمیدرضا زرندی صمیمانه تشکر کنم. بدون تردید انجام این تحقیق و تهیه این گزارش بدون حمایتهای دلسوزانه و راهنماییهای ارزشمند ایشان ممکن نبود. از استاد گرانمایه، جناب آقای دکتر مرتضی صاحبالزمانی که زحمت داوری این پایاننامه را برعهده داشتند نهایت تشکر را دارم.

اميربهنام

شهرویر ۱۴۰۳

چکیده

در سالهای اخیر، شبکههای عصبی پیچشی به عنوان یکی از ابزارهای قدرتمند و مؤثر در حوزههای مختلف یادگیری عمیق معیف مدهاند. این شبکهها با بهرهگیری از ساختارهای لایه ای پیچیده و انعطاف پذیر خود، توانسته در مسائلی مانند تشخیص تصویر معیل دادههای پزشکی، پردازش زبان طبیعی و حتی تشخیص خودکار الگوها در دادههای بزرگ، نتایج بسیار دقیق و مؤثری را ارائه دهند. توسعه روزافزون کاربردهای این شبکهها، نیاز به پردازشهای بسیار سریع و کارآمد را افزایش داده است. از این رو، استفاده از برد ۴PGA به عنوان یک پلتفرم مناسب برای پیادهسازی آنها، به دلیل قابلیتهای بالای موازیسازی و کارایی انرژی، به شدت مورد توجه قرار گرفته است. در این پروژه، دو روش ارتباطی میان ۴PGA ها با استفاده از شبکههای عصبی پیچشی پیادهسازی و مورد بررسی قرار گرفته است. در پیادهسازی ارتباط، از دو صورت باسیم و بیسیم استفاده شده است و از پروتکل ۱ART بهره گرفته شده است. نتایج به دست آمده نشان میدهد که روش ارتباط سیمی به طور قابل توجهی عملکرد بهتری نسبت به روش بیسیم داشته است. این یافتهها بر اهمیت انتخاب روش ارتباطی مناسب در افزایش کارایی و سرعت شبکههای عصبی پیچشی تأکید دارد و میتواند راهگشای توسعه کاربردهای مناسب در افزایش کارایی و سرعت شبکههای عصبی پیچشی تأکید دارد و میتواند راهگشای توسعه کاربردهای بهینه در حوزههای مختلف باشد.

واژههای کلیدی:

شبکههای عصبی پیچشی، یادگیری عمیق، روشهای ارتباطی، FPGA، پروتکل UART

¹ Convolutional Neural Network (CNN)

² Deep Learning

³ Image Recognition

⁴ Natural Language Processing

⁵ Field Programmable Gate Array

⁶ Universal Asynchronous Receiver-Transmitter

فهرست مطالب

يصل اول: مقدمه
١-١-شرح مسئله
۱-۲-ضرورت و اهداف پروژه
۱-۳- ساختار گزارش
صل دوم: مفاهیم اولیه
۲-۱- معرفی شبکه عصبی
۲-۲- شبکه عصبی پیچشی
۲-۲-۲ لایهی پیچشی
۲-۲-۱-۱- گام
۲-۲-۲ حاشیه گذاری
۲-۲-۱-۳- تابع فعال سازی
۲-۲-۲ لایهی ادغام
۲-۲-۲ عملیات تسطیح
۲-۲-۴ لایهی کاملاً متصل
۳-۲ پروتکل UART
۲-۲- محیط انجام آزمایش و بردها
۲–۵– ابزارها
۲-۶- خلاصه
نصل سوم: طراحی و پیادهسازی
۳-۱- معماری کلی سیستم
۳-۲- مدل معماری پیادهسازی شده برای شبکه عصبی پیچشی
۳-۲-۲ ماژول لایهی پیچشی

۳-۲-۲ ماژول لایهی ادغام
۳-۲-۳ ماژول عملیات تسطیح
۳-۲-۴ ماژول لایهی کاملاً متصل
۳-۳ مدل معماری پیادهسازی شده برای پروتکل UART
۳۱–۳–۱ ماژول منطق تولید کلاک
٣-٣-٣ ماژول فرستنده
۳-۳-۳ ماژول دریافت کننده
۳۶- پیادهسازی ارتباط میان دو ماژول ESP32
۳–۵– پیادهسازی سیستم
۳-۵-۳ پیادهسازی سیستم برای حالت باسیم
۳-۵-۳ پیادهسازی سیستم برای حالت بیسیم
۳-۶- خلاصه
فصل چهارم : نتایج پیادهسازی
۴-۱- تصاویر پیادهسازی و نتایج سختافزاری پژوهش
۴-۲- مقایسه دو حالت پروژه
۴۵
فصل پنجم: نتیجه گیری و پیشنهادها
۵-۱- جمع بندی و نتیجه گیری
۵–۲– پیشنهادات
منابع و مراجع

فهرست اشكال

۵	شکل ۲-۱ معماری شبکه عصبی [۲]
۶	شکل ۲-۲ معماری شبکه عصبی پیچشی [۴]
Υ	شکل ۲-۳ عملایت لایه پیچشی [۶]
٩	شکل ۲-۴ حاشیه گذاری [۸]
1 ·	شکل ۲-۵ انواع توابع فعالسازی [۹]
1	شکل ۲–۶ ادغام میانگین [۱۰]
	شكل ۲-۷ ادغام حداكثر [۱۱]
	شکل ۲–۸ عملیات تسطیح [۶]
17	شكل ٢-٩ عمليات لايه كاملاً متصل [١٢]
١٣	شکل ۲-۱۰ ساختار دادهی ارسالی UART]
۱۴[۱۵] U	شکل ۲-۱۱ نحوهی تعامل میان فرستنده و دریافت کننده در ART
	شکل ۲–۱۲ برد Spartan3 AVA3S400
١٧	شكل ٢-١٣ ماژول ESP32-WROOM-32
۲۲	شکل ۳-۱ نمای کلی سیستم برای حالت باسیم
	شکل ۳-۲ نمای کلی سیستم برای حالت بیسیم
	شکل ۳-۳ نمای کلی مدل پیادهسازی شده برای شبکه عصبی پیچ.
	شکل ۳–۴ ماژول لایهی پیچشی
۲۵	شکل ۳–۵ ماژول لایهی ادغام
۲۷	شکل ۳–۶ ماژول عملیات تسطیح
۲۸	شکل ۳–۷ ماژول لایهی کاملاً متصل
٣٠	شكل ٣-٨ ماژول UART
	شکل ۳–۹ ماژول منطق تولید کلاک

٣٢	شکل ۳–۱۰ ماژول فرستنده
٣٣	شكل ٣-١١ ماشين حالت ماژول انتقال
٣۴	شکل ۳–۱۲ ماژول دریافت کننده
٣۵	شکل ۳–۱۳ ماشین حالت ماژول گیرنده
٣۶	شکل ۳-۱۴ نمودار بلوکی تعامل میان دو ESP32
٣٧	شکل ۳-۱۵ ساختار برقراری ارتباط میان دو ماژول ESP32
٣٨	شکل ۳-۱۶ معماری دقیق سیستم برای حالت باسیم
۴٠	شکل ۳-۱۷ معماری دقیق سیستم برای حالت باسیم
ی پروژه	شکل ۴-۱ نمونه محاسبات استفاده شده در پیادهسازی سختافزار
۴۳	شکل ۴-۲ پیادهسازی سختافزاری حالت باسیم پروژه
۴٣	شکل ۴-۳ پیادهسازی سخت افزاری حالت بیسیم پروژه

فهرست جداول

١۵	جدول ۲-۱ ویژ <i>گی</i> های برد Spartan3 AVA3S400
74	جدول ۳-۱ توضیحات سیگنالهای ماژول لایهی پیچشی
۲۵	جدول ۳–۲ توضیحات سیگنالهای ماژول لایهی ادغام
۲٧	جدول ۳-۳ توضیحات سیگنالهای ماژول عملایت تسطیح
۲۸	جدول ۳–۴ توضیحات سیگنالهای ماژول لایهی کاملاً متصل
٣١	جدول ۳–۵ توضیحات سیگنالهای ماژول UART
٣٢	جدول ۳-۶ توضیحات سیگنالهای ماژول منطق تولید کلاک
٣٣	جدول ۳–۷ توضیحات سیگنالهای ماژول فرستنده
۳۵	جدول ۳–۸ توضیحات سیگنالهای ماژول دریافت کننده
٣٩	جدول ۳–۹ توضیحات سیگنالهای FPGA اول
٣٩	جدول ۳-۲ توضیحات سیگنالهای FPGA دوم
۴۵	جدول ۴-۱ مقایسه ویژگیهای دو حالت پیادهسازی شده

فصل اول: مقدمه

در این بخش، مقدمه پایاننامه ارائه می گردد. ابتدا مسأله شرح داده می شود؛ سپس ضرورت، اهداف، و انگیزه پروژه ذکر می شود. در انتها، ساختار گزارش و سرفصلهای آینده توضیح داده می شود.

١-١-شرح مسئله

در دنیای امروز، با توسعه روزافزون فناوری و نیاز به پردازش سریعتر و کارآمدتر دادهها، استفاده از مدارهای مجتمع دیجیتال مانند FPGA بسیار گسترش یافته است. FPGAها به دلیل انعطافپذیری بالا و قابلیت پیکربندی مجدد در بسیاری از برنامههای کاربردی مانند پردازش تصویر 1 ، یادگیری ماشین 7 ، شبکههای عصبی مصنوعی 7 و سیستمهای تعبیهشده 7 استفاده میشوند. با این حال، برای استفاده بهینه از قدرت پردازش FPGAها، اتصال و ارتباط بین چندین FPGA ضروری است.

یکی از مسائل مهم در این زمینه نوع و نحوه اتصال دو FPGA است که میتواند تاثیر بسزایی در عملکرد سیستم داشته باشد. انواع مختلفی از اتصال را میتوان بین FPGA استفاده کرد و انتخاب نوع اتصال مناسب میتواند مستقیماً بر عملکرد سیستم تأثیر بگذارد.

در این پایاننامه، به پیادهسازی دو نوع مختلف اتصال بین دو FPGA با استفاده از شبکه عصبی پیچشی میپردازیم. برای این منظور، دو نوع اتصال متفاوت را با استفاده از یک شبکه عصبی پیچشی بین FPGAها پیادهسازی کرده و عملکرد آنها را ارزیابی میکنیم. نتایج این مطالعه میتواند در انتخاب نوع اتصال مناسب برای کاربردهای مشابه مؤثر باشد و به بهبود کارایی سیستمهای مبتنی بر FPGAکمک کند.

۱-۲-ضرورت و اهداف پروژه

با توجه به اهمیت بالای FPGAها در پیادهسازی شبکههای عصبی پیچشی و نقش حیاتی ارتباطات بین آنها در عملکرد نهایی سیستم، ضرورت این پروژه روشن میشود. این تحقیق با هدف بررسی اثرات دو نوع مختلف اتصال بر توانمندیهای FPGAها و تحلیل عملکرد این اتصالات از زوایای مختلف انجام میشود. ارزیابی دقیق نحوه تأثیر این اتصالات بر سرعت پردازش و سایر جنبههای کلیدی عملکرد سیستم که برای کاربردهای بلادرنگ ضروری است، بخش مهمی از این پروژه را تشکیل میدهد. انتظار میرود نتایج این تحقیق به ارتقاء قابلیتهای سیستمهای مبتنی بر FPGA و تسهیل یکپارچهسازی آنها با فناوریهای موجود کمک شایانی کند. همچنین، این یافتهها می تواند مسیر را برای بهبود طراحیهای آینده هموار سازد، بهویژه در حوزههایی که نیاز به پردازش

¹ Image Processing

² Machine Learning

³ Artificial Neural Network

⁴ Embedded Systems

سریع تر و کارآمدتر است. علاوه بر این، نتایج این پژوهش می تواند به شناخت بهتر از ویژگیها و محدودیتهای هر نوع اتصال منجر شود و در نهایت به توسعه سیستمهای هوشمندتر و انعطاف پذیرتر برای کاربردهای پیچیده و پیشرفته منتهی گردد.


۱–۳– ساختار گزارش

در فصل ابتدایی این گزارش، مقدمهای بر مسئله مورد نظر این پروژه ارائه شد. در فصل دوم، به مفاهیم اولیه نظری از جمله معماری شبکه عصبی پیچشی، پروتکل ارتباطیUART، و ابزارها و بردها پرداخته می شود. فصل سوم به پیاده سازی ساختار ماژولها و نحوه تعامل و اتصال بین اجزای پروژه اختصاص دارد و توضیحات مربوط به آن ارائه می گردد. در فصل چهارم، نتایج پیاده سازی هر دو حالت به تفصیل بیان شده و مقایسه آنها ارائه می شود. در فصل پنجم، که فصل انتهایی است، نتایج حاصل از این پروژه تحلیل شده و با ارائه پیشنهادهایی برای آینده، پایان نامه جمع بندی می شود.

فصل دوم: مفاهيم اوليه

۱-۲ معرفی شبکه عصبی

شبکه عصبی یک مدل محاسباتی است که از روشی که شبکههای عصبی بیولوژیکی در مغز انسان اطلاعات را پردازش می کنند، الهام گرفته شده است. توسعه شبکههای عصبی به اوایل قرن بیستم باز می گردد. مدلهای شبکههای عصبی مصنوعی بر اساس عملکرد نورونها $^{\prime}$ از شبکههای عصبی بیولوژیکی الهام گرفته شدهاند. این شبکهها از لایههای به هم پیوستهای از گرهها یا نورونها تشکیل شدهاند که هر یک عملکرد ریاضی خاصی را انجام می دهند. ساختار اصلی یک شبکه عصبی شامل یک لایه ورودی $^{\prime}$ ، یک یا چند لایه پنهان $^{\prime}$ و یک لایه خروجی † است. هر نورون تعدادی سیگنال ورودی از نورونهای دیگر دریافت می کند، این ورودیها را در وزنها ضرب می کند تا تعاملات سیناپسی را شبیهسازی کند، ورودیهای وزنی را جمع کرده و آنها را با مقدار بایاس $^{\prime}$ (معمولاً یک) ترکیب می کند. این نتیجه سپس به یک تابع فعال سازی غیر خطی $^{\prime}$ وارد می شود که سیگنال خروجی نورون را تولید می کند. شبکه با تنظیم وزن این اتصالات از طریق فرآیندی به نام آموزش $^{\prime}$ ، که معمولاً با استفاده از روش پس انتشار $^{\prime}$ انجام می شود، یاد می گیرد $^{\prime}$ ای در طول آموزش، شبکه در معرض یک مجموعه داده بزرگ قرار می گیرد و وزن ها به منظور به حداقل رساندن تفاوت بین خروجیهای پیش بینی شده و واقعی تنظیم می شود. در شکل $^{\prime}$ - $^{\prime}$ آنمای کلی از شبکه عصبی مشاهده می شود.



شکل ۲-۱ معماری شبکه عصبی [۲]

¹ Neurons

² Input Layer

³ Hidden Layer

⁴ Output Layer

⁵ Bias

⁶ Non-Linear Activation Function


⁷ Learning

⁸ Backpropagation

شبکههای عصبی ابزارهای قدرتمندی برای طیف گستردهای از کاربردها، از جمله تشخیص تصویر و گفتار، پردازش زبان طبیعی و سیستمهای مستقل هستند. توانایی آنها در یادگیری و تعمیم از مجموعه دادههای بزرگ، آنها را به ویژه برای کارهای پیچیدهای که برنامهریزی صریح آنها دشوار است، موثر می کند. یادگیری عمیق، زیرمجموعهای از یادگیری ماشینی که شامل شبکههای عصبی با لایههای پنهان بسیار است، به پیشرفتهای قابل توجهی در هوش مصنوعی منجر شده است. این شبکههای عصبی عمیق می توانند به طور خود کار ویژگیهای سلسلهمراتبی را از دادههای خام استخراج کنند و امکان ایجاد مدلهایی را فراهم کنند که عملکرد پیشرفتهای در حوزههای مختلف به دست آورند [۳]. همانطور که تحقیقات در زمینه شبکههای عصبی به تکامل خود ادامه می دهد، انتظار می رود که این شبکهها نقش حیاتی فزایندهای در پیشرفت فناوری و حل مشکلات دنیای واقعی

۲-۲ شبکه عصبی پیچشی

شبکههای عصبی پیچشی نوعی شبکه عصبی مصنوعی تخصصی هستند که عمدتاً برای پردازش دادههای شبکهای ساختاریافته، مانند تصاویر، طراحی شدهاند. این شبکهها در وظایفی مانند طبقهبندی تصاویر، تشخیص اشیاء و تقسیمبندی بسیار مؤثر هستند. آنها از چندین لایه تشکیل شدهاند که شامل لایههای پیچشی ادغام و لایههای کاملاً متصل می میشوند. لایههای پیچشی فیلترهایی را به دادههای ورودی اعمال می کنند تا ویژگیها را استخراج کنند، در حالی که لایههای ادغام ابعاد دادهها را کاهش داده و شبکه را کارآمدتر و کمتر مستعد بیشبرازش می کنند. این ساختار سلسلهمراتبی به شبکه اجازه می دهد تا الگوها را در سطوح مختلف انتزاع، از لبههای ساده تا اشیاء پیچیده، یاد بگیرد و تشخیص دهد [۳]. در شکل ۲-۲ [٤] ساختار شبکه عصبی پیچشی مشاهده می شود.



شکل ۲-۲ معماری شبکه عصبی پیچشی [۴]

یکی از مزایای کلیدی شبکههای عصبی پیچشی، توانایی آنها در یادگیری خودکار سلسلهمراتب فضایی ویژگیها

¹ Convolutional Layers

² Pooling Layers


³ Fully-Connected Layers

⁴ Overfitting

از تصاویر ورودی است که آنها را برای وظایف بینایی کامپیوتری بسیار مؤثر میسازد. این شبکهها از سیستم بینایی انسان الهام گرفتهاند، جایی که نورونها در قشر بینایی به مناطق خاصی از میدان دید پاسخ میدهند. این اتصال محلی در شبکههای عصبی پیچشی نیز منعکس شده است، به طوری که هر نورون به یک منطقه کوچک از دادههای ورودی متصل است. علاوه بر این، این شبکهها نسبت به ترجمه مقاوم هستند، به این معنا که میتوانند اشیاء را بدون توجه به موقعیت آنها در تصویر تشخیص دهند. این ویژگی، همراه با توانایی آنها در پردازش حجم زیادی از دادهها، آنها را به ابزاری قدرتمند در کاربردهای مختلف، از جمله تحلیل تصاویر پزشکی، رانندگی خودکار و تشخیص چهره تبدیل کرده است.

۲-۲-۱ لایهی پیچشی

V لایه پیچشی در شبکه عصبی پیچشی برای یادگیری خودکار و تطبیقی سلسلهمراتب فضایی ویژگیها از تصاویر ورودی طراحی شده است. عملیات اصلی در یک لایه پیچشی، عملیات پیچش است، که در آن یک ماتریس کوچک به نام فیلتر وی تصویر ورودی حرکت داده می شود و حاصل ضرب نقطه ای بین عناصر فیلتر بخشهای متناظر در تصویر ورودی محاسبه می شود. این فرآیند منجر به تولید یک نقشه ویژگی می شود که نشان دهنده حضور ویژگی های آموخته شده (مانند لبه ها، بافت ها یا الگوهای پیچیده تر) در نقاط مختلف تصویر ورودی است [V در شکل V -V [V انمای کلی از محاسبات این لایه مشاهده می شود.



شكل ٢-٣ عملايت لايه پيچشي [۶]

لایههای پیچشی معمولاً از فیلترهای متعدد برای یادگیری ویژگیهای مختلف استفاده میکنند و نقشههای ویژگی متعددی را تولید میکنند. سپس این نقشهها از طریق توابع فعال سازی برای معرفی غیرخطی بودن عبور داده میشوند. گنجاندن بایاس به مدل کمک میکند تا الگوهای زیربنایی را بهتر تقریب بزند، با اجازه دادن به فعال سازیها برای جابجایی، که در نتیجه، توانایی مدل برای یادگیری از دادهها را بهبود میبخشد. این ترکیب از عملیات پیچش، افزودن بایاس، و استفاده از تابع فعال سازی، مکانیسم اصلی را تشکیل میدهد که شبکه عصبی پیچشی از طریق آن ویژگیهای سلسلهمراتبی را از تصاویر شناسایی و یاد میگیرد، که این فرآیند برای

¹ Filter

² Feature Map

کارهایی مانند طبقهبندی تصویر، تشخیص اشیا، و تقسیمبندی حیاتی است [۵].

لایه پیچشی اولین لایهای است که می تواند ویژگیها را از تصاویر استخراج کند. عملیات پیچش به ما اجازه می دهد تا رابطه بین قسمتهای مختلف یک تصویر را حفظ کنیم، زیرا پیکسلها به پیکسلهای مجاور و نزدیک وابسته هستند. به عنوان مثال، استفاده از فیلتری کوچک با گام منظم بر روی یک تصویر منجر به تولید تصویری با ابعاد کوچکتر خواهد شد. این عملیات باعث کاهش اندازه تصویر می شود بدون اینکه روابط فضایی بین پیکسلها از بین برود [۷].

۲-۲-۱-۱ گام

گام در شبکههای عصبی پیچشی به اندازه حرکت فیلتر پیچش در تصویر ورودی اشاره دارد. هنگامی که گام برابر با یک است، فیلتر هر بار یک پیکسل حرکت می کند و در نتیجه یک نقشه ویژگی با ابعاد مشابه با ورودی اصلی ایجاد می شود. گامهای بزرگتر، مانند دو یا بیشتر، باعث می شود که فیلتر چند پیکسل را به صورت یکجا طی کند و نقشه ویژگی خروجی کوچکتری به دست آید. گام میزان پایین نمونه سازی را کنترل می کند و بر وضوح و کارایی محاسباتی شبکه تأثیر می گذارد. با تنظیم گام، شبکه عصبی پیچشی می تواند بین حفظ جزئیات مکانی دقیق و کاهش بار محاسباتی و ابعاد داده ها تعادل برقرار کند [۳].

۲-۲-۱-۲ حاشیه گذاری


حاشیه گذاری در شبکههای عصبی پیچشی به تکنیک اضافه کردن پیکسلهای اضافی (معمولاً صفر) در اطراف مرزهای یک تصویر ورودی قبل از اعمال عملیات پیچش اشاره دارد. هدف اصلی از حاشیه گذاری، حفظ ابعاد فضایی حجم ورودی هنگام عبور از لایههای پیچشی است [۳]. بدون حاشیه گذاری، ابعاد فضایی نقشههای ویژگی با هر لایه پیچشی کوچک می شود، زیرا هسته نمی تواند به طور کامل لبهها و گوشههای تصویر ورودی را طی کند. با افزودن حاشیه گذاری، هسته می تواند روی کل تصویر ورودی بپیچد و اطمینان حاصل کند که نقشه ویژگی خروجی همان ابعاد فضایی ورودی را دارد یا حداقل کاهش اندازه ناشی از عملیات پیچیدگی را کاهش می دهد [۵]. انواع متداول حاشیه گذاری عبار تند از حاشیه گذاری یکسان ۲، که صفرهای کافی برای حفظ اندازه خروجی هنگام استفاده از گام یک را اضافه می کند، و حاشیه گذاری معتبر ۳، که هیچ حاشیه گذاری اعمال اندازه خروجی هنگره استفاده از گام یک را اضافه می کند، و حاشیه گذاری معتبر ۳، که هیچ حاشیه گذاری اعمال لبه، و امکان یادگیری موثر ویژگیها در سراسر تصویر بسیار مهم است. در شکل ۲-۴ [۸] نمای کلی از فرآیند

¹ Stride

² Same Padding

³ Valid Padding

حاشیه گذاری مشاهده می شود.



شکل ۲-۴ حاشیه گذاری [۸]

Y-Y-1-Y- تابع فعالسازی


تابع فعالسازی در شبکه عصبی پیچشی، غیرخطی بودن را به مدل معرفی کرده و به آن اجازه میدهد تا الگوهای پیچیده را در دادهها یاد بگیرد و نمایش دهد. پس از هر عملیات پیچش، تابع فعالسازی بر روی نقشه ویژگی حاصل اعمال شده و سیگنال ورودی را تبدیل می کند. واحد خطی اصلاحشده ایکی از متداول ترین توابع فعال سازی است که تمام مقادیر منفی را صفر کرده و مقادیر مثبت را بدون تغییر می گذارد، در نتیجه آموزش را سریع تر و کارآمد تر میسازد. این به کاهش مسائلی مانند ناپدید شدن گرادیانها کمک می کند، که می تواند روند یادگیری در شبکههای عمیق را مختل کند. سایر توابع فعال سازی مانند سیگموئید و هذلولی را زمینههای خاص، به ویژه برای لایههای خروجی که خروجیهای محدود یا احتمالی مورد نیاز است، استفاده می شوند. به عنوان مثال، تابع سیگموئید مقادیر ورودی را در محدودهای بین صفر و یک ترسیم کرده و آن را برای کارهای طبقه بندی باینری مناسب می کند. با معرفی غیر خطی بودن، توابع فعال سازی شبکههای عصبی پیچشی را قادر می سازند تا طیف وسیعی از توابع را تقریب زده و ساختارهای داده ای پیچیده را که برای کارهایی مانند طبقه بندی تصویر، تشخیص اشیا و تقسیم بندی ضروری هستند، ضبط کنند. این تبدیل غیر خطی به شبکههای عصبی پیچشی اجازه می دهد تا روابط و تعاملات پیچیده در داده ها را مدل سازی کرده و انعطاف پذیری و قدرت مورد نیاز برای برنامههای بینایی کامپیوتری مختلف را برای آنها فراهم کند. در شکل انعطاف پذیری و قدرت مورد نیاز برای برنامههای بینایی کامپیوتری مختلف را برای آنها فراهم کند. در شکل انعطاف پذیری و قدرت مورد نیاز برای برنامههای بینایی کامپیوتری مختلف را برای آنها فراهم کند. در شکل

¹ Rectified Linear Unit (ReLU)

² Gradients

³ Sigmoid

⁴ Tanh




شكل ٢-۵ انواع توابع فعالسازي [٩]

۲-۲-۲ لایهی ادغام

در شبکههای عصبی پیچشی، لایههای ادغام برای کاهش ابعاد فضایی (عرض و ارتفاع) نقشههای ویژگی ورودی و در عین حال حفظ عمق آنها ضروری هستند. این کاهش به کاهش بار محاسباتی، کاهش تعداد پارامترها و کنترل بیش از حد برازش کمک می کند [7]. دو نوع متداول ادغام، ادغام میانگین و ادغام حداکثر است.

ادغام میانگین شامل گرفتن میانگین همه مقادیر در یک زیربخش مشخص از نقشه ویژگی ورودی است. به عنوان مثال، با استفاده از یک پنجره مشخص و یک گام معین، عملیات ادغام میانگین هر بلوک پیکسل را محاسبه می کند و یک پیکسل واحد در نقشه ویژگی خروجی ایجاد می کند که این میانگین را نشان می دهد. این فرآیند با خلاصه کردن اطلاعات در هر بخش، ورودی را صاف می کند و نویز را کاهش می دهد. این روش به ویژه در سناریوهایی که مکان دقیق ویژگیها به اندازه حضور عمومی آنها در یک بخش مهم نیست، مفید است. با این حال، ادغام میانگین گاهی اوقات می تواند ویژگیهای مهم را با ترکیب همه مقادیر با هم رقیق کند [۵]. در شکل ۲-۶ [۱۰] فرآیند ادغام میانگین مشاهده می شود.




شكل ٢- ادغام ميانگين [١٠]

¹ Average Pooling

² Max Pooling


از سوی دیگر، ادغام حداکثر، بیشترین مقدار را از هر زیربخش انتخاب می کند. با استفاده از یک پنجره مشابه و گام معین، ادغام حداکثر بالاترین مقدار را از هر بلوک انتخاب می کند. این روش بهطور مؤثر برجسته ترین ویژگیها را در هر پنجره ثبت می کند و قوی ترین فعال سازی ها را حفظ می کند و در عین حال اطلاعات کمتر مهم را حذف می کند. این ویژگی می تواند برای برجسته کردن ویژگی های مهم و حصول اطمینان از حفظ حیاتی ترین جنبه های داده های ورودی توسط شبکه مفید باشد. ادغام حداکثر در عمل به خوبی کار می کند، زیرا برجسته ترین ویژگی ها را حفظ می کند، که اغلب برای کارهایی مانند تشخیص و طبقه بندی شیء مرتبط هستند [۵]. در شکل ۲-۷ [فرآیند ادغام حداکثر مشاهده می شود.



شكل ٢-٧ ادغام حداكثر [١١]

۲-۲-۳ عملیات تسطیح

عملیات تسطیح به تبدیل یک ماتریس دو بعدی از مقادیر پیکسل به یک بردار یکبعدی اشاره دارد. این مرحله بعد از لایه ادغام انجام میشود تا دادهها برای لایههای کاملاً متصل که وظایف طبقهبندی یا رگرسیون را انجام میدهند، آماده شود. این عملیات خروجی چندبعدی را از لایههای پیچشی و ادغام میگیرد و آن را به یک بردار طولانی تبدیل میکند. این فرآیند ساختار داده را ساده میکند تا بتوان آن را به لایههای کاملاً متصل که انتظار ورودی یکبعدی را دارند، وارد کرد [۵]. در شکل $7-\Lambda$ [۶] فرآیند عملیات تسطیح مشاهده میشود.



[8] شکل ۲–۸ عملیات تسطیح


_

¹ Regression

۲-۲-۴ لایهی کاملاً متصل

لایه کاملاً متصل یکی از اجزای اساسی در شبکههای عصبی پیچشی است که معمولاً در مراحل پایانی شبکه به کار میرود. این لایه با هدف ادغام و ترکیب ویژگیهای استخراجشده توسط لایههای پیچشی و ادغام طراحی شده است تا تصمیم نهایی یا پیشبینی را انجام دهد. در این لایه، هر نورون به تمام نورونهای لایه قبلی متصل است، که این اتصال کامل به مدل اجازه میدهد تا تمامی ویژگیهای آموختهشده در لایههای قبلی را در نظر بگیرد [۳].

عملیات اصلی در لایه کاملاً متصل ضرب ماتریسی بین بردار ورودی (که می تواند به عنوان نگاشتی از ویژگیهای خروجی لایههای قبلی در نظر گرفته شود) و وزنهای مربوط به این لایه است. پس از این ضرب، بایاس به هر نورون اضافه می شود، و نتیجه از طریق یک تابع فعال سازی (مانند تابع واحد خطی اصلاح شده) عبور داده می شود [۵]. خروجی نهایی این لایه، یک بردار است که مقادیر آن نشان دهنده احتمالات کلاسهای مختلف (در مسائل طبقه بندی) یا مقادیر پیش بینی شده (در مسائل رگرسیون) است. در شکل ۲-۹ [۱۲] فرآیند عملیات لایه ی کاملاً متصل مشاهده می شود.




شكل ٢-٩ عمليات لايه كاملاً متصل [١٢]

لایههای کاملاً متصل به دلیل تعداد زیاد پارامترها و اتصالات، اغلب به بخش قابل توجهی از پیچیدگی محاسباتی و ظرفیت یادگیری شبکه منجر میشوند. این لایهها نقش مهمی در نقشهبرداری ویژگیهای سطح پایین و میانی استخراجشده توسط لایههای پیچشی به فضای خروجی با ابعاد بالاتر ایفا میکنند، و بنابراین برای کارهایی مانند طبقهبندی تصویر و تشخیص اشیا حیاتی هستند. با این حال، به دلیل تعداد زیاد پارامترها، این لایهها نیاز به تنظیم دقیق دارند تا از بیشبرازش مدل جلوگیری شود.

۲-۳- یروتکل UART

UART یک پروتکل ارتباطی سختافزاری است که برای ارتباط سریال ناهمزمان بین دستگاهها استفاده می شود. برخلاف ارتباطات همزمان، نیازی به سیگنال ساعت مشترک بین دستگاههای فرستنده و گیرنده ندارد. در عوض، برای اطمینان از انتقال دقیق دادهها، بر انتقال بستههای داده که شامل بیتهای شروع داده، بیتهای توازن آ، و بیتهای توقف آست، متکی است. بیت شروع، آغاز یک بسته داده را نشان می دهد، سپس بیتهای داده (معمولاً ۷، ۸ یا ۹ بیت)، یک بیت توازن اختیاری برای بررسی خطا، و یک یا چند بیت توقف برای نشان دادن پایان بسته ارسال می شود [۱۳]. این ساختار به طور مؤثر انتقال دادهها را حتی در غیاب ساعت همگام مدیریت می کند و آن را برای کاربردهای مختلف از جمله میکروکنترلرها، ماژولهای بلوتوث و پورتهای سریال مناسب می سازد. در شکل 1-1 [۱۳] پیکربندی ساختار داده ی UART مشاهده می شود.



شکل ۲–۱۰ ساختار دادهی ارسالی UART [۱۳]

فرآیند ارتباط با ارسال بیت شروع توسط فرستنده (TX) برای هشدار به گیرنده 7 (RX) درباره بسته داده ورودی آغاز می شود. بیت شروع، خط انتقال (که معمولاً بالا نگه داشته می شود) را برای مدت یک بیت پایین می کشد و به دستگاه RX نشان می دهد که یک فریم داده جدید شروع می شود. سپس بیتهای داده به صورت متوالی ارسال می شوند و ابتدا کمترین بیت مهم ارسال می شود. یک بیت توازن را می توان برای تشخیص خطاها در داده های ارسالی، با اطمینان از زوج یا فرد بودن تعداد کل یکها، بسته به حالت توازنی انتخابی، استفاده کرد. در نهایت، یک یا چند بیت توقف پایان بسته را نشان می دهد و به گیرنده اجازه می دهد تا برای ارسال بعدی آماده شود [۱۴]. گیرنده بیتهای ورودی را با نرخ بادی (از پیش تنظیم شده می خواند که برای برقراری ارتباط

¹ Start Bit

² Parity Bit

³ Stop Bit


⁴ Bluetooth

⁵ Transmitter

⁶ Receiver

⁷ Baud Rate

موفق باید با نرخ فرستنده مطابقت داشته باشد. عدم وجود یک ساعت مشترک، الزامات سیم کشی را ساده می کند و امکان سرعت انتقال دادههای انعطاف پذیر را فراهم می آورد، اما زمان بندی دقیق را نیز برای جلوگیری از دست رفتن داده یا خرابی ضروری می سازد. در شکل ۲-۱۱ [۱۵] نحوه ی تعامل میان فرستنده و دریافت کننده در پروتکل UART مشاهده می شود.



شکل ۲-۱۱ نحوهی تعامل میان فرستنده و دریافت کننده در UART [۱۵]

در کاربردهای عملی، این رابط ارتباطی معمولاً در سیستمهای تعبیهشده یافت میشود، جایی که سادگی و سهولت پیادهسازی حیاتی است. میکروکنترلرها اغلب شامل ماژولهای داخلی برای تسهیل ارتباط با وسایل جانبی مانند سنسورها، نمایشگرها و ماژولهای ارتباطی هستند. علاوه بر این، به طور گسترده در پورتهای سریال کامپیوتر استفاده میشود و روشی ساده برای اتصال دستگاههای خارجی مانند مودمها و کنسولهای سریال ارائه میدهد. علیرغم سرعت انتقال داده نسبتاً پایین آن در مقایسه با سایر پروتکلهای ارتباطی، استحکام و سهولت استفاده از این پروتکل، آن را به ابزاری ارزشمند برای نیازهای مختلف ارتباط سریال در الکترونیک مصرفی و صنعتی تبدیل کرده است.

۲-۴- محیط انجام آزمایش و بردها

برای پیادهسازی پروژه، از بردها و ابزارهایی استفاده شده است که در این بخش به طور خلاصه هر کدام توضیح داده میشوند.

• دو عدد برد AVA3S400 از خانواده Spartan3

برد AVA3S400 با استفاده از تراشه XS3C400 شرکت Xilinx ساخته شده است. هدف اصلی این برد، بهرهبرداری از ویژگیهای این تراشه برای پیادهسازی الگوریتمهای دیجیتال و پردازشی از طریق زبانهای برنامهنویسی HDL است.

¹ Hardware Description Language

در جدول (۲-۱) ویژگیها و منابع Spartan3 AVA3S400 توضیح داده شده است.

جدول ۲-۱ ویژگیهای برد ۱-۲ ویژگی

تعداد/ مقدار	توضيحات			
۴Mb	حافظه			
١	تعداد زنگ هشدار '			
۵۶۰۰۰	بیتهای RAM توزیع شده			
18	تعداد كليد چند حالته			
18	ضرب کننده های تخصیص داده شده			
*	مدير ساعت ديجيتال ^۲			
۴٠٠٠٠	گیتهای سیستم ^۳			
754	حداکثر ورودی <i>اخ</i> روجی کاربر			
18	تعداد دیود نوری ٔ			
۸9۶	تعداد بلوک منطقی قابل تنظیم			
۴۸⋅Mb/s	حداكثر سرعت			
۲۸۸۰۰۰	تعداد بیتهای بلوک RAM			
۴	کلید فشاری جهت اعمال داده			
k	تعداد 7Segment			



Spartan3 AVA3S400 شکل ۲–۱۲ برد

Buzzer
 Digital Clock Manager
 System Gates
 Light Emitting Diode

• دو عدد ماژول ESP32-WROOM-32

این ماژول قدرتمند وایفای و بلوتوث که توسط Espressif Systems توسعه یافته است، به دلیل قابلیتهایش در پروژههای اینترنت اشیا و ارتباطات بیسیم به طور گستردهای شناخته شده است. در زیر نگاهی عمیق به ویژگیهای آن آورده شده است:


- ۱) ارتباطات بی سیم: این ماژول از نظر اتصال قدرتمند است و از وای فای و بلوتوث پشتیبانی می کند. این استاندارد از استانداردهای Wi-Fi 802.11 b/g/n پیروی می کند و اتصال آسان به شبکهها را امکان پذیر می کند و همچنین از بلوتوث f. و بلوتوث کم انرژی برای ارتباط بدون درز با دستگاههای مختلف پشتیبانی می کند.
- ۲) مدیریت انرژی: با در نظر گرفتن بهرهوری انرژی طراحی شده است و ویژگیهای پیشرفته مدیریت انرژی را ارائه میدهد. تنظیم کنندههای ولتاژ داخلی ماژول، که در محدوده ولتاژ ۲.۷ ولت تا ۳.۶ ولت کار می کنند، عملکرد پایدار را تضمین می کنند و از حالتهای مختلف کم مصرف پشتیبانی می کنند، که این ماژول را برای پروژههایی که با باتری کار می کنند، ایده آل می سازد.
- ۳) حافظه: این ماژول مجهز به ۴ مگابایت حافظه فلش است که میتواند سیستم عامل، کد برنامه و سایر دادهها را ذخیره کند. همچنین شامل ۴۴۸ کیلوبایت ROM و ۱۶ کیلوبایت که فضای ذخیرهسازی کافی را برای برنامههای پیچیده فراهم می کند.
- ۴) ویژگیهای امنیتی: با اولویتبندی امنیت، این ماژول دارای ویژگیهایی مانند راهاندازی امن، رمزگذاری فلش، و شتاب سختافزار رمزنگاری است که آن را برای برنامههایی که حفاظت از دادهها حیاتی است، مناسب می کند.
- ۵) میکروکنترلر: در هسته آن یک پردازنده قدرتمند دو هستهای قرار دارد که میتواند با سرعت ۲۴۰ مگاهرتز کار کند. با ۵۲۰ کیلوبایت SRAM و طیف وسیعی از تجهیزات جانبی، میکروکنترلر برای کارهای سخت و برنامههای بلادرنگ مناسب است.
- ۶) پورتها و ورودی/خروجی: این ماژول با ارائه قابلیتهای ۱/۵ گسترده، شامل ۳۶ پین GPIO است که به عنوان ورودی یا خروجی دیجیتال قابل تنظیم است. این پینها از عملکردهای مختلفی مانند PWM، عنوان ورودی یا کروجی دیجیتال قابل تنظیم است. این پینها از عملکردهای مختلفی مانند DAC، ADC و سنسورهای لمسی به همراه ADCهای ۱۲ بیتی و DAC ملک بیتی برای ورودی و خروجی دقیق آنالوگ پشتیبانی می کنند.
- ۷) کاربردها: این ماژول که به طور گسترده در پروژههای اینترنت اشیا، اتوماسیون خانگی، لوازم الکترونیکی پوشیدنی و شبکههای حسگر استفاده میشود، قدرت پردازشی و ویژگیهای ارتباطی قوی این ماژول را

² Internet of Things (IoT)

¹ Bluetooth

³ Bluetooth Low Energy (BLE)

- به یک راه حل ایده آل برای توسعه دهندگانی تبدیل می کند که قصد ایجاد دستگاههای هوشمند و متصل را دارند.
- ۸) پروتکلهای ارتباطی: این ماژول از پروتکل های ارتباطی مختلف با تمرکز قابل توجه بر روی UART پشتیبانی میکند. این تطبیق پذیری امکان ادغام مستقیم با حسگرهای خارجی، لوازم جانبی و سایر دستگاهها را فراهم میکند و آن را با طیف گستردهای از برنامه ها سازگار میکند.
- ۹) برنامهنویسی و پشتیبانی نرم افزار: این ماژول با قابلیت برنامهریزی بالا با محیطهای توسعه مانند MicroPython ،Arduino IDE و MicroPython ،Arduino IDE سازگار است. میتوان آن را به زبانهایی مانند ++Python ،C/C+ و Lua با کتابخانهها و APIهای گسترده برای کنترل ورودی/خروجی دیجیتال و آنالوگ، وایفای، بلوتوث و سایر لوازم جانبی برنامهریزی کرد.



شكل ٢-١٣ ماژول ESP32-WROOM-32

۲-۵- ابزارها

- ISE مجموعه نرمافزاری است که توسط Xilinx برای طراحی و برنامهنویسی دستگاههای ISE توسعهیافته است. مجموعهای جامع از ابزارها و ویژگیها را برای تسهیل کل جریان طراحی FPGA، از ورود طراحی اولیه تا تولید جریان بیت، فراهم می کند.
 - ISE شامل ماژولها و اجزای مختلفی است که برخی از آنها عبارتاند از:
- ۱) Project Navigator: این ابزار اصلی برای مدیریت و سازماندهی پروژههای FPGA است و کاربران را قادر میسازد تا فایلهای طراحی خود را ایجاد و مدیریت کنند، شبیهسازیها را اجرا کنند و سنتز و پیادهسازی را انجام دهند.
- ۲) یک محیط برای طراحیهای اولیه فراهم می کند که کاربران می توانند طرحهای خود را در مراحل
 ابتدایی توسعه دهند و از شبیه سازی و تحلیلهای اولیه برای بهبود کیفیت طراحی استفاده کنند.

- ۳) شامل مجموعهای از ابزارهای پیشرفته برای مرحله پیادهسازی است که شامل نگاشت طرح بر روی دستگاه FPGA، انجام بهینهسازی مکانیابی و مسیریابی، و تولید بیتاستریم نهایی میشود.
- ۴) یک شبیهساز داخلی است که امکان شبیهسازی عملکرد طراحیهای دیجیتال نوشتهشده به زبانهای سختافزاری را فراهم می کند. این ابزار قابلیت مشاهده شکل موج، اشکال زدایی تعاملی و ایجاد تستبنچها را ارائه می دهد.
- ۵) امکان دیباگ و تحلیل در زمان واقعی را فراهم می کند، این امکان را می دهد تا عملکرد مدارهای دیجیتال را در حین اجرا بررسی کرده و مشکلات را در لحظه شناسایی و رفع کرد. این ویژگی به بهبود سرعت توسعه و کاهش خطاها کمک می کند.
- ۶) این ابزار این امکان را میدهد که مصرف انرژی طراح FPGA را بررسی کرده و بر اساس آن بهینهسازی کرد. این ویژگی برای پروژههایی که نیاز به مصرف انرژی زیادی دارند، بسیار کاربردی است.
- ۷) قادر به تولید گزارشهای جامع از مراحل مختلف طراحی و پیادهسازی است. این گزارشها شامل اطلاعاتی درباره استفاده از منابع، زمانبندی، و بهینهسازیها میشود که به شما در ارزیابی و بهبود طراحی کمک میکند.
- ۸) ابزاری برای بهینهسازی استفاده از منابع FPGA مانند LUTها، رجیسترها و بلوکهای RAM ابزاری برای بهینهسازی ابزار به بهبود کارایی و عملکرد طراحی کمک میکند.
- 9) زبان طراحی XDL: XDL یک قالب داخلی است که برای نمایش سلسلهمراتب طراحی و اتصال مدارهای دیجیتال استفاده می شود. این زبان نقش مهمی در مراحل پیاده سازی و تولید بیت استریم ایفا می کند.
- ۱۰) ISE از طراحی مدولار پشتیبانی می کند، به این معنی که کاربران می توانند طراحیهای پیچیده خود را به ماژولهای کوچکتر تقسیم کرده و هر ماژول را به صورت جداگانه توسعه و تست کنند. این قابلیت به بهبود ساختار و نگهداری طراحی کمک می کند.
- Arduino IDE یک پلتفرم نرمافزاری متنباز است که به منظور برنامهنویسی بردهای آردوینو ایجاد شده است. این پلتفرم با ارائه یک رابط کاربرپسند و ابزارهای متنوع، فرآیند نوشتن، کامپایل و بارگذاری کد بر

روی میکروکنترلرهای آردوینو را تسهیل میکند. در اینجا برخی از ویژگیهای کلیدی IDE Arduino آورده شده است:

- ۱) پشتیبانی از چندین سیستمعامل: IDE برای سیستمعاملهای مختلف از جمله ویندوز، macOS و لینوکس در دسترس است، که به این معنی است که کاربران با انواع مختلف سیستمعاملها می توانند از این ابزار بهرهمند شوند.
- ۲) شامل ویرایشگری است که به شما اجازه میدهد کدهای آردوینو را به زبان برنامهنویسی ++۲ بنویسید. این ویرایشگر با امکاناتی مانند برجستهسازی نحو و تکمیل خودکار، به سادهسازی و سرعت بخشیدن به فرآیند کدنویسی کمک می کند.
- ۳) دارای یک ابزار مدیریت کتابخانه است که به شما امکان میدهد به سادگی کتابخانهها را جستجو، نصب و مدیریت کنید. کتابخانهها شامل مجموعههای کد آمادهای هستند که قابلیتهای اضافی را به پروژههای شما اضافه کرده و کار با حسگرها، عملگرها، و پروتکلهای ارتباطی را سادهتر میکنند.
- ۴) فرآیند تبدیل کد به دستورالعملهای قابل فهم برای ماشین را به صورت خودکار انجام میدهد و با فشردن یک دکمه میتوانید کد کامپایلشده را به برد آردوینو متصل بارگذاری کنید.
- ۵) پایشگر سریال یکی از ابزارهای داخلی IDE است که اجازه میدهد با برد آردوینو از طریق رابط سریال ارتباط برقرار شود. این ابزار خروجیها و دادههای ارسال شده از آردوینو را نمایش میدهد و برای اشکال زدایی و نظارت بر عملکرد کد بسیار مفید است.
- ۶) یکی از ویژگیهای Arduino IDE دیباگر داخلی است که امکان اشکالزدایی مستقیم از کد را فراهم میکند. این ابزار به کاربران اجازه میدهد تا به صورت گامبه گام کد خود را بررسی کرده و مشکلات موجود را شناسایی و رفع کنند.
- ۷) ابزار مدیریت برد در IDE این امکان را میدهد که پکیجهای پشتیبانی از انواع بردها را نصب و پیکربندی کنید. این قابلیت کمک می کند تا مدل مناسب برد آردوینو را برای پروژهها انتخاب کرده و درایورهای ضروری برای آن را نصب کرد.
- ۸) از پلاگینهای مختلف پشتیبانی میکند که کاربران میتوانند برای افزایش قابلیتهای IDE از آنها استفاده کنند. این پلاگینها میتوانند ابزارهای اضافی، تمهای جدید، یا قابلیتهای پیشرفتهای را به محیط توسعه اضافه کنند.

۲-۶- خلاصه


در این بخش، ابتدا معماری شبکه عصبی پیچشی و روشهای محاسباتی آن بهطور جامع بررسی شد. سپس به تشریح معماری پروتکل UART و اجزای آن پرداخته شد. در پایان، ابزارها و محیط اجرای این پژوهش بهطور کامل مورد ارزیابی قرار گرفت.

فصل سوم: طراحی و پیادهسازی


در این قسمت نحوهی پیادهسازی, ساختار ماژولها و اجرای پروژه بطور کامل شرح داده خواهد شد.

۳-۱- معماری کلی سیستم

فرآیند کلی پروژه به این صورت است که در ابتدا، FPGA اول دادههای ورودی را دریافت کرده و محاسباتی را انجام می دهد و نتایج میانی تولید می کند. برای ادامه محاسبات، این نتایج میانی به FPGA دوم ارسال می شود. با این انتقال، FPGA دوم را قادر می سازد تا محاسبات نهایی را بر اساس پیشرفت FPGA اول انجام دهد. با تقسیم بار کاری بین دو FPGA، سیستم به پردازش موازی دست می یابد و در نتیجه، اجرای کارآمدتری حاصل می شود. در نهایت، با تکمیل محاسبات، FPGA دوم خروجی نهایی را تولید می کند. این خروجی نشان دهنده اوج کل محاسبات شبکه عصبی پیچشی است و به عنوان نتیجه مورد انتظار عمل می کند. برای در ک بهتر این پروژه، نمای کلی سیستم برای حالت باسیم و بی سیم به ترتیب در شکل (۳-۱) و (۳-۲) نشان داده شده است.



شکل ۳-۱ نمای کلی سیستم برای حالت باسیم




شکل ۲-۲ نمای کلی سیستم برای حالت بیسیم

با توجه به توضیحات ذکر شده در ادامه به بررسی ساختار ماژولها و سپس به شرح دقیق معماری سیستم برای دو حالت باسیم و بیسیم میپردازیم.

۳-۲- مدل معماری پیاده سازی شده برای شبکه عصبی پیچشی

در این پژوهش، به منظور پیادهسازی شبکه عصبی پیچشی، از چهار ماژول شامل لایه ی پیچشی، لایه ی ادغام، عملیات تسطیح، و لایه ی کاملاً متصل استفاده شده است. این ماژولها به صورت سلسله مراتبی و متوالی عمل کرده و عملیات را به طور کارآمد انجام می دهند. در شکل ((-7))، ساختار و ترتیب اجرای مدل پیاده سازی شده به وضوح مشاهده می شود و نمایی کلی از نحوه عملکرد این شبکه ارائه می گردد.




شکل ۳-۳ نمای کلی مدل پیادهسازی شده برای شبکه عصبی پیچشی

در ادامه به بررسی ساختار ماژولهای شبکه عصبی پیچشی میپردازیم.

۳-۲-۱ ماژول لایهی پیچشی

شکل ($^{-4}$) نشان دهنده ماژول لایه ی پیچشی است. این ماژول برای انجام عملیات ریاضی طراحی شده است که در آن هر فیلتر بر روی ورودی حرکت می کند، مقادیر فیلتر را با مقادیر متناظر ورودی ضرب می کند و سپس آنها را جمع می کند تا یک مقدار واحد در نقشه ویژگی خروجی تولید شود. جزئیات پایههای ماژول در جدول ($^{-1}$) ذکر شده است.



شكل ٣-٣ ما ول لايهي ييچشي

جدول ۳-۱ توضیحات سیگنالهای ماژول لایهی پیچشی

توضيحات	طول سیگنال	نوع سيگنال	سيگنال
سیگنال ساعت ورودی	١	ورودى	Clock
راهاندازی مجدد ماژول	1	ورودى	Reset
فعالسازی لایهی پیچش	1	ورودى	Enable_Convolution
فعالسازى ماژول	1	ورودى	Enable_Module
نشاندهندهی معتبر بودن دادهی خروجی	١	خروجي	Valid_Conv
فعالسازی خروجی جریان لایه اول	١	خروجي	Conv_Out_Enable
خروجی لایهی پیچشی/این خروجی به	۴	خروجي	Conv_Out
صورت بافر است و ۱۶ مرتبه برای پردازش			
به لایهی بعدی فرستاده میشود.			

فرآیند کامل این ماژول به این صورت است که در ابتدا عملیات پیچشی با یک پنجره کشویی شروع می شود که در سراسر تصویر ورودی حرکت می کند و مقادیر پیکسل را در یک پنجره دو در دو جمع آوری می کند. سپس این مقادیر در وزن فیلتر مربوطه ضرب می شوند و نتایج در دو مرحله جمع آوری می شوند. یک بایاس به مجموع نهایی اضافه می شود و یک تابع فعال سازی ReLU اعمال می شود که مقدار مثبت یا صفر حاصل را تولید می کند. سپس خروجی در یک بافر ذخیره می شود. این عمل برای هر گام روی تصویر تکرار می شود و نتایج پس از هر گام در بافر ذخیره می شود. خروجی های بافر شده به صورت متوالی به لایه بعدی ارسال می شوند و اطمینان حاصل می شود که هر خروجی پردازش شده به درستی در هنگام آماده شدن منتقل می شود. کل این فرآیند ۱۶ بار تکرار می شود، که مربوط به تعداد کل مناطق دو در دو در تصویر پنج در پنج است، و پس از پردازش همه مناطق، لایه برای عملیات بعدی تنظیم مجدد می شود. لازم به ذکر است که داده های ورودی این ماژول به صورت هارد – کد عملیات بعدی تنظیم مجدد می شود. لازم به ذکر است که داده های ورودی این ماژول به صورت هارد – کد یاده سازی شده اند.

-

¹ Hardcode

٣-٢-٢ ماژول لايهي ادغام

شکل ($^{-0}$) نشاندهنده ماژول لایهی ادغام است. این ماژول برای کاهش ابعاد فضایی نقشه ویژگی ورودی طراحی شده است. این کار با اعمال عملیات حداکثر ادغام انجام می شود که شامل انتخاب حداکثر مقدار از یک پنجره با اندازه ثابت است. جزئیات پایههای ماژول در جدول ($^{-0}$) ذکر شده است.



شكل ٣-۵ ماژول لايهى ادغام

جدول ٣-٢ توضيحات سيگنالهاي ماژول لايهي ادغام

توضيحات	طول سیگنال	نوع سيگنال	سيگنال
دادهی ورودی لایهی ادغام	۴	ورودى	Pool_Input
سیگنال ساعت ورودی	١	ورودى	Clock
راهاندازی مجدد ماژول	١	ورودى	Reset
فعالسازي لايهي ادغام	١	ورودى	Enable_Pooling
فعالسازى ماژول	١	ورودى	Enable_Module
نشان دهنده ی معتبر بودن داده ی خروجی	١	خروجي	Valid_Pool
فعالسازي خروجي جريان لايه دوم	١	خروجي	Pool_Out_Enable
خروجی لایهی ادغام/این خروجی به صورت	۴	خروجي	Pool_Out
بافر است و ۴ مرتبه برای پردازش به لایهی			
بعدی فرستاده میشود.			

فرآیند کامل این ماژول به این صورت است که به طور متوالی دادههای ورودی را در یک پنجره کشویی بارگذاری می کند که بر اساس اندازه فیلتر و گام برداشتن در سراسر تصویر حرکت می کند. دادههای پنجرهای در یک بافر FIFO^۱ ذخیره می شود و حداکثر مقدار درون پنجره از طریق مقایسه محاسبه می شود. سپس این مقدار حداکثر در یک بافر خروجی ذخیره می شود که به لایه بعدی منتقل می شود. دادهها چندین بار به لایه بعدی منتقل می شوند که توسط گام کنترل می شود تا زمانی که تمام مقادیر خروجی معتبر تولید شوند. سیگنالهای کنترل، جابجایی پنجره، عملیات FIFO و تولید خروجی را مدیریت می کنند و با مقداردهی اولیه و هماهنگی، عملکرد صحیح را در طول فرآیند تضمین می کنند.

٣-٢-٣ ماژول عمليات تسطيح

شکل (۳-۶) نشان دهنده ماژول لایهی تسطیح است. این ماژول برای تبدیل یک نقشه ویژگی ورودی چندبعدی به یک بردار یک بعدی طراحی شده است. این کار با تغییر شکل نقشه ویژگی انجام می شود تا امکان تغذیه آن به لایههای کاملاً متصل برای طبقه بندی فراهم شود. جزئیات پایههای ماژول در جدول (۳-۳) ذکر شده است.



¹ First In First Out

_

توضيحات	طول سیگنال	نوع سيگنال	سیگنال
دادهی ورودی عملیات تسطیح	۴	ورودى	Flatten_Input
سیگنال ساعت ورودی	1	ورودى	Clock
راهاندازی مجدد ماژول	١	ورودى	Reset
فعالسازى عمليات تسطيح	١	ورودى	Enable_Flatten
فعالسازى ماژول	١	ورودى	Enable_Module
نشان دهنده ی معتبر بودن داده ی خروجی	١	خروجي	Valid_Flat
فعالسازي خروجي جريان لايه سوم	١	خروجي	Flat_Out_Enable
خروجی عملیات تسطیح/این خروجی به	۴	خروجي	Flat_Out
صورت بافر است و ۴ مرتبه برای پردازش به			
لایهی بعدی فرستاده میشود.			

فرآیند دقیق ماژول عملیات تسطیح به این صورت است که این ماژول با پردازش متوالی مقادیر پیکسل با استفاده از یک پنجره کشویی، یک نقشه ویژگی دو بعدی را به یک بردار یکبعدی تبدیل می کند. این پنجره دو در دو بهطور مداوم با دادههای ورودی بهروز می شود و مقادیر را در چهار بافر خروجی ذخیره می کند. هنگامی که بافرها پر شده و شرایط مرحلهای برآورده شود، ماژول دادههای بافر را به لایه بعدی ارسال می کند. سیگنالهای کنترل زمان بندی انتقال داده را مدیریت می کنند و اطمینان می دهند که مقادیر پیکسل بهطور کنترل شبکه تسهیل می کند.

٣-٢-٣ ماژول لايهي كاملاً متصل

شکل (۳-۷) نشاندهنده ماژول لایهی کاملاً متصل است. این ماژول برای محاسبه خروجی با انجام ضرب ماتریس بین بردار ورودی مسطح و یک ماتریس وزن طراحی شده است. پس از آن، بایاس به جمع مقادیر اضافه شده و یک تابع فعالسازی برای تولید مجموعهای از مقادیر خروجی اعمال میشود. جزئیات پایههای ماژول در جدول (۳-۴) ذکر شده است.



جدول ٣-٣ توضيحات سيگنالهاي ماژول لايهي كاملاً متصل

توضيحات	طول	نوع	سيگنال
	سيگنال	سيگنال	
دادهی ورودی لایهی کاملاً متصل	۴	ورودى	FullyConnected_Input
سیگنال ساعت ورودی	١	ورودى	Clock
راهاندازی مجدد ماژول	١	ورودى	Reset
فعالسازي لايهي كاملاً متصل	1	ورودى	Enable_FullyConnected
فعالسازي ماژول	١	ورودى	Enable_Module
نشان دهندهی معتبر بودن دادهی	١	خروجي	Valid_FullyConnected
خروجي			
فعالسازي خروجي جريان لايهي		خروجي	FullyConnected_Out_Enable
چهارم			
خروجی اول لایهی کاملاً متصل	۴	خروجی	FullyConnected1
خروجی دوم لایهی کاملاً متصل	۴	خروجی	FullyConnected2


فرآیند دقیق ماژول لایه کاملاً متصل به این صورت است که دادههای ورودی ابتدا در وزنهای از پیش تعریف شده ضرب میشوند و نتایج ضرب متوسط را ایجاد میکنند. سپس این نتایج در دو مرحله جمع میشوند تا مشارکتها از همه وزنها جمع شوند. مقادیر جمع شده با اضافه کردن بایاسها تنظیم میشوند. سپس، یک تابع فعالسازی ReLU به نتایج تعدیلشده بایاس اعمال میشود و مقادیر منفی را صفر میکند. نتایج فعال شده در بافرهای خروجی ذخیره میشوند. سیگنالهای کنترل هر مرحله را مدیریت میکنند و از ترتیبدهی مناسب و فعالسازی عملیات را اطمینان میدهد.

UART مدل معماري پیادهسازي شده برای پروتکل ---

در این پژوهش به منظور پیادهسازی ارتباط بین دو دستگاه FPGA از پروتکل UART استفاده شده است. برخی از دلایل انتخاب این پروتکل عبارتند از:

- ۱) پروتکل بسیار ساده و کاربردی است.
 - ۲) مقرون به صرفه است.
- ۳) ارتباط بین دو FPGA تنها به دو کانال TX و RX نیاز دارد.
- ۴) این پروتکل از نوع ارتباط غیرهمگام است، به این معنا که هر FPGA می تواند به طور مستقل داده ارسال کند.
 - ۵) نیاز به سختافزار پیچیدهای ندارد.
 - ۶) برای ارتباطات نقطه به نقطه میان دستگاههای FPGA بسیار مناسب است.
 - ۷) پیادهسازی این پروتکل نیاز به منابع نرمافزاری و سختافزاری کمی دارد.
 - ۸) از نظر مصرف انرژی کارآمد است.

ماژول UART در شکل ($^{-}$ ۸) نشان داده شده است. در جدول ($^{-}$ ۵) سیگنالها و پایههای ماژول UART ماژول تشکیل شده است.



شکل ۳-۸ ماژول UART

UART	ماژول	لهای	سیگنا	توضيحات	۵-۳	جدول
------	-------	------	-------	---------	-----	------

توضيحات	طول سیگنال	نوع سيگنال	سیگنال
سیگنال ساعت ورودی	١	ورودى	i_CLK
فعالسازی بیت توازن	١	ورودى	i_PARITY_EN
دو برابر کردن سرعت ارسال	١	ورودى	i_U2X
شروع انتقال داده	١	ورودى	i_TX_STR
فعالسازی ماژول	١	ورودى	i_EN
تعيين سرعت انتقال	18	ورودى	i_UCD
خواندن دادههای دریافت شده	١	ورودى	i_RX_CLR
دادههای ارسالی	٨	ورودى	i_TX_DATA
کانال سریال RX	١	ورودى	i_RX_SDI
تعیین کنندهی ترتیب دادهها: بیت پرارزش یا	١	ورودى	i_MSB
کمارزش اول			
دادههای دریافتی	٨	خروجي	o_RX_DATA
کانال سریال TX	١	خروجي	o_TX_SDO
آمادگی ماژول برای ارسال	١	خروجي	o_TX_RDY
آمادگی برای دریافت داده جدید	١	خروجي	o_RX_RDY
نشان دهنده صحت یا خطا در دادهی دریافتشده	1	خروجی	o_RX_DV

٣-٣-١ ماژول منطق توليد كلاك

شکل (9 - 9) نشان دهنده ماژول تولید کلاک است. این ماژول برای تأمین کلاک مناسب جهت بخشهای ارسال و دریافت ماژول 9 - 9) ذکر شده است.




توضيحات	طول سیگنال	نوع سيگنال	سيگنال
سیگنال ساعت ورودی	١	ورودى	i_CLK
تعيين سرعت انتقال	١	ورودى	i_UCD
دو برابر کردن سرعت ارسال	١	ورودى	i_U2X
فعالسازی ماژول	١	ورودى	i_EN
ساعت واحد TX	١	خروجی	o_TX_CLK
ساعت واحد RX	١	خروجي	o_RX_CLK

جدول ۳-۶ توضیحات سیگنالهای ماژول منطق تولید کلاک


۳-۳-۲ ماژول فرستنده

شکل ($^{-1}$) نشاندهنده ماژول انتقال است. این ماژول برای ارسال یک بایت داده به صورت سریال طراحی شده است. جزئیات پایههای ماژول در جدول ($^{-1}$) ذکر شده است. ماشین حالت این ماژول در شکل ($^{-1}$) به تصویر کشیده شده است.



فرستنده	ماژول	سبگنال های	توضيحات	جدول ۳-۷


توضيحات	طول سیگنال	ورودی سیگنال	سیگنال
فعالسازی ماژول	١	ورودى	i_EN
ساعت واحد TX	١	ورودى	i_TX_CLK
شروع انتقال داده	١	ورودى	i_TX_STR
دادههای ارسالی	٨	ورودى	i_TX_DATA
فعالسازی بیت توازن	١	ورودى	i_PARITY_EN
تعیین کنندهی ترتیب دادهها: بیت	١	ورودى	i_MSB
پرارزش یا کمارزش اول			
آمادگی ماژول برای ارسال	١	خروجی	o_TX_RDY
کانال سریال TX	١	خروجي	o_TX_SDO



شكل ٣-١١ ماشين حالت ماژول فرستنده

$^{-}$ ماژول دریافت $^{-}$


شکل (۳-۱۲) نشان دهنده ماژول دریافت کننده است. این ماژول برای دریافت یک بایت داده به صورت سریال طراحی شده است. ماشین حالت این ماژول در جدول ($(-\infty)$) ذکر شده است. ماشین حالت این ماژول در شکل ($(-\infty)$) به تصویر کشیده شده است.



شکل ۳–۱۲ ماژول دریافت کننده

دریافت کننده	ماژول	سگنالهای	توضیحات س	جدول ۳-۸


توضيحات	طول سیگنال	ورودی سیگنال	سيگنال
فعالسازى ماژول	١	ورودى	i_EN
ساعت واحد RX	١	ورودى	i_RX_CLK
دو برابر کردن سرعت ارسال	١	ورودى	i_U2X
فعالسازی بیت توازن	١	ورودى	i_PARITY_EN
خواندن دادههای دریافت شده	١	ورودى	i_RX_CLR
کانال سریال RX	١	ورودى	i_RX_SDI
تعیین کنندهی ترتیب دادهها: بیت پرارزش یا	١	ورودى	i_MSB
کمارزش اول			
آمادگی برای دریافت داده جدید	١	خروجي	o_RX_RDY
نشان دهنده صحت یا خطا در دادهی دریافتشده	١	خروجی	o_RX_DV
دادههای دریافتی	٨	خروجي	o_RX_DATA



شكل ٣-١٣ ماشين حالت ماژول دريافت كننده

-4-7 پیادهسازی ارتباط میان دو ماژول ESP32

در این قسمت به نحوه ی پیاده سازی ارتباط میان دو ESP32 می پردازیم. از این ارتباط در پیاده سازی حالت بی سیم سیستم استفاده می شود. در شکل (۳-۱۲) نمای کلی از فرآیند این ارتباط مشاهده می شود.



شکل ۳–۱۴ نمودار بلوکی تعامل میان دو ESP32

ارتباط بین دو دستگاه ESP32 شامل ترکیبی از پروتکلهای UART و وای فای است. اولین دستگاه از طریق UART رابط UART خود دادهها را از یک منبع خارجی مانند ESP33 دریافت می کند. هنگامی که دادهها روی پین دریافت UART و این بایتها را می گیرد و آنها را برای انتقال بی سیم آماده دریافت DART خود می رسند، ESP32 فرستنده این بایتها را می گیرد و آنها را برای انتقال بی سیم آماده می کند. این دستگاه با استفاده از قابلیتهای وای فای خود، یک بسته UDP^{r} ایجاد می کند تا دادههای دریافتی را کپسوله کند. سپس این بسته از طریق شبکه وای فای به آدرس ای پی و پورت خاصی که دستگاه دوم منتظر دریافت آن است ارسال می شود.

برای اینکه دستگاهها به طور موثر ارتباط برقرار کنند، ابتدا باید یکدیگر را بشناسند و ارتباط برقرار کنند. دستگاه اول به شبکه وای فای ارائه شده توسط دستگاه دوم متصل می شود که به عنوان نقطه دسترسی وای فای عمل می کند. در طی این فرآیند، دستگاه اول $SSID^a$ شبکه خاصی را که توسط دومی پخش شده است، با استفاده از اعتبار و این از پیش به اشتراک گذاشته شده برای احراز هویت و ایجاد یک پیوند امن جستجو می کند. پس از اتصال این دو دستگاه اکنون می توانند به طور قابل اعتمادی تعامل داشته باشند. دستگاه اول داده ها را به آدرس ای پی و پورت مرتبط با دومی ارسال می کند که تشخیص و اتصال بین آنها را تأیید می کند. در شکل (α -10) ساختار این ارتباط مشاهده می شود.

¹ Packet

² User Datagram Protocol

³ IP Address

⁴ Wi-Fi Access Point

⁵ Service Set Identifier

⁶ Credentials

```
const char* ssid = "ESP32_AP";
const char* password = "12345678";
const char* udpAddress = "192.168.4.1";
const int udpPort = 1234;
```

شکل ۳-۱۵ ساختار برقراری ارتباط میان دو ماژول ESP32


در انتهای گیرنده، ESP32 دوم به عنوان یک نقطه دسترسی وایفای برای مدیریت اتصالات ورودی تنظیم شده است. به طور مداوم درگاه UDP تعیین شده خود را برای هر بسته داده ورودی از واحد اول نظارت می کند. پس از دریافت بسته، دستگاه دادههای محصور شده را استخراج می کند و آن را به رابط UART خود یا پردازش بیشتر، در صورت نیاز، هدایت می کند. این ترتیب انتقال بدون درز و بی سیم دادههایی را که ابتدا از طریق TUART دریافت می شد، تسهیل می کند، و این دو واحد را قادر می سازد تا به طور موثر در سراسر یک شبکه ارتباط برقرار کنند، حتی زمانی که از نظر فیزیکی از هم جدا هستند.

۳-۵- پیادهسازی سیستم

در بخش ۳-۱، معماری کلی سیستم شرح داده شد. در این قسمت، پیاده سازی سیستم در دو حالت باسیم و بی سیستم در حالت باسیم توضیح داده خواهد بی سیستم به صورت دقیق مورد بررسی قرار می گیرد. ابتدا پیاده سازی سیستم در حالت باسیم توضیح داده خواهد شد، سپس تفاوتها و افزونه های لازم برای پیاده سازی در حالت بی سیم مورد بحث قرار خواهند گرفت. این تحلیل جامع، زمینه ای مناسب برای در ک کامل از نحوه ی عملکرد سیستم در شرایط مختلف فراهم می آورد.

۳-۵-۱ پیادهسازی سیستم برای حالت باسیم

در این بخش، نحوه پیادهسازی سیستم برای حالت باسیم به طور کامل شرح داده می شود. برای برقراری توازن میان دو دستگاه FPGA، محاسبات شبکه عصبی پیچشی میان آن دو تقسیم شده است؛ به طوری که FPGA اول لایه ی پیچشی، لایه ی ادغام، و عملیات تسطیح و در مقابل FPGA دوم لایه ی کاملاً متصل را محاسبه می کند. فرآیند کلی سیستم در شکل (۳-۱۶) نشان داده شده است.



پردازش در این سیستم با ماژول لایه پیچشی آغاز می شود. پس از اتمام پردازش در این لایه، لایه ادغام شروع به کار کرده و ابعاد تصویر را کاهش می دهد. خروجی های به دست آمده به صورت متوالی به ماژول عملیات تسطیح ارسال می شوند. با پایان یافتن محاسبات در این ماژول، محاسبات شبکه عصبی در FPGA اول به پایان می رسد. برای انتقال نتایج به FPGA دوم، از ماژول UART استفاده می شود. این ماژول، نتایج به دست آمده را بیت به بیت از طریق خط TX ارسال می کند. این انتقال با یک بیت شروع آغاز شده، سپس بیتهای داده ارسال می شوند و در نهایت با یک بیت توقف به پایان می رسد. دستگاه دریافت کننده خط XX را برای شناسایی این بیتها نظارت کرده و هنگام دریافت، داده های اصلی را بازسازی می کند. بیتهای شروع و توقف بسیار مهم هستند، زیرا آغاز و پایان هر بسته داده را علامت گذاری کرده و از تفسیر صحیح جریان داده توسط دستگاه گیرنده اطمینان حاصل می کنند. سپس این داده ها به عنوان ورودی به ماژول کاملاً متصل ارسال شده و این ماژول محاسبات لازم را انجام داده و خروجی نهایی را تولید می کند. در ادامه، پایه های سیستم برای FPGA اول و FPGA دوم به ترتیب در جدول (۳-۹) و (۳-۱) توضیح داده شده است.

جدول ۳-۹ توضیحات سیگنالهای FPGA اول


توضيحات	طول سیگنال	ورودی سیگنال	سيگنال
سیگنال ساعت ورودی	١	ورودى	Clock
شروع پردازش دادههای شبکه عصبی	١	ورودى	Start
راهاندازی مجدد ماژول	١	ورودى	Reset
خروجی اول FPGA فرستنده	١	ورودى	Output11
خروجی دوم FPGA فرستنده	١	خروجی	Output12
خروجی سوم FPGA فرستنده	١	خروجی	Output13
خروجی چهارم FPGA فرستنده	٨	خروجی	Outpu14
بررسی آماده بودن دادهها برای ارسال	١	خروجی	Valid_Data_1
فعالسازی جریان دادهها	١	خروجی	EnableData
کانال سریال TX	١	خروجی	TX
کانال سریال RX	١	ورودی	RX

جدول ۳-۱۰ توضیحات سیگنالهای FPGA دوم

توضيحات	طول سیگنال	ورودی سیگنال	سيگنال
سیگنال ساعت ورودی	١	ورودى	Clock
کانال سریال RX	١	خروجي	RX
کانال سریال TX	1	ورودى	TX
راهاندازی مجدد عملیات ماژول	١	خروجی	Reset
خروجی اول FPGA گیرنده	١	خروجی	Output21
خروجی دوم FPGA گیرنده	١	خروجی	Output22
آمادگی برای مرحله بعدی پردازش	١	خروجي	Valid_Data_2

$Y-\Delta-Y$ پیادہسازی سیستم برای حالت بیسیم

پیاده سازی سیستم در حالت بی سیم مشابه حالت باسیم است که در بخش π - α -1 شرح داده شد. تفاوت اصلی در نحوه انتقال داده های میانی بین دو FPGA است که در اینجا از ارتباط بی سیم استفاده شده است. فرآیند کلی سیستم در شکل (π - π) نشان داده شده است. لازم به ذکر است که پایه های پورت ها و سیگنال ها برای این پیاده سازی همان جدول های ارائه شده در بخش π - α - α 1 هستند (جدول های π - α 0).



شکل ۳-۱۷ معماری دقیق سیستم برای حالت باسیم

فرآیند این سیستم با انجام عملیات ریاضی همانند روش سیمی در دستگاه اول آغاز میشود. پس از پایان محاسبات در FPGA اول، به جای ارسال مستقیم نتایج میانی به صورت سیمی به FPGA دوم، این نتایج ابتدا از طریق خط TX ماژول UART به ورودی RX0 اولین ماژول ESP32 منتقل میشوند. این ماژول پس از دریافت دادهها، آنها را از طریق شبکه بیسیم به ماژول ESP32 دوم ارسال می کند. ماژول دوم نیز دادههای دریافتی را از طریق خروجی TX0 خود به ورودی RX ماژول UART متصل به FPGA دوم منتقل می کند. این انتقال بیسیم امکان برقراری ارتباط بین FPGAها را بدون نیاز به سیم کشی مستقیم فراهم می آورد. پس از دریافت دادهها توسط FPGA دوم، فرآیند پردازش مشابه حالت باسیم ادامه می یابد و محاسبات لایه کاملاً متصل انجام می شود تا خروجی نهایی تولید گردد.

٣-۶- خلاصه


در این بخش، نحوه ی پیاده سازی پروژه مورد بحث قرار گرفت. ابتدا ساختار کلی سیستم بررسی شد، سپس ساختار ماژولهای شبکه عصبی پیچشی و UART توضیح داده شد. در ادامه، نحوه ی تعامل میان دو ESP32 تشریح گردید. در پایان، معماری و پیاده سازی سیستم در دو حالت باسیم و بی سیم تشریح شد.

فصل چهارم: نتایج پیادهسازی

در این قسمت تصاویر پیادهسازی پروژه، نتایج حاصل شده و مقایسه دو حالت پروژه بررسی می گردد.


۴-۱- تصاویر پیادهسازی و نتایج سختافزاری پژوهش

در این بخش، به بررسی نمونه محاسبات مورد استفاده در پیادهسازی سختافزاری پروژه میپردازیم. همانطور که در فصل سوم توضیح داده شد، ابتدا FPGA فرستنده محاسبات مربوط به لایهی پیچشی، لایهی ادغام، و عملیات تسطیح را انجام میدهد و سپس نتایج میانی را به FPGA دریافت کننده ارسال می کند. FPGA دریافت کننده وظیفهی انجام عملیات لایهی کاملاً متصل را بر عهده دارد و خروجی نهایی را تولید می کند. در شکل (۱-۴) محاسابات و مقادیر استفاده شده مشاهده می شود.




شکل ۱-۴ نمونه محاسبات استفاده شده در پیادهسازی سختافزاری پروژه

با توجه به شکل (۴-۱)، انتظار می رود که FPGA اول چهار عدد خروجی و FPGA دوم دو عدد خروجی تولید کنند. در ادامه، نتایج پیاده سازی بر روی بردهای FPGA برای حالتهای باسیم و بی سیم به ترتیب در شکلهای (7-4) و (7-4) قابل مشاهده است.



شکل ۴-۲ پیادهسازی سختافزاری حالت باسیم پروژه



شکل ۴-۳ پیادهسازی سختافزاری حالت بیسیم پروژه

با توجه به خروجیهای شکل های (۴-۲) و (۴-۳) و تطابق آنها با خروجیهای شکل (۱-۴)، می توان به صحت عملکرد یروژه نتیجه گیری کرد.

۲-۴ مقایسه دو حالت پروژه

در این بخش، به مقایسه ی دو حالت پیاده سازی شده با استفاده از ویژگیها و پارامترهای مختلف می پردازیم. مقایسه ی بین این دو حالت سیستم در جدول (*-1) ارائه شده است.

سرعت سیستم و مدت زمان انتقال با استفاده از فرمولهای زیر محاسبه شده است:

$$Baud = \frac{CF}{8(UBRRn+1)}$$
 Transmission time = $\frac{1}{Baud}$ (1-4)

سرعت سیستم و مدت زمان انتقال به ترتیب از رابطههای نرخ بادی و زمان انتقال به دست می آید. در این رابطهها، CF به معنی فرکانس ساعت سیستم و UBRRn نشان دهنده مقدار ثبتشده در رجیستر برای تنظیم نرخ بادی است.

جدول ۴-۱ مقایسه ویژگیهای دو حالت پیادهسازی شده

ارتباط بىسيم	ارتباط باسيم	ویژگی	
شش عدد سیم	دو عدد سیم	تعداد سیم استفاده شده	
بالاتر، با توجه به هزینه ماژولهای ESP32 و بردبورد۱	پایین تر، زیرا فقط کابلها و اتصالات مورد نیاز است.	هزينه	
مقیاس پذیرتر، اضافه کردن دستگاههای بیشتر بدون نیاز به	محدود به تعداد پورتهای UART و	مقیاسپذیری	
سیم کشی اضافی آسان تر است.	اتصالات فيزيكى موجود		
٣λ.۴۶۱.۵ bps	٧۶،٩٢٣ bps	سرعت	
*19 μs	۲۰۸ µs	مدت زمان انتقال	
بالاتر، به دلیل برق اضافی مورد نیاز برای ارتباطات بیسیم	پایینتر	مصرف برق	
ایمنی کمتر در برابر تداخل	مصونیت بالا در برابر تداخل	ایمنی در برابر نویز	
دامنهی گسترده تر	محدود به طول سیم	محدوده۲	
احتمال از دست دادن داده به علت وجود نویز	قابلیت اطمینان بسیار بالا، تضمین نتایج دقیق بدون از دست دادن اطلاعات	قابليت اطمينان	
تنظیمات پیچیده تری مورد نیاز است، به ویژه در مدیریت اتصالات بی سیم و همگام سازی پردازش شبکه عصبی پیچشی در سراسر FPGA	اتصالات ساده و پایدار و مستقیم	سهولت اجرا	
چالشبرانگیزتر، نیاز به عیبیابی اتصال بیسیم و همگامسازی بین فرآیندهای شبکه عصبی پیچشی در هر دو FPGA	راهاندازی و نگهداری آسان تر، مشکلات کمتری در حین اجرا	راهاندازی و نگهداری	
خطرات امنیتی بالقوه ناشی از ارتباطات بیسیم مشاهده شد، اگرچه رمزگذاری برخی از این نگرانیها را کاهش داد.	ایمن تر با حداقل خطر، زیرا نیاز به دسترسی فیزیکی به سیم دارد.	امنیت	
بدون نیاز به اتصال فیزیکی بین FPGAها، اما همچنان به سیم کشی بین ESP32 و FPGA نیاز است.	فضای فیزیکی لازم برای کابلکشی میان FPGAها	محدوديتهاى فيزيكى	

با توجه به توضیحات جدول فوق، می توان نتیجه گرفت که حالت باسیم از عملکرد بهتری برخوردار است.

۴-۳- خلاصه

در این فصل، ابتدا نمونههایی از محاسبات به کاررفته در پیاده سازی پروژه ارائه شد. سپس، صحت عملکرد سخت افزاری پروژه در دو حالت باسیم و بی سیم مورد بررسی قرار گرفته است. در نهایت، ویژگیهای هر دو حالت سیستم با یکدیگر مقایسه شده و نتیجه گیری می شود که حالت باسیم از عملکرد بهتری برخوردار بوده است.

¹ Breadboard

² Range

فصل پنجم: نتیجهگیری و پیشنهادها

در آخرین فصل از این پروژه، به جمعبندی فصول گذشته و نتیجه گیری می پردازیم. سپس در انتها پیشنهادات برای کارهای آتی مطرح می گردد.

۵-۱- جمعبندی و نتیجه گیری

در این پروژه بر پیادهسازی و مقایسه ارتباط باسیم و بیسیم بین دو FPGA با استفاده از چارچوب شبکه عصبی پیچشی تمرکز شد. هدف اصلی ارزیابی عملکرد، قابلیت اطمینان و عملی بودن هر دو روش ارتباطی در یک محیط FPGA در دنیای واقعی، با هدف تعیین مناسبترین رویکرد برای کاربردهای با کارایی بالا بود.

در ابتدا با ایجاد یک پایه نظری قوی، کاوش در مفاهیم اساسی مانند معماری شبکه عصبی پیچشی، توابع لایه، و محاسبات پیچیده در گیر در عملیات شبکه عصبی صحبت کردیم. سپس، پروتکل UART را برای پیادهسازی ارتباطات پروژه بررسی کردیم. درک این مفاهیم اساسی برای مراحل بعدی پیادهسازی بسیار مهم بود و زمینه لازم را برای مقایسه روشهای ارتباطی فراهم کرد.

سپس به طراحی دقیق و توسعه ماژول های سیستم، از جمله توضیح عمیق هر جزء و معماری کلی سیستم پرداختیم. این فرآیند شامل طراحی ماژولهای شبکه عصبی پیچشی بر روی FPGA، تشریح ماژول ارتباطی UART و مدیریت سیگنالهای کلیدی بود که ارتباط بین دو FPGA را تسهیل می کرد. این تفکیک دقیق برای حصول اطمینان از اینکه سیستم به طور موثر عمل می کند و درک روشنی از نحوه تعامل هر جزء برای دستیابی به ارتباط یکپارچه ارائه می دهد، حیاتی بود.

در مرحله آخر، روشهای ارتباط سیمی و بیسیم را با استفاده از یک مثال عملی برای نمایش عملکرد شبکه عصبی پیچشی در FPGA نشان دادیم. تجزیه و تحلیل مقایسهای نشان داد که روش ارتباط سیمی از روش بیسیم بهتر عمل میکند. اگرچه رویکرد بیسیم انعطافپذیری را ارائه میدهد، اما با چالشهایی با نرخ انتقال داده و پایداری سیگنال، بهویژه در محیطهایی با تداخل بالقوه مواجه میشود. این پروژه بر اهمیت انتخاب روش ارتباطی مناسب بر اساس نیازها و محدودیتهای خاص برنامه تأکید میکند و بر مبادلات بین عملکرد و انعطافپذیری که مهندسان باید در طراحی سیستمهای مبتنی بر FPGA در نظر بگیرند، تأکید میکند.

۵-۲- پیشنهادات

در این بخش به ایدههایی میپردازیم که میتوانند موضوع این پروژه را در آینده گسترش دهند و به نتایج بهتری منجر شوند. هدف از این پیشنهادات، بهبود عملکرد پروژه و ارتقای کاربردهای عملی آن است. یکی از اقدامات مهمی که برای بهبود این پروژه میتوان انجام داد، استفاده از مدلهای شبکه عصبی پیچشی پیشرفته تری مانند

LeNet5 است. این مدل، به دلیل ساختار پیچیده تر و تعداد لایههای بیشتر، گزینهای مناسبی برای گسترش این پژوهش خواهد بود. بهره گیری از LeNet5 می تواند موجب توزیع متوازن تر حجم محاسبات میان دو PPGA این پژوهش خواهد بود. بهره گیری از LeNet5 می تواند شود و بار کاری هر دو دستگاه را به طور مؤثر تری افزایش دهد. علاوه بر این، به کار گیری این مدل می تواند دقت و کارایی سیستم را به شکل قابل توجهی بهبود بخشد.

همچنین، بررسی استفاده از پروتکلهای ارتباطی دیگری مانند 'SPI و 'I2C' برای پیادهسازی این پژوهش می تواند به طور جدی مورد توجه قرار گیرد. این پروتکلها با توجه به ویژگیهای خاص خود، می توانند گزینههای مناسبی برای انتقال دادهها در میان اجزای مختلف سیستم باشند. ارزیابی دقیق تر این پروتکلها می تواند به انتخاب بهینه تر روشهای ارتباطی برای پروژههای آینده کمک کند و در نهایت منجر به بهبود کارایی سیستم شود.

در نهایت، یکی دیگر از راهکارهای پیشنهادی برای گسترش این پژوهش، افزایش تعداد بردهای FPGA مورد استفاده است. این افزایش به گونهای طراحی شود که محاسبات هر لایه از شبکه عصبی پیچشی به یک برد اختصاص یابد. با این روش، توزیع محاسبات میان بردهای مختلف بهینه تر می شود و علاوه بر افزایش سرعت پردازش، امکان استفاده از شبکههای عصبی پیچیده تر و با لایههای بیشتر نیز فراهم می شود. این اقدام می تواند ظرفیت پروژه را برای انجام محاسبات پیچیده تر و حجیم تر به میزان چشمگیری افزایش دهد.

¹ Serial Peripheral Interface

² Inter-Integrated Circuit

منابع و مراجع

- [1] Haykin, S. (2009). *Neural Networks and Learning Machines* (3rd ed.). Pearson Education India.
- [2] Agatonovic-Kustrin, S., & Beresford, R. (2000). Basic Concepts of Artificial Neural Network (ANN) Modeling and Its Application in Pharmaceutical Research. *Journal of Pharmaceutical and Biomedical Analysis*, 22(5), 717-727.
- [3] Bengio, Y., Goodfellow, I., & Courville, A. (2017). *Deep learning* (Vol. 1). MIT Press.
- [4] Phung, V. H., & Rhee, E. J. (2019). A High-Accuracy Model Average Ensemble of Convolutional Neural Networks for Classification of Cloud Image Patches on Small Datasets. *Applied Sciences*, *9*(21), 4500.
- [5] Aghdam, H. H., & Heravi, E. J. (2017). Guide to Convolutional Neural Networks. *Springer*.
- [6] Shyam, R. (2021). Convolutional Neural Network and Its Architectures. *Journal of Computer Technology & Applications*, 12(2), 6-14.
- [7] Véstias, M. P. (2021). Convolutional Neural Network. In M. Khosrow-Pour (Ed.), *Encyclopedia of Information Science and Technology* (5th ed., pp. 12-26). IGI Global.
- [8] Zhao, X., Wang, L., Zhang, Y., Han, X., Deveci, M., & Parmar, M. (2024). A Review of Convolutional Neural Networks in Computer Vision. *Artificial Intelligence Review*, 57(4), 99.
- [9] Jayawardana, R., & Bandaranayake, T. S. (2021). Analysis of Optimizing Neural Networks and Artificial Intelligent Models for Guidance, Control, and Navigation Systems. *International Research Journal of Modernization in Engineering, Technology and Science*, 3(3), 743-759.
- [10] Yani, M., Budhi Irawan, S., & Setiningsih, S. C. (2019). Application of Transfer Learning Using Convolutional Neural Network Method for Early Detection of Terry's Nail. In *Journal of Physics: Conference Series* (Vol. 1235, No. 1, p. 012001). IOP Publishing.
- [11] Guissous, A. E. (2019). Skin Lesion Classification Using Deep Neural Network. *arXiv preprint arXiv:1911.07817*.

- [12] Mishra, V., & Kane, L. (2023). A Survey of Designing Convolutional Neural Network Using Evolutionary Algorithms. *Artificial Intelligence Review*, 56(6), 5095-5132.
- [13] Lambert, T. R. (2017). An Introduction to Microcontrollers and Embedded Systems. *Auburn University*. *July*, *344*.
- [14] Gupta, A., & Gupta, A. (2019). UART Communication. In *The IoT hacker's handbook: A practical guide to hacking the Internet of Things* (pp. 59-80).
- [15] Ramdeane, A., & Lynch, L. (2020). Low-Cost Seismic Data Acquisition System Based on Open-Source Hardware and Software Tools. *The University of the West indies*.