سوال ٧)

طبق خواست سوال یک ماژول registerfile تعریف میکنیم که قابلیت ذخیره سازی  $^{9}$  آرایه  $^{9}$  آرایه  $^{9}$  بیتی را داشته باشد. همانطور که در تصویر ماژول مشاهده میکنید برای ورودی ماژول علاوه بر کلاک یک ورودی regnum را تعریف میکنیم که شماره های  $^{9}$  و  $^{9}$  و  $^{9}$  و  $^{9}$  و  $^{9}$  و  $^{9}$  و  $^{9}$  و رودی تا چهار هستند که رجیستری که با آن کار داریم را مشخص میکند. همچنین اگر بیت پرارزش regnum برابر  $^{9}$  باشد این شماره کار با رجیستر  $^{9}$  و  $^{9}$  را به طور همزمان انجام میدهد. ورودی دیگر این ماژول ورودی  $^{9}$  است که در صورتی که یک باشد اجازه میدهد مقادیر رجیسترها تغییر کنند. ورودی ها و خروجی های  $^{9}$  و  $^{9}$  باشد.

یک ماژول دیگر که در تصویر بالا مشاهده میکنید ماژول ALU است که عملیاتهای ضرب و جمع را به صورت علامت دار انجام میدهد و 0 + 0 + 0 بیت کم ارزش را در رجیستر 0 + 0 + 0 بیت پرارزش را در رجیستر 0 + 0 باشد جمع و اگر 0 + 0 + 0 باشد عربینتر 0 + 0 + 0 باشد جمع و اگر 0 + 0 + 0 باشد خرب را انجام میدهد.

```
Edit Selection View Go Run Terminal Help
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            D 🗆

    modules.v ×
                                                                                     always @(posedge clk) begin
if(address <= 9'd496) begin
                                                                                                                           Invaliamemaddress = 0;
if((load ==1) && (store == 0)) begin
    if(regnum == 3'b080) begin
    in_A1 = {memory[address+1], memory[address+2], memory[address+3], memory[address+4], memory[address+5], memory[address+6], memory[address+6]
                                                                                                                                                                                         if(regnum == 3'b001) begin
= (memory[address+1], memory[address+2], memory[address+3], memory[address+4], memory[address+5], memory[address+6], memory[address+6
R
                                                                                                                                                              else if(regnum == 3'b01) begin
in_A4 = {memory[address], memory[address+1], memory[address+2], memory[address+4], memory[address+5], memory[address+6], memory[addres
                                                                                                                                                                       gnum == 3'b000) begin
memory[address], memory[address+1], memory[address+2], memory[address+3], memory[address+4], memory[address+5], memory[address+6], memory[address+6], memory[address+7],
lse if(regnum == 3'b001) begin
                                                                                                                                                                   (memory[address, memory[address+1], memory[address+2], memory[address+3], memory[address+4], memory[address+5], memory[address+6], memory[address+7], else if(regnum == 3'b010) begin
                                                                                                                                                                   else if(regnum == 3'b010) begin


[memory[address+], memory[address+], memory[address+3], memory[address+4], memory[address+5], memory[address+6], memory[address+6], memory[address+7],

else if(regnum == 3'b011) begin
                                                                                                                                                                 {memory[address], memory[address+1], memory[address+2], memory[address+3], memory[address+4], memory[address+5], memory[address+6], memory[address
                                                                                                                         else begin
invalidmemaddress = 1;
                                                                                                                                                                                               美全派 井 😍 🔚 🕫 🍅 😘 💆 💆 📉 🔘
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      而口口。

    modules.v ×
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ⊳ ш ⋅
æ
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        Ln 21, Col 1 Spaces: 4 UTF-8 CRLF Verilog Q
                                                                                                                                                                                            1 C 🔚 🙃 🍅 😘 🞜 🥬 🗷
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ^ ■ (6, 0) ENG 5:38 PM =
Type here to search
```


دو تصویر بالا که مشاهده میکنید مربوط به ماژول حافظه هستند. همانطور که میبینید در این ماژول حافظه ای به عمق ۵۱۲ و عرض ۳۲ بیت وجود دارد. ورودی های ماژول علاوه بر کلاک دو ورودی دانده در حافظه ذخیره store و مشخص میکند که داده در حافظه ذخیره

می شود یا روی رجیستر نوشته می شود. یک ورودی دیگر address است که ۹ بیت است زیرا حافظه ما ۵۱۲ خانه دارد. یک ورودی دیگر regnum است که طبق قاعدهای که پیش تر ذکر شد شماره ی رجیسترها را برای ارتباط با حافظه مشخص می کند. ورودی و خروجی های ۵۱۲ بیتی هم مربوط به ارتباط رجیسترها با حافظه هستند. یک خروجی دیگر invalidmemaddress است. طبق فرض سوال این پردازنده قابلیت بارگزاری / ذخیره سازی ۱۶ خانه حافظه پشت سر هم یعنی ۵۱۲ بیت را دارد. بنابراین آدرس هایی که می توان به پردازنده داد تا از آن آدرس ۱۶ خانه حافظه را دسترسی داشته باشد خانه های ۱ تا ۴۹۶ حافظه هستند و آدرس های بیشتر از ۴۹۶ کمتر از ۱۶ خانه حافظه را شامل می شوند بنابراین اگر در دستور load و یا store آدرس های بیش از این عدد داده شود عملیاتی انجام نمیشود و خروجی invalidmemaddress برابر ۱ می شود.



ما برای ورودی ۴ رجیسترمان به ۴ مالتیپلکسر نیاز داریم چرا که یک ورودی رجیستر ۱ و ۲ به بیرون متصل است تا دیتا به طور مستقیم توسط کاربر وارد پردازنده شود ( در فرض سوال نبود اما منطقا باید داده اولیه از بیرون وارد پردازنده شود زیرا خود پردازنده در ابتدا حافظه اش خالی است.) و دیگری به حافظه متصل است و برای رجیسترهای ۳ و ۴ یک ورودی از حافظه و دیگری از الله میآید بنابراین به ۴ مالتیپلکسر نیاز داریم.

سپس همانطور که در ماژول cpu مشاهده میکنید این ماژول اینستنس های ماژول هایی که تا اینجا تعریف کردیم را در خود جای میدهد و عملا بخش های مختلف پردازنده را به هم متصل میکند که شامل یک رجیستر فایل و یک مموری و چهار مالتیپلکسر است. ورودی های سه ماژول اول مشخص بودند و توضیح داده شد. ورودی های مالتیپلکسر هم مشخص هستند. حال ورودی احمالتیپلکسر ها را بررسی میکنیم. برای ماژول cpu یک ورودی ورودی initialize داریم که زمانی که ۱ است ورودی رجیستر های ۱ و ۲ را از بیرون میگیریم در غیر اینصورت ورودی رجیستر های ۱ و ۲ به خروجی مموری متصل میشود. در مورد مالتیپلکسرهای ۳ و ۴ نیز ورودی کنترل زمانی ۱ است که عملیات ضرب یا جمع متصل میشود. در موردی رجیستر به خروجی حافظه متصل شود نه alu.



درنهایت در ماژول تست بنچ از cpu یک اینستنس میگیریم و تستهای لازم را روی آن انجام میدهیم.

در تمام دستوراتی که وارد میکنیم باید مقادیر مقادیر dip\_A1 یا dip\_A2 را برای مقداردهی سنخص کنیم در دستوراتی که initialize = 1 ست باید dip\_A2 یا dip\_A1 را برای مقداردهی اولیه مشخص کنیم. در دستوراتی که یکی از load, store را ۱ میکنیم آدرس را هم مشخص میکنیم.

ابتدا رجیسترهای ۱ و ۲ را با دیپ سوبیچ ها به ترتیب مقدار دهی میکنیم. سپس محتوای رجیستر ۱ را در آدرس ۴۵ و رجیستر ۲ را در آدرس ۱۰۰ حافظه ذخیره میکنیم یعنی ۵۱۲ بیت رجیستر ۱ و ۲ به ترتیب در ۱۶ خانه حافظه با شروع از آدرس های ۴۵ و ۱۰۰ قرار میگیرند. سپس برای اطمینان از عملکرد درست حافظه اینبار محتوای ۱۶ خانه حافظه با شروع از آدرس ۱۰۰ را در رجیستر ۱ و ۱۶ خانه حافظه با شروع از آدرس ۴۵ را در رجیستر ۲ و ۱۶ خانه حافظه با شروع از آدرس ۴۵ را در رجیستر ۲ میگذاریم سپس دستورات boad و store را برای آدرسهای غیرمجاز انجام میدهیم و همانطور که در تصاویر بعدی مشاهده میکنید خروجی مناسب را نمایش میدهد و تغییری در حافظه و رجیسترها ایجاد نمیکند. و به این ترتیب عملکرد درست دو دستور بارگزاری و ذخیره را به طور کامل بررسی کردیم. (توجه: میتوانستیم boad را در هر آدرس مجازی انجام دهیم اما چون ذخیره سازی را در دو آدرس ۴۵ و ۱۰۰ انجام داده بودیم و تنها این دو خانه حافظه دارای محتوای معنی دار بودند از همین دو آدرس استفاده کردیم و عملا محتوای دو رجیستر ۱ و ۲ را جابه جا کردیم.)

سپس دستور addition را اجرا میکنیم و همانطور که میبینید نتیجه به درستی در رجیسترهای ۳ و ۴ ذخیره شد. سپس عمل ضرب را انجام میدهیم که میبینیم آن هم به درستی اجرا شد. حال محتوای دو رجیستر ۳ و ۴ را در دو آدرس حافظه ذخیره میکنیم. سپس محتوای آدرسی که محتوای رجیستر ۳ در آن ذخیره شده بود را در رجیستر ۱ بارگزاری میکنیم. برای اطمینان از درستی عملکرد مدار برای اعداد منفی یک عدد منفی را وارد رجیستر دو میکنیم و عملیات ضرب و جمع را انجام میدهیم که به درستی اجرا میشوند.

به این ترتیب عملکرد مدار را در حالت های مختلف بررسی کردیم و با توجه به توضیحات داده شده و خروجی مدار واضح است مدار خواسته های مسئله را به طور کامل اجرا میکند.

