

پروژه درسی

درس معماری کامپیوتر نیمسال دوم ۱۴۰۲-۱۴۰۱

پروژه تعریف شده برای این درس شامل طراحی و پیادهسازی پردازنده ی RISC-V با روش کنترل ریزبرنامهای است که در گروههای دو نفری انجام و تحویل داده میشود. در مراحل سنتز فرض بر این است که طراحی برای برد DE1-SoC انجام میشود. بخشی از پروژه شامل سنتز و شبیهسازی و نوشتن گزارش اجباری بوده و مکمل نمره ی نهایی است ولی قسمت پیادهسازی بر روی یک برد FPGA دلخواه اختیاری بوده و به عنوان نمره ی اضافه در نظر گرفته شده است.

توضيح

با مفهوم ریزعملیات ٔ آشنا شدهاید. ریزبرنامه ٔ و ریز کد ٔ (یا ریزدستورالعمل ٔ) مفاهیمی مرتبط اما متفاوت با ریزعملیات هستند. در درس، روش پیادهسازی مستقیم ماشین حالت در سختافزار برای پردازنده چندسیکل استفاده شد. دیدیم که در سادهترین حالت، به عملیات کوچکتری که در هر گام انجام میشود یک ریزعملیات گفته میشود. روش دیگر برای پیادهسازی واحد کنترل پیادهسازی به صورت ریزبرنامه است که در این حالت گامهای کوچکتری که برای اجرای یک دستورالعمل باید طی شوند، بهجای پیادهسازی مستقیم سختافزاری، در قالب یک سری ریزکد در یک حافظه معمولا فقط خواندنی^۵ درون واحد کنترل ذخیره می شوند. در این حالت، واحد کنترل برای اجرای هر دستورالعمل پردازنده، ریزکدها را یکی یکی از حافظه ROM خوانده تا دو عمل ترتیبدهی ریزدستورالعملها و اجرای ریزدستورالعملها را انجام دهد. منظور از ترتیبدهی ریز دستورالعملها، انتخاب ریزدستورالعمل بعد برای اجرا و منظور از اجرای ریز دستورالعمل، تولید سیگنالهای کنترلی مورد نیاز برای مسیر داده است. برای فهم مفهوم واحد کنترل ریزبرنامهای ضمن مرور مبحث تدریس شده، فصل ۱۹ مرجع استالینگز را مطالعه کنید. پردازنده شما باید مشابه طراحی انجام شده در کتاب درسی (شکل 7.27 مرجع هریس) باشد و دستورات پایه بررسی شده در درس addi, andi, ori, slti) I-Type ،(add, sub, and, or, slt) R-Type)، و jal و jal و jal را اجرا كند. پردازندهی چند سیکل از واحدهای datapath ،controller و mem تشکیل شده است. واحد mem هم دستورالعملها و هم داده را نگاه میدارد و واحد controller به جای طراحی سخت افزاری دیده شده در درس، به روش ریزبرنامه ای پیاده سازی می شود (مشابه شکل 19.15 مرجع استالینگز). در نظر داشته باشید که از رجیسترها تنها در صورتی استفاده کنید که زمان بندی مدار نسبت به پیادهسازی ماشین حالت تغییر نکند. هر جا لازم بود، میتوانید از کد اجزاء پردازندهی تکسیکل بررسی شده در درس نیز استفاده کنید.

¹ Micro-operation

² Micro-program

³ Micro-code

⁴ Micro-instruction

⁵ Read-only Memory (ROM)

⁶ Micro-instruction sequencing

⁷ Micro-instruction execution

طراحي واحد كنترل

قبل از آغاز توسعه کنترلر، به نمودارها و جدولهای زیر نگاهی بیندازید. جدولها در انتهای این سند ارائه شدهاند.

- شکل 7.28 مرجع هریس که بلوک دیاگرام کنترلر چند سیکل را نشان میدهد
- شكل 7.48 مرجع هريس كه نمودار حالت FSM اصلى كنترل چند سيكل را نشان مىدهد
 - جدول ۲ منطق دیکدر ALU را تعریف می کنند
 - جدول ۳ منطق دیکدر دستورالعملها را تعریف می کنند

مدل کنترلر ریزبرنامهای را در زبان SystemVerilog توصیف کنید. هنگامی که خروجیها اهمیتی ندارند، آنها را روی ۰ قرار دهید تا برای ساده کردن تست، مقدار مشخصی داشته باشند.

ماژول کنترلر باید مطابق ساختار زیر باشد و باید از سلسله مراتب گفته شده در درس پیروی کند. به یاد داشته باشید که funct3،op و funct7b5 فیلدهایی بیتی از Instr هستند و zero یک خروجی ALU است.

```
module controller(input logic
                                 clk,
               input logic
                                 reset,
               input logic [6:0] op,
               input logic [2:0] funct3,
               input logic
                                 funct7b5,
               input logic
                                 zero,
               output logic [1:0] immsrc,
               output logic [1:0] alusrca, alusrcb,
               output logic [1:0] resultsrc,
               output logic
               output logic [2:0] alucontrol,
               output logic
                                 irwrite, pcwrite,
               output logic
                                 regwrite, memwrite);
```

قالب كلى كلمه كنترلى ريزدستورالعمل

پیشنهاد می شود ریزدستورالعمل ها تحت قالب کلی ریزدستورالعمل های افقی (شکل 19.12 مرجع استالینگز) ساماندهی و در حافظه کنترلی ۴۲۲ مخیره شوند. در صورت نیاز به تغییر، با ذکر دلیل انجام شود. با توجه به این که برای حافظه ROM کنترلی ۴۲۰ خط در نظر گرفته شده است، ۵ بیت برای آدرس ریزدستورالعمل بعدی اختصاص می یابد.

	Control Signals								Branch Condition			n	Branch Target	
pcwrite	regwrite	memwrite	irwrite	adrsrc	resultsrc [1:0]	alusrca [1:0]	alusrcb [1:0]	immsrc [1:0]	alucontrol [2:0]	OP	Funct3	Funct7b5	zero	Micro-instruction Address [4:0]

تولید سیگنالهای کنترلی

پیش از آغاز به طراحی پردازنده ی چندسیکل RISC-V خود، باید سیگنالهای کنترلی صحیح متناظر با هر ریزدستورالعمل را بهدست آورید. در ریزدستورالعملهای افقی $^{\Lambda}$ ، این سیگنالها بههمراه آدرس و شرط پرش به ریزدستورالعمل بعد مشترکاً فرمت یک ریزدستورالعمل را که در هر خط حافظه کنترلی ذخیره می شود، تعیین می کنند. خروجیهای واحد کنترل در جدول 1 را استخراج و تکمیل کنید. برای هر ریزدستورالعمل کلمه کنترلی را نیز در مبنای ۱۶ بهدست آورید. در انجام این مرحله دقت کنید چرا که رفع عیب مدارات نادرست طراحی شده بسیار دشوار است.

⁸ Horizontal micro-instruction

آزمون واحد كنترل

تولید بردارهای تست خوب اغلب سخت تر از نوشتن کد تحت آزمون است. در این راستا، فایلهای controller.sv و controller.tv جهت سهولت کار در اختیار شما قرار گرفته است. آنها را خوانده گزارش کنید که چگونه عمل می کنند. با به کارگیری Modelsim/Questa، کنترلر خود را کامپایل کنید و مورد آزمون قرار دهید. مطمئن شوید که زمان شبیه سازی به اندازه ای طولانی هست تا پیامی دریافت کنید که گزارش دهد تمام تستها با • خطا تکمیل شده اند. در صورت بروز خطا توصیف خود را عیبیابی کنید.

Micro- instruction (Name)	alucontrol [2:0]	immsrc [1:0]	alusrcb [1:0]	alusrca [1:0]	resultsrc [1:0]	adrsrc	irwrite	memwrite	regwrite	pcwrite	(Partial) Control Word
0 (Fetch)											0x
1 (Decode)											
2 (MemAdr)											
3 (MemRead)											
4 (MemWB)											
5 (MemWrite)											
6 (ExecuteR)											
7 (ALUWB)											
8 (ExecuteI)											
9 (JAL)											
10 (BEQ)											

جدول 1: برخی خروجیهای واحد ریزبرنامه

طراحی مسیر داده و تکمیل پردازنده

قبل از تکمیل پردازنده، به نمودارهای زیر نگاهی بیندازید.

- شکل 7.27 مرجع هریس که پردازنده کامل چند سیکل را نشان میدهد.
- شکل 7.63 مرجع هریس سلسله مراتب سطح بالای پردازنده تکسیکل شامل اتصالات بین کنترل کننده، مسیر داده، حافظه دستورالعمل و حافظه داده را نشان می دهد. تفاوت پردازنده چند سیکل در این است که یک حافظه یکپارچه دارد و سیگنالهای کنترلی آن متفاوت است، بنابراین باید این اتصالات را تغییر دهید. نموداری شبیه به این شکل ترسیم کنید که کنترلر، مسیر داده و ماژولهای حافظه و اتصال آنها را نشان می دهد. یک کادر دور ماژول ۲۱۶CV بکشید که کنترلر و مسیر داده را در بر گیرد. سیگنالهای عبوری بین بلوکها را نام گذاری کنید.

یک توصیف سلسلهمراتبی از پردازنده در زبان SystemVerilog بنویسید. پردازنده باید ساختار زیر را داشته باشد. سیگنالهای حافظه برای سهولت تست بیرون آورده تا شنود شوند. از واحد کنترل طراحی شده و هر بلوک ساختاری Verilog که نیاز دارید (مانند register file ،ALU ،adder ،flop ،mux و غیره) از پردازنده تک سیکل استفاده کنید.

آزمون کلی پردازنده با Test Bench

فایل riscv_testbench.sv و کدهای تست (در قالب اسمبلی .s و زبان ماشین .txt) را مشاهده کنید. تست بنچ را مطالعه کنید تا متوجه شوید که چگونه موفقیت یا شکست آزمون را گزارش می کند. initial \$readmemh("memfile.txt", RAM);

پیش از آغاز شبیهسازی، پیشبینی کنید که پردازنده در هنگام اجرای سه دستورالعمل اول چه کاری باید انجام دهد. جدول ۱ برای اولین دستورالعمل برای شما پر شده است.

قبل از اشکالزدایی، همه هشدارهای (warning) مرتبط را از Quartus و Modelsim برطرف کنید. این کار در زمان شما صرفهجویی می کند تا با دقت پیشبینی کنید که هر یک از سیگنالهای موجود در شکل موج شما باید در هر سیکل چه کاری انجام دهند. بهطور نظاممند اشکالزدایی کنید: از اولین عدم تطابق پیدا شده آغاز شود و به سمت عقب حرکت کنید تا زمانی که ورودیهای خوب و خروجیهای بد داشته باشید تا اشکال ایزوله شود و سپس آن را رفع کنید.

اگر همه موارد را بررسی کردهاید و پردازنده شما هنوز کار نمی کند، سعی کنید تمام خروجیهای کنترلر را به شبیهسازی اضافه کنید و مطمئن شوید که هیچکدام شناور یا X نیستند. اگر هنوز مشکل را پیدا نکردهاید، به شکل موجهای پیش بینی شده خود در جدول ۱ مراجعه کنید و بررسی کنید که پردازنده در هر مرحله درست کار می کند. اگر چند دستورالعمل اول درست باشد، ممکن است لازم باشد جدول را تکمیل کنید تا مراحل بعد را پیش بینی کنید و بدانید بقیه برنامه چه کاری باید انجام دهد. (زمانی که جدول را برای چند دستورالعمل دیگر پر کردید، ممکن است الگوی مورد نظر را به دست آورید؛ فقط ورودی هایی را پر کنید که جالب هستند..)

جدول 2 پیشبینی مراحل اجرای دستورالعملها

Step	PC	Instr	State	Result	Result Notes
3	00	n/a	S0: Fetch	4	PC+4
4	04	*****	S1: Decode	X	OldPC+Immediate
5	04	""	S8: ExecuteI	X	$\begin{array}{ll} ALUResult &=& x0 \\ (0) + 5 = 5 \end{array}$
6	04	""	S7: ALUWB	5	Result = ALUOUT
7	04	*****	S0: Fetch	8	PC+4
8	08	00c00193	S1: Decode	X	OldPC+Immediate
9					
10					
11					
12					
13					
14					
15					
16					
17					
18					

19			
20			
21			
22			
23			
24			
25			
26			
27			
28			
29			
30			
31			
32			
33			
34			
35			
36			
37			
38			
39			
40			
41			
42			
43			

به هنگام رفع عیب طراحی خود نکات زیر را در نظر داشته باشید.

- مطمئن شوید که عمل کرد ریزپردازنده را کاملا متوجه شدهاید. چنین سیستمی پیچیده تر از آن است که با سعی و خطا عیبیابی شود. باید بتوانید پیشبینی کنید در هر مرحله هر یک از سیگنالها چه مقداری باید داشته باشند.
- اشکالات را با یافتن اولین نقطهای در شبیهسازی که در آن سیگنالی مقدار نادرست دارد ردیابی کنید. اشکالات بعدی ممکن است ناشی از اولین اشکال باشند. جزئی از مدار را که خروجی نادرست تولید می کند پیدا کرده و ورودیهایش را به شبیهسازی اضافه کنید. این کار را تا پیدا کردن مبدا خطا تکرار کنید.

اجرا با شبیهساز DESim (اختیاری)

شبیه ساز DESim⁹ که در پشت صحنه از Modelsim/Questa استفاده می کند، امکان شبیه سازی بورد سخت افزاری -DESim استفاده می کند. با مطالعه منابع آموزشی این ابزار، آن را نصب و راهاندازی SoC را برای کسانی که دسترسی به سخت افزار آن ندارند فراهم می کند. با مطالعه منابع آموزشی این ابزار، آن را نصب و راهاندازی کنید. با اضافه کردن بلوکهای IO مناسب به پردازنده خود و اجام تغییرات احتمالی در برنامه اجرا شده روی آن، یک شبیه سازی معنادار با استفاده از این ابزار انجام دهید.

در صورتی که این بخش اختیاری را انجام می دهید، بهتر است یک واحد IO ساده (memory mapped) طراحی و به پردازنده اضافه کنید و ورودی ها و خروجی های آن را به کلیدها و LEDهای برد متصل کنید. با توجه به اختیاری بودن این بخش، میزان کار اضافه انجام شده نسبت به بخش اجباری نمره اضافه شما را تعیین می کند.

⁹ https://fpgacademy.org/tools.html

پیادهسازی بر روی FPGA (اختیاری)

پس از اطمینان از صحت عمل کرد پردازنده طراحی شده خود می توانید آن را بر روی یک برد FPGA دلخواه خود نیز پیادهسازی کنید. برای این منظور لازم است تمام اجزای پردازنده بر روی FPGA پیادهسازی شوند. به منظور سنتز بهینه اجزایی نظیر حافظه، ممکن است لازم باشد به گونهای که شرکت سازنده FPGA توصیه می کند، آنها را بازنویسی کنید.

در صورتی که این بخش اختیاری را انجام می دهید، بهتر است یک واحد IO ساده (memory mapped) طراحی و به پردازنده اضافه کنید و ورودی ها و خروجی های آن را به کلیدها و LEDهای برد متصل کنید. با توجه به اختیاری بودن این بخش، میزان کار اضافه انجام شده نسبت به بخش اجباری نمره اضافه شما را تعیین می کند.

گزارش

- گزارش نهایی که توسط گروهها تحویل داده میشود باید شامل موارد زیر باشد:
- توضیح دقیق مراحل طراحی سیستم و چالشهایی که با آن برخورد داشتهاید.
 - نسخه تكميل شده جدول 1 و جدول 2.
 - o فایل سورس اصلی پردازنده طراحی شده arm_uprog.sv.
- o فایل سورس **testbench بخ**ش واحد کنترل (controllertest.sv).
- شکل موجهای خروجی شبیه سازی واحد کنترل شامل همه سیگنالهای کلیدی و کلمه کنترلی، همه در
 مبنای ۱۶ برای تمام دستورالعملها.
- o شکل موجهای خروجی شبیه سازی پردازنده شامل سیگنالهای به ترتیب Instr ،PC ،reset ،Clk ، میانی ۱۶ میانی ۱۶ همه در مبنای ۱۶ هنگام اجرای برنامه نمونه.
- مشخصات سیستم سنتز شده برای بورد مشخص شده شامل سرعت و مساحت اشغال شده روی چیپ و خروجی RTL Viewer و State Machine Viewer.
 - توضیحات مربوط به بخش اختیاری (در صورت انجام).
- متن گزارش به صورت یک فایل PDF است که به شکلی مناسب حروفچینی شده است و کدهای نوشته شده برای پروژه پیوست آن شده است. میتوانید برای وضوح بیشتر از نگاتیو شکل موجها استفاده کنید.
 - گزارش روز پیش از تحویل پروژه باید ارسال شده باشد.

تحويل

در روز تحویل هر دو عضو گروه با به همراه داشتن یک نسخه از گزارش پروژه و همچنین نمونه سختافزاری پیادهسازی شده (در صورت انجام بخش اختیاری) برای تحویل مجازی مراجعه میکنند.

اعضای گروه در ابتدا یک گزارش شفاهی کوتاه (در حد ۴-۳ دقیقه) در مورد پروژه ارائه میکنند که شامل نکات مهم، چالشها، شیوه انجام کار و انتخاب پارامترها میباشد.

پس از آن گروه شبیهسازی سیستم را انجام خواهد داد و توضیحات لازم را ارائه خواهد نمود. شبیهسازی باید بهوضوح مراحل اجرای چند دستورالعمل را به طور صحیح نشان دهد.

در مرحله بعد در صورتی که گروه پیادهسازی سختافزاری روی ابزار تکمیلی یا بورد FPGA را نیز انجام داده باشد، آن را نمایش میدهند. نحوه ارائه این بخش به این ترتیب است که برد را برنامهریزی کرده و اجرای یک برنامه کوتاه را روی آن نمایش دهد. دقت کنید که وظیفه تک تک اعضای گروه است که کیفیت کار انجام شده و میزان مشارکت خود را به هنگام تحویل اثبات کنند. در صورت سکوت هر یک از اعضا هنگام جلسه تحویل طبیعی است که نمرهای به آنها تعلق نخواهد گرفت.

موفق باشید عطارزاده

ALUOp	funct3	op5, funct75	Instruction	ALUControl _{2:0}
00	X	X	lw, sw	000 (add)
01	X	X	beq	001 (subtract)
10	000	00, 01, 10	add	000 (add)
	000	11	sub	001 (subtract)
	010	X	slt	101 (set less than)
	110	X	or	011 (or)
	111	X	and	010 (and)

جدول ۳: منطق دیکدر ALU

Instruction	Opcode (op)	$ImmSrc_{1:0}$
R-type	0110011	XX
I-type	0010011	00
lw	0000011	0.0
sw	0100011	01
beq	1100011	10
jal	1101111	11

-جدول ۴: منطق دیکدر دستورالعملها برای ImmSrc