نمرین ۴

سوال ۱

با توجه به کارکرد این دستور نیاز به مسیری وجود دارد که (rs1+ sign extend(imm محاسبه و نتیجه روی PCNext قرار گیرد. همچنین مسیری باید وجود داشته باشد تا PC+4 در registr file ذخیره شود (که این مسیر از طریق result موجود است.) با اضافه کردن یک mux و با منشعب کردن خروجی ALU و اضافه کردن سیگنال کنترلی PCResultSrc مسیر داده تکمیل میشود.

jalr x0,x1,0 # PC = rs1 + sign extend(imm), rd=PC+4

I-Type

hex	imm	rs1	funct3	rd	ор	Assembly	
00008067	00000000000	00001	000	00000	1100111	jalr zero,ra,0	




Table 7.3

ALUOp	funct3	{op5, funct75}	ALUControl	Instruction
00	Х	Х	000 (add)	lw, sw, jalr
01	Х	Х	001 (subtract)	beq
10	000	00, 01, 10	000 (add)	add
	000	11	001 (subtract)	sub
	010	Х	101 (set less than)	slt
	110	Х	011 (or)	or
	111	Х	010 (and)	and

Table 7.6

Instruction	Opcode	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	Jump	PCResul
lw	0000011	1	00	1	0	01	0	00	0	Х
SW	0100011	0	01	1	1	XX	0	00	0	Х
R-Type	0110011	1	xx	0	0	00	0	10	0	Х
beq	1100011	0	10	0	0	XX	1	01	0	0
I-type ALU	0010011	1	00	1	0	00	0	10	0	Х

Instruction	Opcode	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	Jump	PCResu
ialr	1100111	1	00	1	0	10	0	00	1	1

سوال ۲

با استفاده از تغییرات موجود در سوال یک روی data path کد را تغییر میدهیم تا بتوانیم از jalr پشتیبانی کنیم. این تغییرات با کامنتهای // changed by me for jalr قابل مشاهده هستند. به صورت کلی این تغییرات شامل اضافه کردن سیگنال کنترلی PCResultSrc و سیگنال میانی PCResultTarget و اضافه کردن pcsrcmux میباشد.

همچنین با توجه به جدول ۷.۶ مقادیر مورد تحلیل تابع maindec دستخوش تغییر شده اند.

همچنین با توجه به جدول ۲۰۰ مفادیر مورد تحقیق قبع ۱۰۰۰ مفادیر مورد


شرح تغییرات در تصاویر زیر:

```
design.sv 🛨
       module riscvsingle (input logic clk,reset, output logic [31:0] PC,
                                    logic
                                              [31:0]
                                                          Instr,
MemWrite,
                           input
                           output
                                    logic
                                               nemmyrite,
31:0] ALUResult, WriteData,
[31:0] ReadDatal.
                                       ogic [31:0]
logic [31:0
                           input
                               ALUSrc, RegWrite, Jump, Zero;
            logic
            logic [1:0] ResultSrc, :
logic [2:0] ALUControl;
                                       ĺmmŠrc;
            10
    13
14
    19
  2 module controller(input
                                       logic [6:0] op,
                                input
                                            logic [2:0] funct3,
  23
24
25
26
27
28
29
30
31
32
                                                               funct7b5,
                                input
                                            logic
                                                               Zero,
                                            logic
                                output logic [1:0] ResultSrc,
output logic MemWrite, ALUSrc,
                                output logic
                                                           PCSrc
                                                           RegWrite, Jump,
                                output logic
                           output logic [1:0] ImmSrc,
output logic [2:0] ALUControl,
                                output logic PCResultSrc);
                                                                                   // changed by me for jalr
          logic [1:0] ALUOp;
logic Branch;
  33
34
35
36
37
          38
39
          aludec
                    ad(op[5], funct3, funct7b5, ALUOp, ALUControl);
  Ю
        assign PCSrc = Branch & Zero | Jump;
        assign PCResultSrc = jalr;
                                                                                       // changed by me for jalr
  13 endmodule
                                logic
logic [1:0]
                                                        clk.
97 module datapath(input
                                                 ResultSrc,
             reset, input
                         logic PCSrc, ALUSrc,
             input
                         logic
logic [1:0]
00
             input
                                              RegWrite,
             output logic [2:0] ALUControl,
output logic Zero, output logic [31:0] PC,
input logic [31:0] Instr,
output logic [31:0]
                                            ImmSrc,
             input
02
            input logic [31:0] Instr,
output logic [31:0] ALUResult, WriteData,
input logic [31:0] ReadData,
input logic PCResultSrc);
05
06
07
08
09
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
                                                                       // changed by me for jalr
        logic [31:0] PCNext, PCPlus4, PCTarget;
logic [31:0] ImmExt;
        logic [31:0] ImmExt;
logic [31:0] SrcA, SrcB;
logic [31:0] Result; // next PC logic
        flopr #(32) pcreg(clk, reset, PCNext, PC);
        adder
                           pcadd4(PC, 32'd4, PCPlus4)
        adder
                           pcaddbranch(PC, ImmExt, PCTarget);
        mux2 #(32)
                          pcmux(PCPlus4, PCResultTarget, PCSrc, PCNext); // register file logic // changed by me for jalr
        Instr[24:20],
        extend
                          ext(Instr[31:7], ImmSrc, ImmExt);
                                                                      // ALU logic
        mux2 #(32)
                       srcbmux(WriteData, ImmExt, ALUSrc, SrcB);
                     pcsrcmux( ALUResult,PCTarget, PCResultSrc,PCResultTarget );
     mux2 #(32)
                                                                                                 // changed by me for jalr
                        alu(SrcA, SrcB, ALUControl, ALUResult, Zero);
resultmux( ALUResult, ReadData, PCPlus4,ResultSrc, Result);
        mux3 #(32)
33 endmodule
```

باقی دستورات ذکر شده نظیر addi و jal در کد کتاب بدون ایجاد تغییرات پشتیبانی میشوند. برخی از این خطوط در کد با کامنتهایی مشخص شده است. این دستورات در کد اسمبلی تست هم مورد بررسی قرار گرفته اند و کار میکنند.

تغییر ما شامل یک jal تایید شده به یک برچسب با نام dummy میباشد. سپس با استفاده از

فضای compile کد:



کد مربوط به testbench و کدهای اسمبلی به پیوست در q2 قابل مشاهده هستند.

این تکه کد jalr را به خوبی تست میکند. به این شکل که هر دو عملیات تغییر PC و تغییر rd به 4+PC تست میشود. در صورتی که هر یک از این عملیات موفق نشود مقدار نهایی در حافظه ذخیره نخواهد شد

simulation commands:

```
vlog \ -report progress \ 300 \ -work \ work \ //VBOXSVR/University/Architecture/arch_ex_n4_g16/q2/riscvsingle.sv \\ vlog \ -report progress \ 300 \ -work \ work \ //VBOXSVR/University/Architecture/arch_ex_n4_g16/q2/testBench.sv \\ vsim \ -voptargs=+acc=lprn \ testbench \\ add \ wave \ -position \ insertpoint \ sim:/testbench/* \\
```

سوال ۳

برای بدست آوردن زمان چرخه ما ابتدا باید Critical Path را پیدا کنیم. در پردازنده RISC-۷ میدانیم که دستور ۱w طولانی ترین دستور است و Critical Path آن در شکل زیر نمایش داده شده است.




Figure 7.17 Critical path for Tw

که در اینجا ما تاخیر چندین واحد از جمله Data Path و Control Unit را داریم که معادله زیر نشان دهنده این تاخیر ها در اجرای دستور ۱w است.

$$T_{c_single} = t_{pcq_PC} + t_{mem} + \max[t_{RFread}, t_{dec} + t_{ext} + t_{mux}] + t_{ALU} + t_{mem} + t_{mux} + t_{RFsetup}$$

که با ساده سازی در نهایت به معادله زیر خواهیم رسید.

$$T_{c_single} = t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{ALU} + t_{mux} + t_{RFsetup}$$

حالا با داشتن معادله بالا و جدول ۷.۷ کتاب، زمان یک چرخه را محاسبه میکنیم.

$$T = 40 + 2(200) + 100 + 90 + 30 + 60 = 720 ps$$

همچنین قبل تر خواندیم که زمان اجرای یک برنامه، طبق فرمول زیر بدست می آید.

$$ExecutionTime = (\#instructions) \left(\frac{cycles}{instruction} \right) \left(\frac{seconds}{cycle} \right)$$

با جایگذاری مقادیر، در معادله زمان اجرای برنامه با 10 میلیارد دستور را خواهیم داشت.

Execution Time = $(10 * 10^9 instruction)$ (1 cycle/instruction) $(720 * 10^-12 s/cycle) = 7.2 seconds$

سوال ۴

میدانیم که سیگنال کنترلی PCSrc ، ورودی Istruction Memory را انتخاب میکند که یا از Extend بیاید و یا از PCPlus4 که چسبیده به ۱ بودن این سیگنال باعث میشود که این سیگنال همواره از واحد Extend بیاید و درواقع و دو دستور jal و beq انجام شوند که این باعث تداخل در برنامه مورد نظر میشود. سیگنال کنترلی ALUSrc ، تصمیم میگیرد که کدام ورودی مالتیپلکسر قبل ALU ، روی یکی از ورودی های ALU قرار بگیرد؛ درواقع برای هر دستور ممکن است ورودی از قسمت Extend و یا Register File بیاید که به ترتیب سیگنال ImmExt و RD2 میشوند. که اگر سیگنال کنترلی ALUSrc چسبیده به ۱ باشد، باعث میشود که برای دستورات R-Type و ۱۷ و sw مشکل بوجود بیاید؛ چون همه این دستورات، ALUSrc برابر ۱ دارند و اختلال این سیگنال، باعث تداخل در برنامه و عدم اجرای درست آن میشود. جدای این دستورات، برای بقیه دستورات که سیگنال ALUSrc آنها برابر صفر است نیز مشکل بوجود میاید و تنها دستور jal به درستی اجرا میشود، چون که این سیگنال در این دستور فاقد اهمیت میباشد.

سیگنال ImmSrc دارای ۲ بیت است که نحوه extend کردن واحد Extend را نشان میدهد که بر اساس هر دستور چگونه باید اینکار را انجام دهد (Sign-Extend و یا ...)؛ چسبیده به ۱ بودن بیت اول این سیگنال باعث میشود که دو دستور jal و sw که بیت اول سیگنال ImmSrc آنها ۱ است، دچار تداخل شوند و عمل extend به درستی انجام نشود. در ضمن برای بقیه دستورات بجز دستورات R-Type که درواقع این سیگنال xx است، نیز مشکل ایجاد میشود چون آن دستورات نیز نمیتوانند اجرا شوند چون بیت اول تمام آنها صفر است.

برای سیگنال ResultSrc میدانیم که اگر همان مجموعه کم دستور را داشته باشیم، اصلا بیت دومی برای این سیگنال نخواهیم داشت. درصورتی که دستورات jal و I-Type اضافه شوند، سیگنال ResultSrc تبدیل به سیگنال ۲ بیتی میشود؛ که در اینجا نیز تنها زمانی که دستور jal انجام میشود، بیت دوم این سیگنال یعنی سیگنال ResultSrc برابر ۱ میشود. پس درواقع نتیجه میگیریم که درهر صورت بیت دوم این سیگنال اگر برابر ۱ باشد، برای تمامی دستورات، بجز دستور sw و beq که این سیگنال مهم نیست و بصورت xx است، مشکل ایجاد میشود.

در این سوال از جدول زیر و شکل مربوطه کمک گرفته شده است.

Instruction	Opcode	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	Jump
٦w	0000011	1	00	1	0	01	0	00	0
SW	0100011	0	01	1	1	xx	0	00	0
R-type	0110011	1	XX	0	0	00	0	10	0
beq	1100011	0	10	0	0	xx	1	01	0
I-type ALU	0010011	1	00	1	0	00	0	10	0
jal	1101111	1	11	X	0	10	0	XX	1

