
## به نام خدا تکلیف کامپیوتری دوم درس مدارهای مخابراتی موعد تحویل: پانزدهم خردادماه

هدف این پروژه طراحی LNA با ساختار (SID) Source Inductive Degenerated و مشخصات نشان داده شده در شکل زیر برای استفاده در گیرندهای با فرکانس مرکزی 2.45 GHz میباشد. شبیهسازی را در تکنولوژی 0.18µm CMOS RF انجام دهید.

<u>توجه:</u> می توانید از عناصر غیرفعال (Passive) ایده آل در این شبیه سازی استفاده نمایید. تمامی مشخصات ذکر شده در شکل زیر باید در هر سه گوشه پروسه ادما (<u>TT/25°, SS/85°, FF/0°</u>) برآورده گردند، بنابراین در طراحی اولیه این موضوع را در نظر بگیرید. دقت کنید که بایاس ترانزیستورها در شکل زیر نشان داده نشده است.



- $f_0 = 2.45 \text{ GHz}$
- $V_{DD} = 1.8 \text{ V}$
- $C_{\text{ox}} = 6 f \text{F/} \mu \text{m}^2$
- $\mu_{\rm n} C_{\rm ox} = 300 \, \mu {\rm A/V}^2$
- $R_{\rm S} = R_{\rm L} = 50\Omega$
- (Inductor Q):  $Q_L=10 @ 2.45 GHz$

## Specifications: (TT/25°, SS/85°, FF/0°)

- Gain  $(|S_{21}|) > 14dB$
- NF < 2.5dB
- Reverse Isolation (|S<sub>12</sub>|) < -32dB</li>
  @ 2.45 GHz
- Input Return Loss (|S<sub>11</sub>|) < -15dB</li>
  @ 2.45 GHz
- Output IP3 > 9 dBm
- Total Power < 17 mW

طراحی میتواند طی مراحل زیر صورت پذیرد: (بر اساس اسلایدهای Prof. Michael Perrott دانشگاه (MIT)

۱- ابتدا بایاس ولتاژ  $(V_{\rm gs1})$  اولیه ترانزیستور  $M_1$  با  $M_1$  دلخواه برابر مقداری معمول انتخاب می گردد.  $C_{\rm gs}$  و  $g_{\rm m}$  مقادیر  $g_{\rm m}$  و  $g_{\rm m}$  محاسبه می گردند. بنابراین مقدار تقریبی فرکانس گذر ترانزیستور اصلی  $(M_1)$  برابر است با  $\omega_{\rm t} pprox g_{\rm m}/C_{\rm gs}$  با ساختار نشان داده شده، برابر است با:

Noise Factor = 
$$F = 1 + \left(\frac{w_0}{w_t}\right) g \left(\frac{g_{d0}}{g_m}\right) \frac{1}{2Q} (1 - 2|c|c_d + (4Q^2 + 1)c_d^2)$$

که  $\omega_0$  فرکانس مرکزی، Q ضریب کیفیت شبکه ورودی LNA درین و خریب همبستگی بین  $\omega_0$  فرکانس مرکزی،  $\omega_0$  ضریب کیفیت شبکه ورودی  $\omega_0$  فرکانس مرکزی، و جریان گیت، و  $\omega_0$  فرین جریان درین و جریان گیت، و  $\omega_0$  فرین جریان گیت، و  $\omega_0$  میباشند.  $\omega_0$  فرین جریان گیت، و میباشد. و میباشد و خرین میباشد. و میباشد و میبا

(Q) می- با محاسبه پارامترهای لازم در بایاس فرض شده، نمودار عدد نویز بر حسب ضریب کیفیت (Q) می- تواند ترسیم گردد. بر اساس مشخصه عدد نویز خواسته شده (با در نظر گرفتن حاشیه لازم برای گوشههای پروسه ادما) (Q) لازم شبکه ورودی انتخاب می گردد. امپدانس ورودی (Q) لازم شبکه ورودی انتخاب می گردد. امپدانس ورودی (Q) بدون در نظر گرفتن ضریب کیفیت سلفها) با ساختار شکل بالا برابر است با:

$$Z_{in} = \frac{1}{sC_{gs}} + s(L_S + L_g) + \frac{g_m}{C_{gs}} L_S \rightarrow w_0 = \frac{1}{\sqrt{(L_S + L_g)C_{gs}}}$$

 $C_{\rm gs}$  بنابراین، برای تطبیق امپدانس ورودی بایستی  $(g_{\rm m}/C_{\rm gs}).L_{\rm S}=R_{\rm S}=50\Omega$  بنابراین، برای تطبیق امپدانس ورودی به صورت زیر قابل محاسبه است:

$$Q = \frac{1}{\left(R_{S} + \frac{g_{m}}{C_{gs}}L_{S}\right)} = \frac{1}{2R_{S}w_{0}C_{gs}} \rightarrow C_{gs} = \frac{1}{2R_{S}w_{0}Q}$$

ان ینابراین  $L_{\rm s}$  و  $L_{\rm s}$  نیز برابرند یا: -۳

$$\frac{g_m}{C_{gs}}L_S = R_S \to L_S = \frac{R_S C_{gs}}{g_m} = \frac{R_S}{W_t}$$

$$W_0 = \frac{1}{\sqrt{(L_S + L_g)C_{gs}}} \to L_g = \frac{1}{W_0^2 C_{gs}} - L_S$$

۴- بر اساس ولتاژ بایاس  $(V_{gs1})$  چگالی جریان ترانزیستور ورودی  $(V_{gs1})$  قابل محاسبه است. مقدار ۱ جدید بر اساس نسبت  $C_{gs}$  محاسبه شده در قدم ۲ به مقدار اولیه انتخاب شده در قدم ۱ بدست می آید. بر این اساس توان مصرفی کل LNA قابل محاسبه است.

۵- اگر توان محاسبه شده بیشتر از مقدار خواسته شده باشد، می توان با کاهش چگالی جریان و ایا عرض ترانزیستور ورودی، به قیمت افزایش NF و کاهش و IIP3، جریان مصرفی را کم کرد.

## خلاصه گزارش باید شامل مطالب زیر باشد:

- تحلیل دستی برای طراحی اولیه LNA
- مقایسه مقادیر عناصر مدار بدست آمده بر اساس تحلیل دستی با مقادیر حاصل از شبیهسازی به صورت جدول (در صورت وجود عدم تطابق، دلایل ممکن ذکر گردند.)
  - .  $TT/25^\circ$  و  $S_{11}$  و  $S_{21}$ ،  $S_{12}$  و  $S_{12}$ ،  $S_{13}$  و رگوشه  $S_{12}$  و  $S_{13}$  در گوشه
- تمامی مشخصات اندازه گیری شده در شبیه سازی، شامل  $S_{11}$ ،  $S_{21}$ ،  $S_{12}$  ،  $S_{12}$  ،  $S_{11}$  و توان کل مصرفی، را در تمامی گوشه های خواسته شده به صورت جدول لیست نمایید.
- فایلهای مربوط به شبیهسازی (فایلهای طراحی با پسوند dsn و فایلهای نمایش با پسوند dds) را علاوه بر خلاصه گزارش در پوشهای با نام خود قرار داده و آن را با فرمت ZIP ارسال نمایید.

## توجه:

۱- هر دانشجو باید به صورت مستقل کلیه شبیهسازیها را انجام داده و گزارش آن را تهیه نماید.

long- مقدار  $\gamma$  (ضریب نویز حرارتی ترانزیستور MOS در ناحیه اشباع) برای تکنولوژیهای  $\gamma$  - مقدار  $\gamma$  است. اما این مقدار برای ترانزیستورهای short-channel می تواند بزرگتر باشد. همان طور که در اسلایدهای Prof. Perrott از دانشگاه MIT می توانید مشاهده نمایید، برای اینکه عدد نویز مدار حتما کوچکتر از مقدار تخمینی حاصل از محاسبات دستی باشد،  $\gamma$  (برای تکنولوژی 0.18 $\gamma$  (سرای تکنولوژی 0.18 $\gamma$  (برای تکنولوژی کوچکتر از مقدار آن به هیچ وجه بزرگتر از  $\gamma$  نشود! به همین دلیل به دانشجویان نظر گرفته شده است، حال آنکه شاید مقدار آن به هیچ وجه بزرگتر از  $\gamma$  نشود! به همین دلیل به دانشجویان توصیه می شود، با انجام شبیه سازی لازم روی تنها یک ترانزیستور و بدست آوردن نویز آن، با مقایسه با فرمول تئوری مقدار واقعی  $\gamma$  را بدست آورند، تا هر چه بیشتر نتایج شبیه سازی به محاسبات دستی نزدیک گردد.