بسمه تعالى



گزارش کار سوم آزمایشگاه معماری

جمع / تفريق كننده مميز شناور

استاد:

دکتر حمید سربازی آزاد

نویسندگان:

امیررضا آذری ۹۹۱۰۱۰۸۷

غزل طحان ۹۹۱۰۶۳۷۴

بزرگمهر ضیا ۹۹۱۰۰۴۲۲

دانشگاه صنعتی شریف

تابستان ۱۴۰۲

هدف

هدف از این آزمایش آشنایی با نحوه کار یک جمع/تفریق کننده ممیز شناور میباشد. در این آزمایش دو عدد ۱۲ بیتی ممیز شناور در فرمت ۱۲ این آزمایش دو عدد ۱۲ بیتی ممیز شناور در فرمت ۱EEE۷۵۶ به مدار میدهیم و پس از ۱ کردن سیگنال شروع و مشخص کردن عملیات (جمع یا تفریق) پس از گذشت چند کلاک، نتیجه مورد انتظار که حاصل انجام عملیات روی آنهاست، در خروجی مشاهده میشود. همچنین مدار خروجیهای زیر را دارد:

Overflow : وقوع يا عدم وقوع سرريز را مشخص مي كند.

Infinity : اگر یکی از ورودی ها برابر با بینهایت شود، ۱ شده و خروجی بینهایت نشان داده می شود.

NaN : اگر یکی از ورودیها معتبر نباشد، ۱ شده و خروجی دیگر مهم نخواهد بود.

نکته اینکه این مدار فقط تحویل پروتئوس دارد و کاردرکلاس برای آن تعریف نشده است.


بخش اول _ ساخت مسير داده

تئوری آزمایش:

در این بخش سعی داریم مسیر داده مدار را طراحی کرده و آن را به واحد کنترل متصل نماییم. الگوریتم مسیر داده از مراحل زیر تشکیل شده است:

- ۱. ورودیها در رجیستر لود میشوند تا با تغییر آنها مشکلی در مدار پیش نیاید.
- ۲. برای جمع یا تفریق اعداد ممیز شناور باید توان آنها برابر باشد. در نتیجه عدد با توان کمتر، قسمت مانتیس آن را آنقدر شیفت داده و به قسمت توان آن اضافه می کنیم تا با توان عدد بزرگتر یکی شود.
- ۳. با توجه به علامت اعداد و عملیات درخواستی در ورودی، عملیات روی مانتیسها انجام شده و جواب نهایی آماده شده اما
 در خروجی نشان داده نمی شود.
- خ. در صورتی که جواب نهایی نرمال نباشد (قسمت مانتیس آن به فرمت ۱.X نباشد) ، نرمال شده و خروجی overflow نیز مشخص می شود.
 - o. جواب نهایی در خروجی نشان داده شده و سیگنال end میشود.

گزارش کار بخش اول:




شكل ١. ساختار مسير داده مدار

در شکل ۱ ساختار مسیر داده مدار را مشاهده می کنید. در طراحی این ساختار از تعدادی کامپوننت استفاده شده که در ادامه هر یک را توضیح می دهیم:

۱-۱: رجيسترها (REG)


این مدار از دو عدد شیفت رجیستر ۲۴۱۹۸ برای نگه داری و شیفت مانتیسها و دوعدد شمارنده ۴۰۱۶۱ برای نگه داری و تغییر توانها تشکیل شده است. سیگنال St۱ ورودی لود است که از واحد کنترل میآید و اگر ۱ باشد، مانتیسها و توان اعداد در رجیسترها لود میشوند. به همین دلیل این ورودی به ورودیهای ۲۶۱۹۸ و ۲۴۱۹۸ و ۴۰۱۶۱ متصل شده است. سیگنالهای S۲ و ۶۳ برای کنترل شیفت مانتیسها و افزایش توان استفاده میشوند. به این صورت که هرکدام که ۱ شوند مانتیس مربوط به آن به سمت راست شیفت داده شده و توان مربوط به آن افزایش می یابد. توجه کنید که سیگنال (st۱۱ صوفا همان سیگنال (st۱ است. همچنین سیگنال ریست مدار به ورودی ریست گیتها متصل شده است.



شكل ۲. ساختار مدار رجيسترها

۲-۱: مدار مقایسه کننده

این مدار از سه عدد مقایسه کننده ۴ بیتی ۴۰۶۳ برای مقایسه مانتیسها و توانها تشکیل شده است. یکی از این مقایسه کنندهها برای مقایسه توانها و دوتای بعدی برای مقایسه ۴ بیت کم ارزش و پرارزش مانتیسها استفاده می شود. سه خروجی کننده و greater, equal_mantis مشخص کننده وضعیت مقایسه بین توانهای A و B هستند. خروجی greater, equal, smaller mantissa A < mantissa A > mantissa A > imitaliza A > imitaliza A > imitaliza A > imitaliza A > mantissa A > mantiss




شكل ٣. ساختار مدار مقايسه كننده

۱-۳: مدار محاسبه مانتیس (MANTISSA)

shift, ، A, B ورودیهای آن مانتیسها دارد. ورودیهای آن مانتیسهای OP را روی مانتیسها دارد. ورودیهای آن مانتیسهای isBNegative, operation, state ۲ است isBNegative هستند که دو مورد آخر از مدار OP می آیند. سیگنال کنترلی h۱ زمانی ۱ است که + operation و + isBNegative و این اتفاق بیفتد، مانتیس A باید مکمل شود. سیگنال h۲ نیز isBNegative و operation و + operation و operation باشد که اگر این اتفاق بیفتد، مانتیس B باید مکمل شود. پس از این اتفاق بیفتد، مانتیس B باید مکمل شود. پس از این اتفاق، مانتیسها به ورودیهای جمع کنندههای + بیتی + بیتی operation می شوند. Operation نیز به ورودی بیت نقلی جمع کننده نیز به ورودی شیفت رجیستر داده می شود تا در صورتی که در استیت + shift می شوند و درصورتی که سیگنال + Shift اشود (در هنگام نرمال کردن) به چپ شیفت داده شوند. سیگنالهای + و +

دیگر وظیفه این مدار، محاسبه بیت پرارزش مانتیس خروجی است که موقع محاسبه جمع مانتیسها، این مقدار برابر جمع خروجی نقلی جمع کننده و h۲ + h۲ است (dd۳) و هنگام نرمال سازی نیز باید یک بیت شیفت داده شود.



شكل ۴. ساختار مدار محاسبه مانتيس


۱-۴: مدار Results

این مدار خروجیهای overflow, underflow و end را تولید می کند. خروجی end در صورتی ۱ می شود که حاصل نرمال شده باشد و t = t باشد.

خروجی overflow زمانی ۱ است که Infinity و NAN برابر ۰ باشند و یکی از اتفاقات زیر بیفتد:

- ۱) توان برابر ۱۱۱۱ و بیت پرارزش مانتیس برابر ۱ باشد و ۱۰ st۱ باشد.
- ۲) توان نهایی برابر ۱۱۱۱ باشد که این مورد نیازی به لود در رجیستر ندارد.


خروجی uf نیز زمانی ۱ است که $\cdot = \cdot \cdot st$ باشد. همچنین لود عنور باشد) و underflow باشد. همچنین لود رجیستر زمانی ۱ است که یا $\cdot \cdot st$ باشد یا خروجی نرمال شده باشد.



شکل ۵. ساختار مدار Results

۵-۱: مدار OP


این مدار سه سیگنال operation, isBNegative, sign را محاسبه و تعیین می کند. sign علامت حاصل جمع/تفریق را مشخص می کند که نیاز هست می کند. operation مشخص می کند که نیاز هست می کند. که نیاز هست قدم می کند که نیاز هست B برای محاسبه ی حاصل، مکمل شود یا نه. منطق مدارهایی که برای هر کدام از سیگنالها بسته شده، در شکل آمده و حالتهای مختلف را پوشش دادهایم.



شكل ۶. ساختار مدار OP

8-1: مدار محاسبه سیگنال های خروجی


در این قسمت از مدار پنج سیگنال Mnz میشود که تمامی بیتهای مانتیس نهایی صفر شده باشد. سیگنال zero درصورتی فعال میشود میشود که تمامی بیتهای مانتیس نهایی صفر شده باشد. سیگنال zero درصورتی فعال میشود که تمامی بیتهای توان حاصل صفر که تمامی بیتهای تان حاصل صفر که تمامی بیتهای توان حاصل صفر شده باشد و همچنین بیت نهم مانتیس حاصل نیز صفر باشد. زمانی normalize_۱ فعال میشود که در استیت سوم باشیم و یا تمامی بیتهای مانتیس حاصل صفر نشده باشد یا بیت نهم مانتیس حاصل یک باشد یا اندرفلو رخ داده باشد و نشان می دهد عملیات نرمالایز کردن حاصل انجام شده است یا نه. Normal نشان می دهد که درصورتی که حاصل معتبر است، خروجی داده شده است یا نه؛ و زمانی فعال میشود که در استیت سوم باشیم و بیت نهم مانتیس حاصل یک باشد و همه بیتهای مانتیس نهایی یک نشده باشد. در شکل زیر تصویر منطق پیاده شده در این بخش را مشاهده می کنیم.




شکل ۷. مدار محاسبه کننده سیگنال های خروجی

۱-۷: مدار OUTPUT

این ماژول مانتیس، توان و علامت حاصل نهایی را خروجی می دهد. منطق این بخش از مدار به این صورت است که اگر حاصل صفر بود، طبق قرارداد، تمامی بیتهای حاصل نهایی صفر شود و در غیر این صورت، حاصل نهایی همان ورودی ماژول خواهد بود و تنها به توان نهایی یکی اضافه می شود. همچنین درصورتی که سیگنال inf برابر ۱ باشد (یکی از ورودیها بی نهایت باشد)، خروجی نیز برابر بی نهایت خواهد بود. مدار پیاده شده و ساختار کلی مدار این ماژول را مشاهده می کنید:




شکل ۸. ساختار مدار OUTPUT



شكل ٩. ساختار كلى مدار OUTPUT

۸-۱: محاسبه توان

از این ماژول در دو بخش از محاسباتمان بهره می گیریم. یکی زمانی که در استیت دوم هستیم و توان A را باید به عنوان توان نهایی لود کنیم و دیگر زمانی که در استیت نهایی و درحال نرمالسازی هستیم. با توجه به asm ای که رسم کردیم، در استیت سوم هر کجا لازم باشد از توان یکی کم می کنیم (که معادل با جمع کردن با ۱۱۱۱ است) و یا آن را شیفت می دهیم (که با شماره استیت، بیت نهم مانتیس و صفر نبودن مانتیس تعیین می شود). در شکل مدار آنرا مشاهده می کنیم:




شکل ۱۰. مدار محاسبه کننده توان

۹-۱: محاسبه infinity و NAN

از این ماژول برای محاسبه دو سیگنال خروجی infinity و NAN استفاده می کنیم. سیگنال infinity زمانی ۱ است که یکی از دو ورودی برابر یکی از اعداد زیر باشد:

سیگنال NAN زمانی ۱ است که بخش توان برابر ۱۱۱۱ باشد اما بخش مانتیس برابر ۰ نباشد.

در شکل زیر تصویری از ماژول را مشاهده می کنید.




شكل ۱۱. ماژول محاسبه infinity و

بخش دوم _ ساخت واحد كنترل


تئوری آزمایش:

در این بخش سعی داریم واحد کنترل مدار را طراحی کنیم. ورودیها و خروجیهای مدار مطابق شکل زیر هستند.



شکل ۱۲. ساختار کلی مدار واحد کنترل


این مدار مطابق asm chart زیر کار می کند و ۴ استیت دارد.



شکل ۱۳. طرح ASM Chart مدار

گزارش کار بخش دوم:

ساختار داخلی این واحد مطابق شکل زیر است.



شکل ۱۴. ساختار داخلی واحد کنترل

استیتها با توجه به asm chart به صورت زیر محاسبه می شوند:

 $state \cdot + (state \cdot .state \cdot .state \cdot .state \cdot + normalize_ \cdot .state_ \cdot .state_ \cdot + normalize_ \cdot + normalize_ \cdot .state_ \cdot + normalize_ \cdot + normalize_$

state \ + e'.state \

stateY⁺ = e.state \

state " = state ".normalize_ \' + state \

همچنین سیگنالهای کنترلی به صورت زیر محاسبه میشوند. این سیگنالها برای کنترل لود و شیفت مانتیسها و توانها کاربرد دارند که پیش تر توضیح داده شدند.

st\ = start.state ·

stY = s.state \

stT = g.state \

سیگنالهای ورودی درواقع متناظر با بخشهای زیر از asm chart هستند:


normalize_\ : out == ·

s,g:exp(A) < exp(B) == 1,.

بخش سوم _ تكميل مدار و تست آن

تئوری آزمایش:

در بخش نهایی این آزمایش، به کمک بلوک های قبلی، به تکمیل طراحی مدار و تست کردن آن می پردازیم. مدار نهایی به شکل زیر می باشد.



شکل ۱۵. طرح کلی مدار نهایی

گزارش کار بخش سوم:


در این بخش، ورودی های A و B را همانطور که قابل مشاهده است، مشخص کردهایم. ورودیهای start و reset نیز به در این بخش، ورودی های A و A را همانطور که قابل مشاهده است، مشخص کند یا ریست می شود. ورودی کلاک نیز مشخص شده است.

ورودی opr نیز نشان دهنده عملیات جمع یا تفریق است. سپس تمامی بیت ها را به بلوک قبلی که در بخش پیشین به توضیح آن پرداختهایم، می دهیم.

تست های زیر را انجام میدهیم.

به ترتیب تست ها را نمایش می دهیم. خروجی ها پس از اتمام کار مدار نمایش داده شدهاند.

تست اول: (تفریق دو عدد مثبت و منفی)



شكل ۱۶. تست اول

همانطور که از مدار انتظار میرفت، خروجی مورد انتظار را مشخص کرده است.


تست دوم: (جمع دو عدد مثبت و منفی)

 $A = \cdot = 11,170$

 $B = \text{$1$} \cdot \text{$111} \cdot \text{1} \cdot \text{1} \cdot \text{1} = \text{1}, \text{0} \text{7} \text{0}$

 $opr = \cdot (Add)$

Output = \cdot 1 · 1 · · · · 11 · · · 1 = 9, \circ 7 \circ



شکل ۱۷. تست دوم

همانطور که از مدار انتظار میرفت، خروجی مورد انتظار را مشخص کرده است.


تست سوم: (تفریق دو عدد منفی)

 $A = 1 11 \cdots 11 \cdots = -55$

 $B = 1 \cdot 1 \cdot \cdot \cdot \cdot 1 \cdot 1 \cdot \cdot \cdot \cdot = -7,70$

opr = \ (Subtract)

Output = $1 11 \cdots 11 = -\xi \cdot , \forall \circ$




شکل ۱۸. تست سوم

همانطور که از مدار انتظار میرفت، خروجی مورد انتظار را مشخص کرده است.

تست چهارم: (جمع منجر به اورفلو)

 $A = \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot = \cdot \cdot \cdot \wedge$ $B = \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot = \cdot \cdot \cdot \wedge$ $opr = \cdot \cdot (Add)$ $Overflow = \cdot \cdot$



شکل ۱۹. تست چهارم

همانطور که از مدار انتظار می رفت، مقدار خروجی ۱ =overflow را مشخص کرده است.

تست پنجم: (جمع با بينهايت)


 $A = \cdot 1111 \cdot \cdot \cdot \cdot = \infty$

 $B = \raisebox{-.4ex}{$\scriptstyle \bullet$} \raisebox{-.4ex}$

 $opr = \cdot (Add)$

Infinity = \

Output = ∞



شکل ۲۰. تست پنجم

همانطور که از مدار انتظار می رفت، مقدار خروجی t=1 Infinity و t=0 را مشخص کرده است.


تست ششم: (جمع با NaN)

$$A = \cdot 1111 \cdot \cdot 11 \cdot \cdot \cdot = NaN$$

$$B= \raisebox{.5ex}{.} \raisebox.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox{.5ex}{.} \raisebox.5ex}{.} \raisebox.5ex}{.$$

$$opr = \cdot (Add)$$

$$NaN =$$



شكل ۲۱. تست ششم

همانطور که از مدار انتظار میرفت، مقدار خروجی NaN=1 را مشخص کرده است.

تست هفتم: (جمع بينهايت با NaN)


 $A = \cdot 1111 \cdot \cdot \cdot 11 \cdot \cdot \cdot = NaN$

 $B = \cdot 1111 \cdot \cdot \cdot \cdot = \infty$

 $opr = \cdot (Add)$

NaN =

Infinity = \




شکل ۲۲. تست چهارم

همانطور که از مدار انتظار میرفت، مقدار خروجی v = V Infinity و v = V را مشخص کرده است.

نتيجه گيري:

در این آزمایش سعی کردیم با کمک گیتهای موجود مانند شیفت رجیستر، جمع کننده و ... یک جمع/تفریق کننده اعداد ممیز شناور مطابق شکل زیر طراحی کنیم.



مدار خواسته شده مطابق انتظار، طراحی و چندین تست نیز برای تعیین درستی مدار به آن داده شد که همه آنها را به درستی اجرا کرد و خروجی مورد نظر مشاهده شد.

منابع و مراجع:

- Mano, M. Morris. Computer system architecture. Prentice-Hall of India, ۲۰۰۳.
- Computer Organization & Design, The Hardware / Software Interface", D. Patterson and J. L. Hennessy, Morgan Kaufmann Publishing, Y...o.