بسمه تعالى



گزارش کار چهارم آزمایشگاه معماری

مبدل دهدهی به دودوئی

استاد:

دکتر حمید سربازی آزاد

نویسندگان:

اميررضا آذرى 99101087

غزل طحان 99106374

بزرگمهر ضیا 99100422

دانشگاه صنعتی شریف تابستان 1402

فهرست مطالب

| ىف | هد |
|---------------------------------------|------|
| | |
| ش اول _ الگوريتم | |
| ش دوم _ طراحی ASM Chart | بخ |
| ش سوم _ واحد کنترل و سیگنالهای کنترلی | بخ |
| ش چهارم _ رجیستر | |
| ش پنجم _ مدار نهایی و تست آن | بخ |
| ر در کلاس: | کار |
| بجهگیری: | نتي |
| 20 | 1: ^ |

هدف

هدف از این آزمایش طراحی مدار یک مبدل دهدهی به دودویی است و با ابزار proteus شبیه سازی می نماییم.

بخش اول _ الگوريتم

: برای تبدیل یک عدد دهدهیr رقمی به معادل دودویی به صورت زیر عمل می کنیم

- 1. عدد دهدهی ورودی را یک بیت به راست شیفت می دهیم .
- 2. اگر با ارزشترین بیت رقمi ام یک باشد از آن رقم i واحد کم می کنیم .
- 3. مراحل اول و دوم را آنقدر تكرار مي كنيم تا تمام ارقام دهدهي صفر شوند .

در پایان بیت هایی که بوسیله شیفت به راست بیرون می آیند، عدد دودویی معادل عدد دهدهی ورودی را تشکیل می دهند.

بخش دوم _ طراحی ASM Chart

تئورى آزمايش:


در این بخش ابتدا به طراحی چارت مورد نظر می پردازیم که در ادامه به کمک آن مدار را پیاده سازی نماییم.

گزارش کار بخش دوم:

ASM Chart مربوطه را در شكل 1 مشاهده مىنماييد.

مدار دارای 3 استیت اصلی میباشد که:

- Init: در حالت اولیه هستیم و منتظر میمانیم تا start برسد.
- Shift: بعد از استیت ابتدایی، وارد این مرحله می شویم و در این حالت تا زمانی که تمام بیت های ارقام دهدهی صفر نشده اند و شمارنده به 10 نرسیده، عدد دهدهی ورودی را یک بیت به راست شیفت می دهیم، شمارنده را یکی افزایش داده و به حالت تفریق می رویم. زمانی که تمام بیت های دهدهی صفر شدند، خروجی تا زمانی که شمارنده به 10 برسد شیفت می خورد سپس کار به پایان رسیده و سیگنال پایان فعال می شود.
 - Sub: در این حالت اگر با ارزش ترین بیت یک رقم یک باشد، 3 واحد از آن عدد کم می کنیم.




شكل1. ASM Chart

بخش سوم _ واحد کنترل و سیگنالهای کنترلی


3.1: واحد كنترل

تئوري آزمايش:

با توجه به ASM Chart ما مختلف هر استیت را به کمک DFF پیاده سازی می کنیم. شکل 2 و 8 واحد کنترل مدار را نشان می دهند.



شكل2. واحد كنترل و ورودى و خروجيهاى آن



شكل3. واحد كنترل

گزارش کار بخش 3.1:

بخش کنترلی مدار است که جابجایی بین استیت های مختلف را کنترل می کند. سیگنال شروع و ریست، حاصل Or بیت های عدد دهدهی ورودی و سیگنال ده بودن شمارنده به همراه کلاک را ورودی می گیرد. در خروجی سه حالت اصلی مدار یعنی استیت های ابتدایی، شیفت و تفریق را نشان می دهد.

 $Init = Init \cdot Start + shift \cdot DigitsOr' \cdot CounterIsTen$


 $shift = Init \cdot Start + shift \cdot DigitsOr' \cdot CounterIsTen' + sub$

 $sub = shift \cdot DigitsOr$


3.2: سيگنالهاي كنترلي

تئوري آزمايش:

در این بخش به تولید مدار های کنترلی میپردازیم و از آنها در بخشهای آتی، کمک خواهیم گرفت. شکل 4 و 5 سیگنالهای کنترلی مدار را نشان میدهند.



شکل 4. سیگنالهای کنترلی و ورودی و خروجی آن




شکل 5. سیگنالهای کنترلی و پیاده سازی آن

گزارش کار بخش 3.2:


این بخش از مدار وظیفه تولید سیگنال های میانی با توجه به استیت فعلی مدار، عدد دهدهی و شمارنده را دارد. خروجی or_of_digits درواقع or_of_digits در استیت دوم استفاده می شود Counter_equal_ten نشان می دهد که شمارنده به 10 رسیده است یا خیر. با توجه به چارت زمانی که هنوز همه بیت های عدد دهدهی صفر نشده اند یا شمارنده به 10 نرسیده باشد و در استیت شیفت باشیم، lcso فعال است که نشان می دهد باید عدد دهدهی را یکی شیفت بدهیم و شمارنده را یک واحد افزایش بدهیم .خروجی mux برای زمانی است که در استیت ابتدایی باشیم و سیگنال شروع بیاید (این سیگنال در بخش رجیسترها برای لود کردن ورودی اولیه در صورت صفر بودن و نگه داری ورودی قبلی درغیر این صورت است). 6 سیگنال دیگر در بخش آینده و به عنوان ورودی های ماژول 47194 برای کمک به بارگذاری موازی و یا شیفت به راست استفاده می شوند.

بخش چهارم _ رجیستر تئوری آزمایش:

در این بخش به پیادهسازی شیفت به راست و همچنین تفریق میپردازیم. از ماژولهای 74194، 74198 و 4008 استفاده کردهایم. همچنین بخشی نیز برای افزایش شمارشگر در هر کلاک به شرط 1 بودن سیگنال lcso نیز داریم. در شکلهای زیر، بخش رجیستر را مشاهده مینمایید.



شکل 6. رجیستر و ورودی و خروجیهای آن




شکل 7. رجیستر و پیادهسازی آن

گزارش کار بخش چهارم:


این بخش از مدار با گرفتن ارقام عدد دهدهی ورودی آنها را در رجیستر ذخیره می کند. ماکس های دو به یک با توجه به سعی به سیخت از مدار با گرفتن ارقام عدد دهدهی ورودی قبلی استفاده می کنند. برای نگهداری ارقام از تراشه شیفت رجیستر 4 بیتی 74194 استفاده شده است. از جمع کننده 4 بیتی 4008 برای کم کردن 3 واحد از رقم درصورت نیاز استفاده شده است (ورودی آن رقم دلخواه و ورودی B آن مکمل دو عدد 3 یعنی 1101 است). از دو شیفت رجیستر 8 بیتی 74198 برای نگه داری عدد دودویی خروجی استفاده شده است. همچنین برای نگه داری شمارنده از تراشه 74194 استفاده شده که با اتصال به یک جمع کننده می تواند یکی یکی افزایش یابد.

بخش پنجم _ مدار نهایی و تست آن تئوری آزمایش:

در بخش نهایی این آزمایش، به کمک بلوک های قبلی، به تکمیل طراحی مدار و تست کردن آن میپردازیم. مدار نهایی را در شکل 9 مشاهده مینمایید.



شكل 8. تكميل مدار




شكل 9. مدار نهايي

گزارش کار بخش پنجم:

در این بخش به تست کردن مدار میپردازیم. لازم است اشاره کنیم که قبل شروع مدار، نیاز به ریست اولیه میباشد. تستها به صورت زیر میباشند که مقادیر باینری قبل از تست مدار بهدست آورده شده اند:

- 157 = 0010011101
- 842 = 1101001010
- 81 = 0001010001
- 0 = 0000000000
- 999 = 1111100111


به ترتیب تست ها را نمایش می دهیم:



شكل 10 . مدار آماده تست

تست اول:


• 157 = 0010011101



شكل 11 . تست اول

تست دوم:


• 842 = 1101001010



شكل 12 . تست دوم

تست سوم:


• 81 = 0001010001



شكل 13 . تست سوم

تست چهارم:


• 0 = 0000000000



شكل 14. تست چهارم

تست پنجم:


• 999 = 1111100111




شكل 15. تست پنجم

کار در کلاس:


در جلسه سوم حضوری به تاریخ 17 مرداد ماه، برد یک مبدل دهدهی به دودوئی 2رقمی طراحی کردیم. تصویرهای مدار تشکیل شده را در شکل های بعد، مشاهده مینمایید.



شكل 16. برد واحد كنترل




شكل 17. برد سيگنالهای كنترلی



شكل 18. برد رجيستر

نتیجهگیری:

در این آزمایش سعی کردیم مبدلی دهدهی به دودوئی مطابق شکل زیر طراحی بنماییم:



شكل 18 . مدار اوليه مورد انتظار

که مدار خواسته شده مطابق انتظار، طراحی و چندین تست نیز برای تعیین درستی مدار به آن داده شد. همچنین برد این مدار نیز تا حد خوبی جلو رفت و در نهایت مبدل دهدهی به دودوئی را برای 3 رقم و 2 رقم طراحی نمودیم.

منابع و مراجع:

- Mano, M. Morris. Computer system architecture. Prentice-Hall of India, 2003.
- Computer Organization & Design, The Hardware / Software Interface", D. Patterson and J. L. Hennessy, Morgan Kaufmann Publishing, 2005.