بسمه تعالى



گزارش کار پنجم آزمایشگاه مدارهای منطقی

واحد محاسبات و منطق(ALU)

استاد:

دكتر شاهين حسابي

نویسنده:

امیررضا آذری ۹۹۱۰۱۰۸۷

دانشگاه صنعتی شریف

تابستان ۱۴۰۱

فهرست

| ٣ | هدف |
|------------|---|
| ٣ | بخش ۶.۱ _ آشنایی با تراشه ۷۴۱۸۱ |
| ۴ | تئوری آزمایش: |
| ۵ | گزارش کار آزمایش: |
| ١٧ | بخش۶.۲ _ ساخت مدار داخلی ALUمدار داخلی عند مدار داخلی عند است |
| ١٧ | تئوری آزمایش: |
| ١٨ | گزارش کار آزمایش: |
| ۲۸ | نتیجه گیری: |
| 7 9 | · · · · · · · · · · · · · · · · · · · |


هدف

هدف از این آزمایش، آشنایی با واحد محاسبات و منطق(ALU) است. در بخش اول با تراشه ۷۴۱۸۱ آشنا میشویم و در بخش دوم مدار داخلی ALU را میسازیم.

تمام بخشهای این آزمایش را با نرمافزار Proteus انجام میدهیم.

بخش ۶.۱ _ آشنایی با تراشه ۷۴۱۸۱

مداری طراحی کنید که طبق شکل ۱، دارای دو ثبات داده A و A ،یک ALU و یک کنترل کننده باشد، به طوری که با دادن کدهای مختلف به ALU ، اعمال مختلف بر روی ورودیها انجام شود.



سیگنالهای ورودی

خطوط داده D۰ – D۳

خطوط دستور M۱ – M۰

یک کلید از نوع push-button برای بازگرداندن مدار به حالت اولیه (RESET)

یک کلید از نوع push-button برای ورودی

سیگنالهای خروجی

این مدار سیگنال خروجی خاصی ندارد. برای بررسی کارکرد درست مدار باید محتویات ثباتهای A و B و خروجی ALU قابل مشاهده باشد.

تئورى آزمايش:

مدار باید طبق جدول ۱، با توجه ورودیهای M^{Υ} - M^{\bullet} عملیات خاصی را انجام دهد. برای ساخت این مدار از تراشههای M^{Υ} - M^{\bullet} مدار باید طبق جدول ۱، با توجه ورودیهای MUX) (MUX) و تعداد کافی گیت های پایه استفاده کنیم.

| М٢ | M١ | М٠ | operation |
|----|----|----|-------------------------------|
| • | • | • | $A \leftarrow D \cdot -D^{r}$ |
| • | • | 1 | $B \leftarrow D \cdot -D^{r}$ |
| • | • | • | $A \leftarrow A$ |
| • | ١ | ١ | $A \leftarrow B$ |
| ١ | • | • | clear (A) |
| ١ | • | ١ | $A \leftarrow not(A)$ |
| ١ | ١ | • | $A \leftarrow and (A, B)$ |
| ١ | ١ | ١ | $A \leftarrow add(A, B)$ |
| | | | |

جدول ۱. عملیات صورت گرفته در مدار برحسب ورودیهای M· – M۲

گزارش کار آزمایش:

با استفاده از دیتاشیت تراشه و با توجه به جدولی که در دستور کار آورده شده است، جدول درستی را تشکیل میدهیم:

| M۲ | M١ | M٠ | S_B | S_A | S٣ | ST | S١ | S٠ | M | C_n |
|----|----|----|-----|-----|----|----|----|----|---|-----|
| • | • | • | • | ١ | X | X | X | X | X | X |
| • | • | ١ | ١ | • | ١ | ١ | ١ | ١ | ١ | X |
| • | ١ | • | • | • | ١ | ١ | ١ | ١ | ١ | X |
| • | ١ | ١ | • | • | ١ | • | ١ | • | ١ | X |
| ١ | • | • | • | • | • | • | ١ | ١ | ١ | X |
| ١ | • | ١ | • | • | • | • | • | • | ١ | X |
| ١ | 1 | • | • | • | ١ | • | ١ | ١ | ١ | X |
| ١ | ١ | ١ | • | • | ١ | • | • | ١ | • | ١ |

جدول ۲. جدول درستی

حال، بر اساس جدول فوق، معادله ورودی های کنترلی تراشه و mux ها را تعیین می کنیم:

```
S^{r} = M^{1} + M^{r}

S^{r} = M^{r}M\cdot' + M^{r}M'


S^{1} = M^{r} + M\cdot'

S \cdot = M \cdot' + M^{r}M' + M^{r}M'

C_{n} = M^{r}M' + M^{r}M' + M^{r}M'
```

 $SA = M^{\gamma}M^{\gamma}M^{\gamma}$

اکنون بر اساس شکل ۱ و جداول ۱ و ۲، مدار را طراحی می کنیم:



شکل ۲. مدار طراحی شده


گیت های پایه استفاده شده در مدار طراحی شده، بر اساس روابط بدست آمده در صفحه قبل میباشد.

روابط میان ورودی خروجی های مولتی پلکسر ها و فلیپفلاپ ها نیز به کمک شکل ۱ می باشد.


محتویات ثباتهای A و B و خروجیALU نیز طبق خواسته آزمایش قابل مشاهده است و درستی کارکرد مدار را در ادامه با کمک آنها نشان میدهیم.

دستور ۲۰۰۰:

این دستور برای load کردن A استفاده می شود.




شکل ۳. ورودیهای D۰-D۳ داده شدهاند(عدد ۱۳)، اما کلاک هنوز زده نشده است.




شکل ۴. بعد از کلاک، مقدار A بارگذاری می شود (خروجی ALU نیز قابل مشاهده است).

دستور ۲۰۰۱:

این دستور برای load کردن B استفاده می شود.




شکل ۵. ورودیهای ۵-D۲-D۳ داده شدهاند(عدد ۷)، اما کلاک هنوز زده نشده است.




شکل ۶. بعد از کلاک، مقدار B بارگذاری می شود (خروجی ALU نیز قابل مشاهده است).

دستور ۲۱۱:

این دستور برای انتقال $\, \, B$ به $\, A$ استفاده می شود.



شکل ۷. کلاک هنوز زده نشده است.




شکل ۸. بعد از کلاک، مقدار B در A بارگذاری میشود(خروجی ALU نیز قابل مشاهده است).

دستور ۱۰:

این دستور برای انتقال A به A استفاده میشود.

مقدار کنونی A برابر V است، و بعد از زدن کلاک، طبیعتا تغییری نمی کند.




شکل ۹. بعد از کلاک، مقدار A در A بارگذاری می شود (خروجی ALU نیز قابل مشاهده است).

دستور ۱۰۱:

این دستور برای NOT کردن A استفاده می شود.

A هماکنون برابر ۰۱۱۱ میباشد و بعد از کلاک، باید به ۱۰۰۰ تغییر پیدا کند.




شکل ۱۰. بعد از کلاک، مقدار (NOT(A در A بارگذاری می شود (خروجی ALU نیز قابل مشاهده است).


دستور ۱۱۰:

این دستور (AND(A, B را در A قرار می دهد.

A برابر ۱۰۰۰ و B برابر ۱۱۱۱ میباشد، و AND آنها برابر ۲۰۰۰ میشود.



شکل ۱۱. قبل از کلاک




شکل ۱۲. بعد از کلاک، مقدار ۰۰۰۰ در A قرار می گیرد.


مثال دیگری برای دستور ۱۱۰:

مقدار ۱۰۱۱ را در A و O(1) را در B بارگذاری می O(1)

(A, B) AND برابر با ۲۰۱۱ خواهد بود.



شکل ۱۳ مقادیر ذکر شده را در A و B بارگذاری می کنیم.




شکل ۱۴. بعد از زدن کلاک، مقدار ۰۰۱۱ در A قرار می گیرد.

دستور ۱۱۱:

این دستور (ADD (A,B) را در A بارگذاری می کند.


A برابر A




شکل ۱۵. بعد از زدن کلاک، مقدار ۱۰۱۰ در A قرار می گیرد.

دستور ۱۰۰:

این دستور، مقدار A را clear کرده و A برابر مقدار میشود.




شکل ۱۶. مقدار A را بارگذاری کرده و آماده زدن کلاک میشویم.




شکل ۱۷. بعد از زدن کلاک، (clear(A قرار می گیرد.

: RESET کلید

با زدن این کلید، تمامی مقادیر $\, A \, B \, e \, + \, A \, A \, E \, + \, A \, E$ برابر $\, \cdot \, \, + \, \, + \, \, + \, \, \, + \, \, \, \,$



شکل ۱۸. قبل از زدن کلاک، clear مقادیر قابل مشاهده میباشند.




شکل ۱۹. بعد از زدن کلاک، تمامی مقادیر ۰ میشوند.

ALU مدار داخلی مدار بخش 2.7

یک واحد محاسبات و منطق چهاربیتی (۴-bit ALU) بسازید.

تئوری آزمایش:



شکل ۲۰

| S٣ | ST | S١ | S٠ | C_in | Operation |
|----|----|----|----|------|----------------------|
| | 1 | | | | - |
| • | • | • | • | • | F = A |
| • | • | • | • | ١ | $F = A + \gamma$ |
| • | • | • | 1 | • | F = A + B |
| • | • | • | ١ | 1 | $F = A + B + \gamma$ |
| • | • | 1 | • | • | F = A + B |
| • | • | ١ | • | ١ | F = A + B' + 1 |
| • | • | ١ | ١ | • | $F = A - \gamma$ |
| • | • | ١ | ١ | ١ | F = A |
| • | ١ | • | • | X | $F = A \wedge B$ |
| • | ١ | • | ١ | X | $F = A \lor B$ |
| • | ١ | ١ | • | X | $F = A \oplus B$ |
| • | 1 | ١ | 1 | X | F = A' |
| ١ | • | X | X | X | F = SHR A |
| 1 | ١ | X | X | X | F = SHL A |

جدول ۳

طبق شکل ۲۰ و جدول ۳، یک واحد محاسبات و منطق ۴ بیتی میسازیم.

می دانیم دستورات به شکل S۳S۲S۱S۰ می باشند. همانطور که مشخص می باشد، نیاز به حالت بندی دستورات از ۲۰۰۰ تا ۲۱۱۱ داریم و برای ۲ = ۵۳، حالات شیفت را جداگانه در نظر می گیریم.

همچنین در مدار از تراشههای ۱۹۵۳ (Full adders with fast carry) ۱۹۵۳ (Decoder with input latches)، ۴۵۱۴ (سازیم. ۴۵۱۳ (Decoder with input latches)، ۴۵۱۳ (استفاده می کنیم که در ادامه به توضیح می پردازیم.


گزارش کار آزمایش:

ابتدا نحوه انجام عملیات ها را توضیح می دهیم و سپس نحوه تشخیص و تعیین خروجی را بیان می کنیم:

نکته: به دلیل بزرگ شدن مدار و پرهیز از پیچیدگی های فراوان، بخشی از سیم ها وصل نشده اند و از قابلیت نامگذاری ورودی خروجی سیم ها استفاده کردهایم. البته در آخر کار، شکل کامل مدار با سیم کشی کامل آورده شده است.

حالت ۲۰۰۰:


برای حالت ۰۰۰۰ ، با استفاده از یک adder (تراشه ۷۴۲۸۳)، مقدار A + · + C_in را محاسبه می کنیم (ورودی های A - A۳ ، محاسبه می کنیم (ورودی های A - A۳ ، می حوانید مشاهده کنید.



شکل ۲۱. تراشه ۷۴۲۸۳ برای حالت ۰۰۰۰

حالت ٢٠٠١:


برای حالت ۲۰۰۱ ، با استفاده از یک adder (تراشه ۷۴۲۸۳)، مقدار A + B + C_in را محاسبه می کنیم(ورودی های A - A۳ B - B۳ و C_in). این بخش از مدار را در شکل ۲۲ می توانید مشاهده کنید.



شکل ۲۲. تراشه ۷۴۲۸۳ برای حالت ۰۰۰۱

حالت ۱۰۱۰:


 $A \cdot -A$ را محاسبه می کنیم (ورودی های adder)، مقدار $A + B' + C_i$ را محاسبه می کنیم (ورودی های $A \cdot -A$ را محاسبه می کنیم (ورودی های $A \cdot -A$ و $A \cdot -A$). این بخش از مدار را در شکل ۲۳ می توانید مشاهده کنید.



شکل ۲۳. تراشه ۷۴۲۸۳ برای حالت ۰۰۱۰

حالت ٢٠١١:

برای حالت ۰۰۱۱ ، با استفاده از یک adder (تراشه ۷۴۲۸۳)، مقدار $A + 1 + C_i$ را محاسبه می کنیم (ورودی های A - A ، او C_i). زیرا A - A برابر A - A است و منفی ۱ برابر ۱۱۱۱ در مکمل ۲ میباشد. این بخش از مدار را در شکل ۲۴ می توانید مشاهده کنید.




شکل ۲۴. تراشه ۷۴۲۸۳ برای حالت ۰۰۱۱

خروجی C٤ تمامی این تراشه ها را برای C_OUT استفاده خواهیم کرد که بعد از معرفی بقیه حالات به آن خواهیم پرداخت.

حالات ۱۰۱۰، ۱۰۱۰، ۱۱۱۰، ۱۱۱۰:

برای حاالت ۱۱۱۰٬۰۱۰٬۰۱۰٬۰۱۰٬۰۱۰ نیز با استفاده از گیت های منطقی خروجی خواسته شده را به سادگی محاسبه می کنیم. تصویر صفحه بعد، قسمت مربوط به این بخش را نمایش می دهد.




شكل ۲۵. حالات ۱۱۰۰، ۱۰۱۰، ۱۱۱۰، ۱۱۱۰

برای حالت مربوط به شیفت نیز، اگر شیفت چپ باشد، خروجی را به AYA۱A۰۰ وصل میکنیم و اگر شیفت به راست باشد آنرا به ۰۸۳A۲A۱ متصل میکنیم.


در توضیحات بالا نحوه محاسبه خواسته های مختلف آورده شد، حال برای آنکه خروجی متناسب با انتخاب کاربر داده شود، از یک دیکودر استفاده می کنیم و هر خروجی محاسبات بالا برای هر بیت را، با حالت متناظرش And می کنیم تا اگر حالت متناظر فعال بود خروجی مذکور از گیت And خارج شود و در غیر این صورت آن خروجی غیرفعال شود. سپس همه حاالت را با هم OR می کنیم تا خروجی اصلی مشخص شود . در ادامه بیشتر به این بحث خواهیم پرداخت.

تصویر صفحه بعد دیکودر تعیین حالت را نشان می دهد:



شکل ۲۶


خروجی های این دیکودر برای تعیین حالات خروجی ۴۰-۴۳ به کار میرود که به توضیح آن خواهیم پرداخت.



شکل ۲۷

به دلیل عدم واضح بودن تصویر، حالت A۰ را بررسی می کنیم.

حالات A۱-A۲-A۳ نیز به همان ترتیب خواهند بود اما صرفا برای بیت های بعدی به کار میروند.



شکل ۲۸. حالت ۹۰

همانطور که در شکل ۲۸ واضح است، هر حالت (A۰-A۳)، از ۱۰ گیت AND تشکیل شده است.

اگر گیت ها را از سمت چپ نام گذاری کنیم، خواهیم داشت:

۱ AND تا ۶ AND : ورودی ها برابر ۳۰ m۱, m۲, ۷۷۷, ۲۰ میباشند.

m۱, m۲, vvv, ro خروجیهای تراشه ۷۴۲۸۳ در حالات ۰۰۰۰، ۰۰۰۱، ۰۰۱۰ میباشند (به شکلهای ۲۱و ۲۲و ۳۳و ۲۳ ۲۲ میباشند (به شکلهای ۲۱ ۲۲ ۲۴ ۲۸ مراجعه کنید).

rr, rr۲, rr۳, rr٤ خروجیهای دیکودر ما میباشند (به شکل ۲۶ مراجعه کنید).

۵ AND تا AND ۸: ورودی ها برابر e۱, q٥, q١, z۲ و x١, p١, p٢, p٣ میباشند.

e ۱, qo, q ۱, z۲ خروجیهای گیتهای ما در شکل ۲۵ میباشند (چون حالت ۸۰ را بررسی می کنیم، خروجی اول گیت های شکل ۲۵ را ورودی داده ایم و طبیعتا در حالات ۸۲-۸۳-۸۳، به سراغ خروجی های دیگر رفته ایم).

x۱, p۱, p۲, p۳ خروجیهای دیکودر ما میباشند (به شکل x۱, p۱, p۲, p۳

مشخص است که هر خروجی دیکودر، مربوط به دستور خاصی میباشد و ما طبق همین، آنها را جفت جفت (به شکل متناظر) به گیت های AND دادهایم.

AND ۱۰ و AND ۹

این دو برای حالات شیفت استفاده شدهاند.


همانطور که در شکل ۲۶ مشخص است ۸ خروجی آخر، ۴ به ۴ باید or شوند زیرا حالات ۱S۲XX هست و با توجه به جدول ۳ این عمل صورت گرفته است.

حال به بررسی عملکرد در چند دستور میپردازیم:

دستور ۲۰۰۰:

این دستور، F = A + B را خروجی می دهد.


برای مثال، A را ۵ (۰۱۰۱) و B را ۳ (۰۰۱۱) در نظر می گیریم.



شکل ۲۹. دستور ۲۰۰۱

دستور ۱۰۰۰:


این دستور، A و B را AND می کند.



شکل ۳۰. دستور ۱۰۰۰

دستور ۱۱۰:


این دستور A و B را XOR می کند.



شکل ۳۱. دستور ۱۱۰۰

دستور ۱۱۰۰ :

دستور شیفت به چپ برای A:



شکل ۳۲. دستور ۱۱۰۰

نتیجهگیری:

در آزمایش پنجم درس آزمایشگاه مدارهای منطقی، به آشنایی با واحد محاسبات و منطق پرداختیم.

در بخش اول این آزمایش با تراشه ۷۴۱۸۱ آشنا شدیم و مدار خواسته شده را طراحی کردیم.

در بخش دوم که کار سخت تری پیش رو داشتیم، ابتدا برای حالات مختلف تراشه مناسب به کار بردیم و سپس برای دستورات خواسته شده مداری را طراحی کردیم تا به درستی کار کند.

| • | حع | | ^ | | ر : ا |
|---|----|----|---|--------|--------|
| ۰ | | ~~ | 4 | \sim | \sim |

Mano, M. Morris. Computer system architecture. Prentice-Hall of India, $^{\gamma}\cdots^{\gamma}$