بسمه تعالى



گزارش کار اول آزمایشگاه طراحی سیستم های دیجیتال

طراحی مدار ترکیبی با امکانات شماتیک

استاد:

دكتر اجلالي

نويسنده:

غزل طحان - 99106374

اميررضا آذرى - 99101087

بزرگمهر ضيا - 99100422

دانشگاه صنعتی شریف

تابستان 1402

فهرست مقدمه

مقدمه

در این آزمایش دو ماژول با مدارهای ترکیبی طراحی میکنیم تا یکی بخش پذیری عدد ورودی به 3 و دیگری بخش پذیری عدد ورودی به 11 را بررسی کند.


ورودی ماژول ها، اعداد چهاررقمی (با نمایش BCD) هستند و خروجی ماژول سیگنالی است که تنها در صورتی که ورودی مضرب 3 (در آزمایش اول) و یا 11(در آزمایش دوم) باشد اکتیو (یک) میشود.

مدار های این آزمایش ها به کمک نرم افزار quartus طراحی و کامپایل شده اند.

آزمایش اول: شناسایی مضارب 3

شرح کار کلی:

کارکرد کلی مدار طراحی شده به این صورت است که ابتدا با ماژول طراحی شده ی mod3 باقی مانده ی هر یک از چهار رقم ورودی را به صورت جداگانه به دست میاوریم؛ سپس این باقی مانده ها را (که میتواند مقادیر 0و1و2 را بگیرد) با ماژول های ripple carry adder با هم جمع میکنیم. (مقداری بین 0 تا 8 میتواند بگیرد) و در نهایت این عدد را دوباره به ماژول 0 میدهیم تا باقیمانده آنرا به 0 محاسبه کند. اگر این باقی مانده برابر 0 باشد، سیگنال خروجی 0 میشود.



شكل 1

در ادامه به توضیح نحوه طراحی هر یک ماژول های به کار رفته در مدار بالا میپردازیم.

ماژول mod3 :

این ماژول یک ورودی چهاربیتی میگیرد و باقیمانده آن به عدد 3 را محاسبه کرده و به شکل یک عدد دوبیتی خروجی میدهد.

برای به دست آوردن منطق مداری که باید در این قسمت طراحی میشد از دو جدول کارنو (برای دو بیت خروجی) استفاده کردیم و SOP ها را به دست آوردیم به این صورت که:

در بخش پذیری بر سه، اعداد 0_0 و 0_0 و الته مانده ی 0 دارند، اعداد 0_0 و اعداد 0_0 و اعداد 0_0 و الته مانده ی 0_0 دارند. (و بقیه اعداد 0_0 استفاده میشود).

0	<u>1</u>	X	0
1	0	Х	0
0	1	X	Х
0	0	х	Х

جدول کارنوی بیت کم ارزش باقی مانده که با ساده سازی به صورت نشان داده شده داریم :


Out0 = in0&in1`&in2`&in3` + in0&in1&in2 + in0`&in1`&in2

0	0	×	1
0	1	X	0
0	0	Х	х
1	0	Х	X

جدول کارنوی بیت پرارزش باقی مانده:

Out1 = in1&in2`&in0` + in0&in1`&in2 + in0`&in1`&in3


و به این صورت مدار زیر را میبندیم:




شكل 2

ماژول های ripple carry adder :


برای طراحی این آزمایش از RCA های دو بیتی و سه بیتی استفاده کردیم. ساختار کلی این جمع کننده ها برپایه بیت به بیت جمع کردن اعداد ورودی از کم ارزش به پرارزش با استفاده از Half Adder (برای جمع کردن کم ارزش ترین بیت ورودی ها) و Full Adder ها (برای جمع کردن مابقی بیت ها با carry به دست آمده از جمع بیت های مرحله قبل) است. (باتوجه به کارکردی که در این مدار داریم و باتوجه به این که باقی مانده ها اعدادی مثبت هستند، به جای خروجی دادن بیت کری، آن را به عنوان پرارزش ترین بیت حاصل جمع خروجی میدهیم و درواقع خروجی را به صورت unsigned استفاده میکنیم) به دلیل سادگی از تحلیل مدار های FA و HA صرف نظر میکنیم. مدار های جمع کننده ها به صورت زیر هستند:




شك*ل 3. 2bit_RCA*



شك*ل A. 3bit_RCA*




شك*ل 5.* FA




شك*ل 6*. HA

کامپایل و تست:

در تصاویر زیر مشاهده می شود که مدار با موفقیت کامپایل شده و خروجی مورد انتظار را تولید میکند.



شکل compilation report .7




شكل 8. waveform result

آزمایش دوم: شناسایی مضارب 11 شرح کار کلی:

میدانیم برای بررسی مضرب 11 بودن یک عدد باید حاصل جمع ارقام در مکان های ارزشی زوج را از حاصل جمع ارقامش در مکان های ارزشی فرد کم کنیم؛ اگر این مقدار مضربی از 11 بود، عدد ورودی نیز مضربی از 11 بوده است.

شرح کلی این مدار به این صورت است که ابتدا چهاربیت های اول و سوم با یکدیگر و چهاربیت های دوم و چهار را با یکدیگر با استفاده از ماژول های 4bit_RCA جمع کرده ایم (اعداد خروجی میتواند بین 0 تا 18 باشد). سپس این دو مقدار را با ماژول rca درواقع مشابه یک rca با قابلیت تبدیل شدن به تفریق کننده است) را از هم کم میکنیم (خروجی میتواند بین -18 تا 18 باشد). در نهایت اگر خروجی تفریق کننده مضرب 11 شد (مقادیر ممکن مضرب یازده در مدار ما: 0و 11و میگنال خروجی مدار یک میشود.




شكل 9. مدار تشخيص دهنده مضارب يازده

منطق مداری که برای تشخیص مضرب 11 بودن حاصل تفریق بسته ایم با نوشتن SOp ها به دست امده است؛ به این صورت که تنها درصورتی که عدد 5بیتی مان 00000 و 01011 و 10101 باشد، سیگنال خروجی باید یک شود. بنابراین به دست می اید:

out = in0`&in1`&in2`&in3`&in4`+ in0&in1&in2`&in3&in4` + in0&in1`&in2&in3`&in4
و گیت ها به صورت نشان داده شده در شکل9 بسته میشوند.

عاژول 4bit_RCA ما


منطق این ماژول مشابه 3bit_RCA است که در آزمایش یک توضیح داده ایم. در اینجا تصویر مدار آن را مشاهده میکنید:



شكل 4bit_RCA .10

عاژول 5bit_RCAddSub ماژو


میدانیم در تفریق در مبنای 2's complement میتوانیم عدد اول را با مکمل دو ی عدد دوم جمع کنیم. برای مکمل دو کردن میتوانیم بیت های عدد را not کرده و سپس با 1 جمع کنیم. برای همین مدار زیر را به این صورت طراحی کردیم که درصورتی که سیگنال sub فعال شود، بیت های یکی از اعداد not شده و cin ورودی این جمع کننده نیز 1 میشود و درصورتی که xor فعال نباشد مثل یک جمع کننده عادی رفتار میکند (با استفاده از این نکته که xor کردن با 1، بیت را not میکند ولی کردن با 0، بیت را بدون تغییر حفظ میکند). تصویر این مدار را مشاهده میکنید:




شكل 11. 5bitRCAddSub

کامپایل و تست:

در تصاویر زیر مشاهده می شود که مدار با موفقیت کامپایل شده و خروجی مورد انتظار را تولید میکند.



شكل 12. compilation report



شكل 13. waveform result

-پایان گزارش آزمایش-