# بسمه تعالى



گزارش کار دوم آزمایشگاه طراحی سیستمهای دیجیتال

# طراحی مدار ترتیبی با امکانات شماتیک

استاد:

دكتر عليرضا اجلالي

نویسندگان:

اميررضا آذرى 99101087

غزل طحان 99106374

بزرگمهر ضیا 99100422

دانشگاه صنعتی شریف تابستان 1402

پرست	
دف	هد
عش اول _ به دست آوردن منطق و روابط	بخ
عش دوم_ طراحی مدار شمارنده	بخ
عش سوم _ ساخت مدار Room	بخ
عش چهارم _ Waveform	بخ
عش پنجم_ فرکانس کاری مدار	بخ
يجه گيرى:	نتي
نابع و مراجع:	منا

#### هدف

هدف از این آزمایش آشنایی با نحوه کار یک مدار ترتیبی میباشد. در این آزمایش، میخواهیم مداری ترتیبی با امکانات شماتیک نرم افزار ها بسازیم برای اینکار، باید از فلیپ فلاپ ها استفاده کنیم و با قرار دادن مناسب کلاک در مدار، مدار را طراح کنیم. در این آزمایش یک اتاق انتظار میخواهیم طراحی کنیم که سیگنالهایی مانند in و out و همچنین بخشی به نام counter داریم که تعداد افراد حاضر در این اتاق را مشخص مینماید.

# بخش اول \_ به دست آوردن منطق و روابط تئوری آزمایش:

در این بخش سعی داریم به کمک صورت آزمایش، منطقهای موجود میان سیگنالها را بیابیم.

### ورودی ها و خروجی ها

در این مدار ورودی ها و خروجی هایی وجود دارد که به شرح آن ها می پردازیم. نخست ورودی کلاک را داریم که برای مدارهای ترتیبی واجب است. ورودی است و هرگاه فردی باید فشرده شود. ورودی in هم که حسگر ورودی است و هرگاه فردی از در ورودی، وارد شود، این حسگر فعال می شود. ورودی out هم داریم که حسگر درب خروجی است و هرگاه فردی از اتاق خارج شود، این حسگر فعال شده و یک می شود. ورودی T هم داریم که زمانی یک است که مجاز به ورود به اتاق باشیم. یک ورودی reset داریم که برای فعال سازی شمارنده نیاز است.

### نحوه طراحي مدار

• خروجی open هنگامی یک می شود که تمام حالات زیر برابر یک باشند:

ورودی T

ورودی in

ورودی ent

و شمارنده برابر 15 نباشد.

■ خروجی دیگری که موجود است، خروجی های counter است که بیت صفر تا سه دارد. زیرا حداکثر مقدار برابر 15 است و برای نشان دادن آن به 4 بیت نیازمند هستیم.

- خروجی close که هنگامی صفر می شود که حداقل یکی از بیت های عدد نشان داده شده توسط شمارنده، مقدار داشته باشد؛ در نتیجه، اگر عدد شمارنده صفر باشد، مقدار آن برابر یک می شود.
- خروجی up وقتی یک است که هم شرایط open در فوق برقرار باشد و هم out صفر باشد؛ زیرا اگر out عروجی up وقتی یک است که هم شرایط open برقرار باشد، هم ورود و هم خروج داریم و در نتیجه نباید عدد شمارنده زیاد شود.
- حالتی که باید تعداد کم شود سطر اول است که up = 0 می دهیم و ent=1 که یکی کم شود، و هنگامی است که اتاق خالی نباشد، سنسور بیرون رفتن، خروج یک نفر را ثبت کرده باشد و کسی هم آن موقع وارد نشود (که باعث ثابت ماندن عدد نشود). حالتی که باید تعداد زیاد شود سطر دوم است که up = 1 میدهیم وent=1 که یکی زیاد شود، و هنگامی است که اتاق پر نباشد، کسی بیرون نرود (که باعث ثابت ماندن عدد نشود)، سنسور داخل شدن، ورود یک نفر را ثبت کرده باشد، فرد دکمه ی ورود را زده باشد و نیز در زمان مجاز داخل شدن به اتاق باشیم. در بقیه ی حالات، عدد نباید تغییر کند. پس ent را صفر میدهیم.

همچنین تمامی روابط بالا را طبق گفته صورت آزمایش بیان کردهایم.

U	Clk	Clr	Enable	Function
X	X	0	X	Reset counter to 0
X	X	1	0	Hold previous number
1	1	1	1	Up count
0	1	1	1	Down count


شكل 1. سيگنال ها و روابط

بخش دوم\_ طراحی مدار شمارنده

2.1: ساختار اصلى شمارنده

تئورى آزمايش:


- حال با کنار هم قرار دادن روابط بخش قبل، مدار شمارنده را طراحی می نماییم. در طراحی شمارنده، از ۴ عدد T Flip Flop استفاده شده است. خروجی این فلیپ فلاپ ها از چپ به راست، بیت های صفر (کم ارزش)، یک، دو و سه ی شمارنده ی ۴ بیتی ما هستند. نکته ی کلیدی آن است که اگر enable صفر باشد، نباید تغییری در شمارنده رخ دهد، و این کار به واسطه ی and کردن enable با ورودی T فلیپفلاپ ها انجام شده است تا اگر enable صفر باشد، Tبرابر صفر شود و تغییری در بیت ها ایجاد نشود. اگر enable برابر با یک باشد، طبق طرح مدار، بیت صفرم همواره و در هر کلاک عوض می شود زیرا در شمارش به بالا یا پایین، در هر کلاک، مقدار کم ارزشترین بیت تغییر می کند. و در حرکت رو به بالا زمانی بیت پر ارزش یک می شود که بیت قبل از آن از یک به صفر تغییر یابد و حالت ها دیگر هم به همین شکل است .ورودی reset نیز به واسطه ی یک گیت not به ورودی های CLRN فلیپ فلاپ ها متصل شده تا در ابتدای کار، بتوانیم شمارنده را صفر کنیم. این ورودی، همان ورودی های active low در جدول موجود در دستور کار است که به شکل active low داده شده است.
- در طول آزمایش، به ازای هر ورود و خروج، باید تعداد افراد حاضر در سالن را تغییر دهیم که این کار با counter قابل انجام است. چون که هم رو به بالا باید بشماریم و هم رو به پایین، پس یک ووردی کنترلی down/up داریم که با عوض شدن آن، جهت شمارش را عوض می کنیم و در ساخت این مدار هم کاملا از گیت های پایه استفاده شده است. همچنین در ساخت مدار از TFF خود نرمافزار کوآر توس استفاده شده است.



شكل2. مدار شمارنده

## 2.2: كاميايل

همانطور که در شکل 3 مشاهده می کنید، بخش counter به درستی کامپایل شده است.




شكل 3. كاميايل مدار counter

بخش سوم \_ ساخت مدار Room

3.1: طراحی نهایی

تئوری آزمایش:


در نهایت با توجه به توضیحاتی که در بخش اول دادیم و مدارهای پایه که قبل تر در بخش دوم ساختیم، می توانیم به طراحی سیستم اتاق بپردازیم که مداری مانند شکل زیر دارد:



شكل 4. ساخت مدار Room

## 3.2: كامپايل


همانطور که در شکل 5 مشاهده می کنید، مدار به درستی کامپایل شده است.



شكل 5. كامپايل مدار نهايي

## بخش چهارم \_ Waveform

در این بخش به بررسی waveform و تست داده شده می پردازیم.



شكل 6. Waveform

در این بخش ابتدا در تمامی زمان ها، مقدار T را برابر با 1 قرار می دهیم.

تا زمان 350ns، همزمان مقادیر in و ent برابر با یک و مقدار out نیز برابر صفر میباشد. این به این معنا است که تنها ورود داریم و مقدار شمارشگر همانطور که در تصویر مشاهده میشود در هر کلاک زیاد میشود تا به مقدار 15 برسد.

بعد از آن سیگنال های in و ent صفر شده و سیگنال out برابر 1 میشود که به معنی خروج میباشد و همانطور که میبینید مقدار شمارشگر کمتر میشود تا به 11 برسد. بعد از آن هر 3 سیگنال ما 0 میشود که نشان دهنده عدم ورود یا خروج است و مقدار شمارشگر ثابت و برابر با 11 میماند.

بعد از آن مجدد مقدار out برابر با یک می شود و خروج و کم شدن شمار شگر اتفاق می افتد تا جایی که دو سیگنال دیگر مدار نیز یک می شوند و همزمان به ازای هر ورود، یک خروج نیز خواهیم داشت؛ بنابراین مقدار شمار شگر، تغییری نخواهد کرد. بعد از دو کلاک نیز به دلیل صفر شدن سیگنالهای ورودی، مقدار شمار شگر کم می شود و هنگامی که clear برابر با o می شود، مقدار شمار شگر نیز صفر خواهد شد.

همچنین سیگنالهای open و close نیز طبق روابط بیان شده در بخش ابتدایی گزارش، به درستی مشخص شدهاند.

# بخش پنجم\_ فرکانس کاری مدار

فرکانس کاری مدار را در شکل زیر، به کمک خود کوآرتوس، مشاهده میکنید.



شکل 7. فرکانس کاری مدار

:	, 6	گ	نتبحه	
	<b>.</b>	<i></i>		

در این آزمایش سعی کردیم با کمک ابزار کوآرتوس، به آشنایی با مدار های ترتیبی با حضور فلیپفلاپ و کلاک بپردازیم و اتاقی منطبق بر خواستههای آزمایش، طراحی بنماییم.

# منابع و مراجع:

- S. Palnitkar, Verilog® HDL: A Guide to Digital Design and Synthesis, Second Edition, Prentice Hall, 2003.
- ACEX 1K Programmable Logic Family Data Sheet, www.altera.com/literature/ds/acex.pdf