بسمه تعالى



گزارش کار سوم آزمایشگاه طراحی سیستمهای دیجیتال

توصیف جریان داده

استاد:

دكتر عليرضا اجلالي

نویسندگان:

امیررضا آذری ۹۹۱۰۱۰۸۷

غزل طحان ۹۹۱۰۶۳۷۴

بزرگمهر ضیا ۹۹۱۰۰۴۲۲

دانشگاه صنعتی شریف

تابستان ۱۴۰۲

فهرست

هدف

هدف از این آزمایش آشنایی با توصیف جریان داده است. این توصیف با دستور assign در وریلاگ شناخته شده و جریان یک سیم به وسیله آن مشخص می شود. برای آشنایی با این دستور، ابتدا یک مقایسه کننده یک بیتی (Cascadable 1-bit comparator) ساخته و سپس با اتصال ۴ تا از این مقایسه کنندهها یک مقایسه کننده ۴ بیتی می سازیم. سپس یک ماژول مقایسه کننده سریال می سازیم که یک مدار ترتیبی است که از دو ورودی خود بیتهای دو عددی که باید مقایسه شوند را بیت به بیت دریافت نموده و در هر پالس ساعت حاصل مقایسه را تا جایی که مقایسه کرده (تا بیتی که مقایسه انجام شده) در خروجی سریال خود تحویل می دهد. نکته مهم این است که در ساخت مدارهای مذکور، تنها مجاز به استفاده از توصیف جریان داده هستیم.

توجه شود که پیاده سازی این آزمایش روی برد با آزمایش ۴ است.

بخش اول _ Cascadable 1-bit comparator

طراحي ماژول:

در ابتدا میخواهیم یک مقایسه کننده یک بیتی طراحی کنیم که چهار ورودی x .input_equal .input_greater_than و input_greater_than را می گیرد و دو خروجی output_greater_than و output_equal را می گیرد و دو خروجی output_greater_than و output_equal مشخص می کنند که نتیجه مقایسه بیتهای قبلی به ترتیب بزرگتر و مساوی بوده است. $x \in Y$ نیز ورودی های اصلی output_greater_than و output_greater_than نیز به ترتیب بزرگتر بودن (x > y) و تساوی ورودی ها (x > y) را نشان می دهند. طبیعتا و بودن هردو خروجی به معنای کوچکتر بودن پاسخ (x > y) است.

خروجی output_greater_than زمانی برابر با ۱ است که یا نتیجه مقایسه بیتهای قبلی برابر با بزرگتر باشد، یا این نتیجه برابر با تساوی بوده و ورودی x از y بزرگتر باشد که در این صورت برابر با مقدار زیر می شود.

output_greater_than = input_greater_than | (input_equal & (x > y))

خروجی output_equal زمانی برابر با ۱ است که نتیجه مقایسه بیتهای قبلی برابر با تساوی باشد و x = y باشد که برابر با مقدار زیر می شود.

output_equal = input_equal & (x == y)

در نهایت کد وریلاگ این ماژول به صورت زیر در میآید:


```
module one_bit_comparator (
   input input_greater_than,
   input input_equal,
   input x,
   input y,
   output output_greater_than,
   output output_equal

  );
  assign output_greater_than = input_greater_than | (input_equal & (x > y));
  assign output_equal = input_equal & (x == y);
endmodule
```

شکل ۱. کد وریلاگ ماژول مقایسه کنده یک بیتی

تست ماژول :

برای تست صحت کارکرد ماژول، تست بنچ در فایل one_bit_comparator_test نوشته شد که در آن تعدادی از حالات بررسی شدند. شکل موج این تستها در شکل زیر قابل مشاهده است.



شکل ۲. شکل موج تست بنچ ماژول مقایسه کننده یک بیتی

برای مثال، از زمان ۱۰ تا ۲۰، مقادیر ورودی به صورت زیر هستند:

input_greater_than = 0
input_equal = 1
x = 1
y = 0

x > y معناست که نتیجه مقایسه بیتهای قبلی برابر تساوی بوده و نتیجه مقایسه بیتهای جدید نشان دهنده x > y معناست که بیت خروجی output_greater_than باید برابر با ۱ شود که در شکل موج نیز همین طور است. باقی تست- کیسها نیز به همین ترتیب درستی مدار را نشان می دهند.

بخش دوم _ مقایسه کننده ۴ بیتی

طراحي ماژول:

در این بخش با اتصال ماژولهای بخش قبل سعی داریم یک مقایسه کننده ۴ بیتی را طراحی کنیم. این مدار دو ورودی سه بیتی x و y و دو خروجی output_greater_than و output_greater_than دارد و عملکرد آن مشابه قسمت قبل است. برای طراحی آن ۴ ماژول مقایسه کننده یک بیتی را به هم متصل می کنیم. به این صورت که خروجیهای input_equal و output_greater_than می کنیم. output_equal هر ماژول را به ترتیب به ورودیهای input_equal و input_greater_than ماژول نهایی نیز به خروجی output_greater_than و output_greater_than و input_greater_than و input_equal و Input_equal

```
include "one_bit_comparator.v"

module four_bit_comparator (
    input[3:0] x,
    input[3:0] y,
    output output_greater_than,
    output output_equal


);

wire c1_greater_than, c1_equal, c2_greater_than, c2_equal, c3_greater_than, c3_equal;
    one_bit_comparator c1(1'b0, 1'b1, x[3], y[3], c1_greater_than, c1_equal);
    one_bit_comparator c2(c1_greater_than, c1_equal, x[2], y[2], c2_greater_than, c2_equal);
    one_bit_comparator c3(c2_greater_than, c2_equal, x[1], y[1], c3_greater_than, c3_equal);
    one_bit_comparator c4(c3_greater_than, c3_equal, x[0], y[0], output_greater_than, output_equal);
endmodule
```

شکل ۳. کد وریلاگ ماژول مقایسه کننده ۴ بیتی

تست ماژول:

برای تست صحت کارکرد ماژول، تست بنچ در فایل four_bit_comparator_test نوشته شد که در آن تعدادی از حالات بررسی شدند. شکل موج این تستها در شکل زیر قابل مشاهده است.



شكل ۴. شكل موج تست بنچ ماژول مقايسه كننده چهار بيتي

مطابق شکل، ۴ تست کیس داده شد که نتیجه آنها قابل مشاهده است که به ترتیب تساوی، بزرگتر، کوچکتر و مجددا تساوی هستند و درستی عملکرد مدار را نشان می دهند.

بخش سوم _ مقایسه کننده سریال طراحی ماژول:

برای طراحی این ماژول، ۴ wire جدید به نامهای ,output_greater_than_not, output_less_than جدید به نامهای ,input_greater_than, input_less_than تعریف می کنیم. سیگنالهای input_greater_than, input_less_than output_greater_than_not, نشانگر ورودی مقایسه بیتهای قبلی مدار برای کلاک بعدی هستند. سیگنالهای output_less_than هستند. مستند. output_less_than و output_less_than هستند.

سیگنال output_greater_than رمانی ۱ است که یا output_greater_than باشد یا output_greater_than_not رمانی ۱ است که یا clk = 1). به طور مشابه سیگنال input_greater_than = 1 باشد و کلاک نیز آمده باشد یا output_greater_than = 0 باشد یا output_greater_than = 0 باشد یا output_greater_than = 0 باشد یا output_less_than و output_less_than برای سیگنالهای output_less_than و output_less_than برقرار هستند.

سیگنال input_greater_than زمانی ۱ است که هر دو شرط زیر اتفاق بیفتند:

- reset = 0 -
- یکی از دو شرط زیر اتفاق بیفتد:
- output_greater_than = 1 باشد که به این معناست که تا الان نتیجه مقایسه بزرگتر بوده است.
- اربه این معناست که تا الان نتیجه مقایسه کوچکتر نبوده است) و x>y باشد. (به این معناست که تا الان نتیجه مقایسه کوچکتر نبوده است

همین حالات به طور مشابه برای سیگنال input_less_than برقرار است.


در نهایت کد وریلاگ این ماژول به صورت زیر در می آید:

```
module serial_comparator (
    input x,
    input y,
    input reset,
    input clk,
    output output_greater_than,
    output output_less_than
    );
    wire output_greater_than_not, output_less_than_not, input_greater_than, input_less_than;
    // Assign outputs
    assign output_greater_than = (~output_greater_than_not) | (input_greater_than & clk);
    assign output_greater_than_not = (~output_greater_than) | (~input_greater_than & clk);
    assign output_less_than = (~output_less_than_not) | (input_less_than & clk);
    assign output_less_than_not = (~output_less_than) | (~input_less_than & clk);
    // Assign inputs
    assign input_greater_than = (~reset) & (output_greater_than | ((~input_less_than) & (x > y)));
    assign input_less_than = (~reset) & (output_less_than | ((~input_greater_than) & (x < y)));
    endmodule</pre>
```

شکل ۵. کد وریلاگ ماژول مقایسه کننده سریال

تست ماژول:

برای تست صحت کارکرد ماژول، تست بنچ در فایل serial_bit_comparator_test نوشته شد که در آن تعدادی از حالات بررسی شدند. شکل موج این تستها در شکل زیر قابل مشاهده است.



شكل ۶. شكل موج تست بنچ ماژول مقايسه كننده سريال

در تست کیس دوم (از زمان \cdot تا \cdot ۵۰)، پس از ریست کردن مدار ورودیهای x = 0000 و x = 0000 بیت به بیت در هر پالس ساعت به مدار داده شدند که از بیت آخر به بعد سیگنال x = 1 less_than = 1 شد که درست است.

| نتیجه گیری: |
|---|
| در این آزمایش با توصیف جریان داده آشنا شدیم و مدارهای مقایسه کننده یک بیتی (Cascadable 1-bit comparator)، مقایسه کننده ۴ بیتی و مقایسه کننده سریال را به وسیله وریلاگ و تنها با استفاده از توصیف جریان داده طراحی و تست کردیم. |
| |
| |
| |
| |
| |
| |

منابع و مراجع:

- S. Palnitkar. Verilog HDL: A Guide to Digital Design and Synthesis. 2nd Edition, Prentice Hall, 2003.
- ACEX 1K Programmable Logic Family Data Sheet. Available at www.altera.com.
- ModelSim User's Manual. Available at www.actel.com.
- Introduction to the Quartus II Software. Available at www.altera.com