# Guide Book

## Deep Neural Network Inference on FPGA using TensorFlow

User Application				
Frameworks	Caffe	1 TensorFlow		
Vitis Al Models	Model Zoo	Custom Models		
	Al Compiler   Al Quantizer   Al Optimizer			
Vitis Al Development Kit	Al Profiler   Al Library			
	Xilinx Runtime library (XRT)			
Overlay	Deep Learning Processing Unit (DPU)			

מבצעים: אלון נמירובסקי ועמית שטאובר מנחים: אינה ריבקין, עוז שמואלי

# תוכן עניינים

3		מבוא
4		הקמת
8	SD-Card	צריבת
9	של כרטיס FPGA של כרטיס	Setup
13	Partial Flow For Resent-50 :רשת, קומפילציה והרצת	הקמת
13	שלב הקוונטיזציה•	
15	• שלב הקומפילציה	
18	Full Flow For Mnist :רשת, קומפילציה, אופטימיזציה וסיווג	הקמת
19	שלב הקוונטיזציה• שלב הקוונטיזציה	
19	• שלב הקומפילציה	
22	שלב הסיווג/הרצה על הboard••••••••••••••••••••••••••••••••	
23	אופטימיזציה וביצועים•	
26	בעיות ופתרון בעיות	טיפים,
27	ר כלליות	חורנות

#### מבוא

## רקע כללי

- תחום המערכות הלומדות המבוסס על רשתות נוירונים צובר תאוצה בשנים האחרונות, בעקבות ההצלחה של מערכות אלו בפתרון בעיות מורכבות.
  - יישום של רשתות מתבצע ב-2 שלבים שלב האימון ושלב הסיווג.
  - שלב האימון הוא שלב מקדים המתבצע פעם אחת לכל רשת נתונה ולרוב מבוצע על מערכת בעלת עוצמת חישוב גבוהה כגון GPU. כיוון ששלב זה מבוצע פעם אחת לכל מערכת אין חשיבות עקרונית לזמן וכוח חישוב ששלב זה דורש.
- לעומת זאת בהרבה אפליקציות כגון רובוטים, מלייטים, רשתות חיישנים, טלפונים סלולאריים, רכבים אוטונומיים וכו׳ שלב הסיווג הוא שלב המתבצע בשטח עייי רכיבים המוגבלים בכוח החישוב, בהספק, ולעתים גם יש דרישה לעבודה בזמן אמת ולמחיר זול.
- כיוון שאחד המאפיינים הבולטים של שלב הסיווג ברשתות נוירונים הוא מקביליות, מימוש שלב זה דווקא על חומרה כגון FPGA מאפשר להגיע לביצועים גבוהים מאוד תוך שמירה על צריכת הספק נמוכה ומחיר זול. כמו-כן, מימוש החומרה על FPGA נותן גמישות ויכולת התאמה של הרשתות עבור בעיות שונות.
- כדי לקדם מימוש רשתות נוירונים בחומרה על רכיבי FPGA יצרני רכיבים אלו פתחו סט
   כלים חדש שמאפשר מימוש שלב הסיווג ואופטימיזציה של רשת החל משלב ההגדרה עד
   שלב המימוש בפועל, תוך שימוש בכלים סטנדרטיים.

#### מטרת הפרויקט

לחקור ולהעריך סט כלים חדש Vitis~AI עבור סיווג עייי רשת (סיווג עייי רשת נוירונים) על Xilinx של חברת הכיבי FPGA

TensorFlow בנית הרשת תעשה באמצעות

### דרישות הפרויקט:

- 1. הקמת המערכת על מחשב ייעודי.
- 2. בחירה והרצה של מודל שאומן מראש תוך שימוש בכל כלי התוכנה של חברת Xilinx
  - 3. מימוש סביבת הבדיקה.
- 4. ביצוע שינויים והתאמות במודלים במטרה לבדוק את גמישותם ויכולתם של הכלים.

model zoo ) לדוגמא שינוי מבנה הרשת (vs Custom), טיפוסי המשתנים (point) (rocustom)

- השוואה בין המימושים השונים תוך בדיקה של דיוק, throughput, גודל ואתגרים במימוש ושימוש בכלים.
- 2. הסקת מסקנות ודיווח על מגבלות, יכולות ובעיות של הכלים השונים בהם נעשה שימוש.



## הקמת עמדה

חברת Xilinx מספקת לנו תשתית שלמה להרצת מערך הVitis-AI הדרוש להרצת מערכות בינה מלאכותית על הלוח 2CU104. נתאר כאן את תהליך הקמת התשתית על גבי המחשב האישי הכולל התקנת Virtual Machine ותוכנות שונות.

#### סדר פעולות ראשוני:

#### הקמת VM על גבי המחשב האישי:

.VMware ויצירת VM ויצירת ubuntu-18.04-desktop-amd64.iso הורדת קובץ

ולא שונו לאחר שביצענו המרה VirtualBox פירוט נוסף – חלק מהשלבים הראשונים בוצעו באמצעות עוסף – חלק מהשלבים הראשונים בוצעו באמצעות VirtualBox לי אנחות לעבוד עם VirtualBox כי אנחנו קיבלנו הודעת שגיאה שיש פקודות שלא VirtualBox. התוכנה בה ביצענו שימוש: VirtualBox.

.cpu איסק, דיסק, 350GB- הקצנו 4GB הקצנו

#### :התקנת דוקר

Program/References/PDFs\_Archive/1 לפי המדריך

```
E: Could not get lock /var/lib/dpkg/lock - open (ii: Resource temporarily unava llable;

E: Unable to lock the administration directory (/var/lib/dpkg/), is another pro-
cess using it?

projectaper.act.virtoalsox:-5 sudo project install lapt-transport-https \ca-
projectaper.gicta.virtoalsox:-5 sudo apt-get install \spt-transport-https \ca-
cess projectaper.gicta.virtoalsox:-5 sudo apt-get install \spt-transport-https \ca-
cess projectaper.gicta.virtoalsox:-5 sudo apt-get install \spt-transport-https \ca-
cess projectaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictaper.gictape
```

הערה: ההרצה של הGPU העלתה שגיאה שכרגע נראית לא רלוונטית.

: גרסת הדוקר


```
Setting up docker-ce (5:19.03.13-3-0-ubuntu-bionic) ...
```

: dockera פקודות להרצת

/.docker\_run.sh xilinx/vitis-ai-cpu: latest

conda activate vitis-ai-tensorflow

תקלה שנתקלנו בה (ופתרון כמפורט בתמונה):



- Four steps to set up and verify the Vitis AI environment on a host machine
  - Step 1: Install the Docker engine
  - Step 2: Ensure that the Linux user is in the group Docker
  - Step 3: Clone the Vitis Al repository
- Step 4: Run the Docker container

קישורים חשובים:

Program/References/PDFs\_Archive/2

Program/References/PDFs\_Archive/3

Program/References/PDFs\_Archive/4

:VART התקנת

Program/References/PDFs\_Archive/5

הודעה לאחר סיום ההתקנה:

.SDK has been successfully set up and is ready to be used

Each time you wish to use the SDK in a new shell session, you need to source the environment setup script e.g.

/. \$ home/projecta/petalinux\_sdk/environment-setup-aarch64-xilinx-linux

: path

/~petalinux\_sdk

: qBitorrent הורדת

sudo apt install qbittorrent

/https://itsfoss.com/best-torrent-ubuntu

### Petalinuxהתקנת ה

נעזרנו ZCU-104 וצריבתו על הZCU-104. של רכיב השרויקט בדקנו היתכנות של קימפול קוד RTL של רכיב : במדריך הבא

Program/References/PDFs\_Archive/17

הערה: יש לשים לב שבעת ביצוע השלבים, אתם פועלים בהתאם לדרישות המקדימות בתחילת המדריך (גרסת petalinux, גרסת מכשיר וכוי).

.Xilinx בעזרת כלי DPU- של חומרת ה-design בעזרת כלי

בהמשך, מורידים מפה את שני הקבצים:

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embe dded-design-tools.html



PetaLinux 2020.2 Installer (TAR/GZIP - 1.85 GB)

MD5 SUM Value: 687b018f7502a4258bd633dc483bde79

MD5 SUM Value: d5d1b32de55f9d67f59e9d5593238884

יש לפעול לפי הוראות ההדרכה. נציין כי בכמה מקרים ביצענו התאמות. נפרט:

פקודות בהן נעזרנו (בוצעו התאמות לכרטיס שלנו בהתאם לסוגו):

petalinux-config --get-hw-description=~/Vitis-AI/BootExp/VivadoOutput/prj --silentconfig petalinux-build

: נדרשנו לשנות את הקונפיגורציה בקובץ הבא

project-spec/meta-user/conf/petalinuxbsp.conf

: לערכים הבאים

```
#User Configuration
#OE_TERMINAL = "tmux"

IMAGE_BOOT_FILES_zynqmp = "BOOT.BIN boot.scr Image rootfs.cpio.gz.u-boot"
IMAGE_INSTALL_remove = "gstreamer-vcu-examples"
CONFIG_PRE_MIRROR_URL="http://petalinux.xilinx.com/sswreleases/rel-v2020/downloads"
CONFIG_YOCTO_NETWORK_SSTATE_FEEDS_URL="http://petalinux.xilinx.com/sswreleases/rel-v2020/aarch64/
sstate-cache"
IMAGE_INSTALL_append = "opency"
```

באופן כללי לאחר יצירת הפרויקט:

```
projecta@ubuntu:~/Vitis-AI/BootExp/Petalinux$ petalinux-create -t project -s ../xilinx-zcu104-v2020.2-final.bsp
INFO: Create project:
INFO: Projects:
INFO: * xilinx-zcu104-2020.2
INFO: Has been successfully installed to /home/projecta/Vitis-AI/BootExp/Petalinux/
INFO: New project successfully created in /home/projecta/Vitis-AI/BootExp/Petalinux/
```

#### מקרים ותגובות:

במקרה של השגיאה הבאה:

petalinux-create: command not found

יש להסתכל בדיון הבא:

Program/References/PDFs\_Archive/18

במהלך הבניה נתקלנו בשגיאה, פתרנו את השגיאה בעזרת הקישור הבא:

Program/References/PDFs\_Archive/19

: 61 העברה לכרטיס זיכרון יש לבצע על פי המדריך הבא, עמוד

Program/References/PDFs\_Archive/20

## SD-Card צריבת

צריבת הכרטיס הינה פעולה הכרחית לטעינה קוד התכן אל הלוח. אנו נעזרנו בתוכנת צריבה אשר נראית etcher ובקובץ מוכן שניתן על ידי Xilinx. יש להיעזר באתחול במדריך הבא:

Program/References/PDFs\_Archive/14

הערה – יש לבצע הרצה של התוכנה etcher כמנהל.

## FPGA של כרטיס Setup

## הסבר טכני על חיבור הכבלים:

יש לחבר את הכבלים בצורה הבאה (יש להיעזר בתמונה הראשונה):

הכבל העליון מתחבר לחשמל, הכבל התחתון מתחבר לרשת והכבל הימני מתחבר למחשב. לאחר החיבור יש לבצע הדלקה של הלוח ולחכות כדקה.

תמונה כללית של הלוח לאחר הדלקה (ZCU104):



יש לסדר את המתגים כמתואר בתמונה, כאשר כחול מעיד על למעלה ואדום על למטה.



יש לוודא כי הנורה המסומנת דלוקה:



 ${
m COM}$  חיבור את הכרטיס למחשב האישי באמצעות כבל .micro-usc כעת נחבר את הכרטיס למחשב האישי באמצעות כבל .COM בעל הערך המינימלי (לחפש במנהל ההתקנים).

כדי להתחבר לכרטיס ניעזר בתוכנת Putty שמאפשרת חיבור במגוון פרוטוקולים.

בתוכנה נבחר בחיבור טורי (סריאלי). המסך המתקבל בחיבור הטורי:

baud rate: 115200 bps יש להגדיר

```
COM7-PuTTY

Xilinx Zynq MF First Stage Boot Loader
Release 2020.1 Jun 22 2020 - 11:05:38
NOTICE: ATF running on XCZU7EV/silicon v4/RTL5.1 at 0xfffea000
NOTICE: BL31: v2.2(release):v1.1-5588-g5918e656e
NOTICE: BL31: Built : 10:53:46, Jun 22 2020

U-Boot 2020.01 (Jun 22 2020 - 10:56:22 +0000)

Model: ZynqMP ZCU104 RevC
Board: Xilinx ZynqMP
DRAM: 2 GiB
PMUFW: v1.1
EL Level: EL2
Chip ID: zu7ev
NAND: 0 MiB
MMC: mmc@ff170000: 0
In: serial@ff000000
Out: serial@ff000000
Err: serial@ff000000
Err: serial@ff000000
Bootmode: LVL_SHFT_SD_MODE1
Reset reason: EXTERNAL
Net:
ZYNQ GEM: ff0e0000, mdio bus ff0e0000, phyaddr 12, interface rgmii-id
```

: ssh ולהתחבר ללוח עם כבל רשום ifconfig ולהתחבר ללוח עם כבל רשת

(root – שם משתמש וסיסמא)

ניתן להוריד תוכנה בשם – WinSCP – תוכנה אשר משמשת להעברת קבצים מהמחשב הלוקלי למחשב המרוחק עם תצוגה למשתמש.

לחלופין, ניתן להשתמש בפקודות הבאות:

פקודה להעביר תיקייה מהמחשב הלוקאלי למחשב המרוחק:

scp -r c:\move2fpga\root@192.168.1.26:~/Vitis-AI/VART/samples/images

במקרה שמתקבלת תשובה לתמונה אחת בלבד יש לפעול לפי האתר הבא:

Program/References/PDFs\_Archive/15

פקודת להעברת קובץ:

scp c:\move2fpga\dpu\_resnet50\_tf\_0.elf root@192.168.1.26:  $\sim$ /Vitis-AI/VART/samples/images

:FPGA להלן דוגמה להרצה מוצלחת

```
### 192.162.126.PutTV

root8kilinx-roul04-2020_li-/Vitis-Al/VART/samples/amitalon_resmet50f clear

root8kilinx-roul04-2020_li-/Vitis-Al/VART/samples/amitalon_resmet50f ./resmet50_dpu_resmet50_tf_0.elf

MARNIMS: Logging before IntidoogleLogging() is written to STUERR

TOTO1 lizis*13.65992_lizis make = Logging before intidoogleLogging() is written to STUERR

TOTO1 lizis*13.65992_lizis make = Logging before the root of the company of the co
```

: קבצי הקוד

Program/References/PDFs\_Archive/16

 $root@xilinx-zcu104-2020\_1: $$\sim Vitis-AI/VART/samples/amitalon\_resnet50 # ./resnet50 dpu\_resnet50\_tf\_0.elf$ 

WARNING: Logging before InitGoogleLogging() is written to STDERR

I0701 12: 39: 33.563982 1134 main.cc: 288] create running for subgraph: resnet50\_tf\_0

## Partial Flow For Resent-50:הקמת רשת, קומפילציה והרצת הרשת

שלב הקוונטיזציה •

: Xilinx הדרכה כללית מאתר

Program/References/PDFs\_Archive/6

הורדת validation set שימושי באופן כללי בשלב זה):

Program/References/PDFs\_Archive/7

הורדת מודל:

Program/References/PDFs\_Archive/8


: בחרנו במודל הבא

47	tf_resnetv1_50_imagenet_224_224_6.97G_1.2	207MB	55576ff6afdc700ee00664642e19a6fa
----	---	-------	----------------------------------

זה המודל שהונחנו להשתמש בהחלטה משותפת עם המנחים.

נשים לב כי כעת אנו פועלים על גבי סביבת הUNIX (אלא אם נאמר אחרת).

יצרנו תיקייה בשם imagenet\_images עם אלף תמונות מהvalidation set. יצרנו קובץ פייתון כפי שמוגדר imagenet\_calib.txt הוא מכיל אלף שורות מן הצורה:



: פקודה להעתקת אלף הקבצים הראשונים

cp `ls | head -1000` ../../Vitis-AI/projecta/imagenet\_images

הפקודה שהרצנו לבצע את תהליך הקוונטיזציה:

vai\_q\_tensorflow quantize --input\_frozen\_graph resnet\_v1\_50\_inference.pb --input\_nodes input --input\_shapes ?,224,224,3 --output\_nodes resnet\_v1\_50/predictions/Reshape\_1 -- input\_fn input\_fn.calib\_input --method 1 --gpu 0 --calib\_iter 20 --output\_dir ./quantize\_results

#### : ההודעה בסיום ההרצה

```
projecta@ubuntu: /workspace/projecta
File Edit View Search Terminal Help
2020-11-07 02:50:50.280900: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:50.623561: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:50.818927: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:51.604160: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:51.864837: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 802816
00 exceeds 10% of system memory.
INFO: Float Graph Check Done.
2020-11-07 02:50:54.387672: W tensorflow/contrib/decent_q/utils/quantize_utils.cc:538] Convert mean no
INFO: Calibration Done.
INFO: Generating Deploy Model...
[DEPLOY WARNING] Node resnet_v1_50/predictions/Reshape_1(Type: Reshape) is not quantized and cannot be
deployed to DPU,because it has unquantized input node: resnet_v1_50/predictions/Softmax. Please deplo
 it on CPU.
INFO: Deploy Model Generated.
              ******* Quantization Summary ************
quantize_eval_model: ./quantize_results/quantize_eval_model.pb
deploy_model: ./quantize_results/deploy_model.pb
(vitis-ai-tensorflow) projecta@ubuntu:/workspace/projecta$ ll
```

שתי תקלות שחשוב להכיר ולהבין:

- תקלת core dumped הסיבה לתקלה זו נבעה אצלנו כתוצאה מהקצאה של מקום בכונן שאין בו מקום, לכן חשוב להקצות מקום בכונן עם הרבה מקום, במקרה של המחשב הנוכחי זה היה כונן D.
  - עם בודה עם FMA Instructions not supported תקלה VMARE אחרת לעבוד. VMARE עם יידו , virtual box

## • שלב הקומפילציה

: Xilinx מדריך כללי מאתר

Program/References/PDFs\_Archive/9

הפקודה לביצוע קומפילציה (הרצנו אותה מתוך אותה תיקייה שהרצנו את הפקודה של הquantization):

vai\_c\_tensorflow --frozen\_pb ./quantize\_results/deploy\_model.pb --arch /opt/vitis\_ai/compiler/arch/dpuv2/ZCU104/ZCU104.json --output\_dir model --net\_name resnet50 tf

הערה: הפקודה באתר איננה מדויקת, הפקודה שרשמנו כאן היא המדויקת.

: הפלט שקיבלנו

.VITIS\_AI Compilation - Xilinx Inc \*

\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*

[VAI\_C][Warning] layer [resnet\_v1\_50\_SpatialSqueeze] (type: Squeeze) is not supported in .DPU, deploy it in CPU instead

[VAI\_C][Warning] layer [resnet\_v1\_50\_predictions\_Softmax] (type: Softmax) is not supported .in DPU, deploy it in CPU instead

"Kernel topology "resnet50\_tf\_kernel\_graph.jpg" for network "resnet50\_tf

"kernel list info for network "resnet50\_tf

Kernel ID: Name

resnet50\_tf\_0: 0

resnet50\_tf\_1: 1

Kernel Name : resnet50\_tf\_0

-----

Kernel Type : DPUKernel

Code Size : 0.59MB

Param Size: 24.35MB

Workload MACs: 6964.51MOPS

IO Memory Space : 2.25MB

,Mean Value : 0, 0, 0

Total Tensor Count: 59

Boundary Input Tensor(s) (H\*W\*C)

input: 0(0): 224\*224\*3

Boundary Output Tensor(s) (H\*W\*C) resnet\_v1\_50\_logits\_Conv2D: 0(0): 1\*1\*1000

Total Node Count : 58

Input Node(s) (H\*W\*C)

 $resnet\_v1\_50\_conv1\_Conv2D(0): 224*224*3$ 

Output Node(s) (H\*W\*C)resnet\_v1\_50\_logits\_Conv2D(0) : 1\*1\*1000

Kernel Name : resnet50\_tf\_1

-----

Kernel Type : CPUKernel

Boundary Input Tensor(s) (H\*W\*C)

 $resnet\_v1\_50\_SpatialSqueeze : \texttt{0(0)}: \ 1*1*1000$ 

Boundary Output Tensor(s) (H\*W\*C) resnet\_v1\_50\_predictions\_Softmax: 0(0): 1\*1\*1000

Input Node(s) (H\*W\*C)

resnet\_v1\_50\_SpatialSqueeze: 1\*1\*1000

## Output Node(s) (H\*W\*C)

## $resnet\_v1\_50\_predictions\_Softmax: \ 1*1*1000$

נציין כי קיבלנו תיקיית מודל ולהלן הפירוט שלה:

```
(vitis-ai-tensorflow)projecta@ubuntu:/workspace/projecta/model$ lltotal 25604total 25604drwx----- 2projecta vitis-ai-users4096 Nov 7 04:07 ./drwxr-xr-x 7projecta10004096 Nov 7 04:06 ../-rw-r--r- 1projecta vitis-ai-users26204736 Nov 7 04:07 dpu_resnet50_tf_0.elf-rw-r--r- 1projecta vitis-ai-users325 Nov 7 04:07 resnet50_tf_kernel_graph.gv
```

## Full Flow For Mnist: הקמת רשת, קומפילציה, אופטימיזציה וסיווג:

בשלב זה אנו יוצרים מודל בצורה מלאה, החל מכתיבתו בTF ועד הרצת שלב הסיווג על גבי הכרטיס.

: התבססנו על המדריך הבא

Program/References/PDFs\_Archive/10

References/Vitis-AI-Tutorials-MNIST-Classification-TensorFlow.zip : מיקום בגיט

מצוין באדום הנקודות בהן השתמשנו במדריך.

.tensorflow,keras בעזרת ספריות python בשפת colabב דאשית, כתבנו קוד

הקוד הסופי מצורף (נעזרנו במודל של המדריך):

מיקום בגיט: References/Start.ipynb

לאחר מכן הרצנו קוד על הטנזור וקיבלנו גרף, לאחר מכן ביצענו ״הקפאה״ של הגרף על מנת שנוכל לעבוד איתו במכונה הוירטואלית.

Program/References/PDFs\_Archive/11

: הערות

: לא ניתן להעזר בגרסה z tensorflow ומעלה (דיון בפורום בנוגע להתאמה בין גרסאות של טנזור)

Program/References/PDFs\_Archive/12

. לא ניתן לעבוד עם שכבות FC, יש לעבוד עם שכבות קונבולוציה.

Program/References/PDFs\_Archive/13

• נוצרה בעיה כאשר נעזרנו בשכבת dense-softmax, המרנו את השכבה לשכבת סיגמואיד והגענו לתוצאה מעולה.

לאחר מכן יצרנו קבצי קליברציה:

References/trainimages\_calib\_original.zip : מיקום בגיט

סקריפטים ליצירת התמונות:

מיקום בגיט: References/4\_quant.zip

## שלב הקוונטיזציה •

image\_input\_fn.py: (הועתק מהמדריך) בשלב הקוונטיזציה נעזרנו בסקריפט

תוך כדי שהגדרנו בסקריפט מחדש את השם של הInput node (נלקח מהלוגים של הקפאת המודל בקולאב). השורה מסומנת בכתום.

```
calib_image_list = './callib.txt'
calib_batch_size = 10

def calib_input(iter):
    images = []
    line = open(calib_image_list).readlines()
    for index in range(0, calib_batch_size):
        curline = line[iter * calib_batch_size + index]
        calib_image_name = curline.strip()

    # open image as grayscale
    image = cv2.imread(calib_image_name, cv2.IMREAD_GRAYSCALE)

# reshape
    image = image.reshape(28,28,1)

# normalize
    image = image/255.0

images.append(image)
return {"flatten_input_1": images}
```

: פקודת להרצת תהליך הקוונטיזציה

vai\_q\_tensorflow quantize --input\_frozen\_graph frozen\_graph.pb --input\_nodes conv2d\_input\_1 --input\_shapes ?,28,28,1 --output\_nodes flatten\_1/Reshape --input\_fn image\_input\_fn.calib\_input --method 1 --gpu 0 --calib\_iter 10 --output\_dir ./quantize\_results

• שלב הקומפילציה

פקודה להרצת תהליך הקומפילציה:

vai\_c\_tensorflow --frozen\_pb ./quantize\_results/deploy\_model.pb --arch /opt/vitis\_ai/compiler/arch/dpuv2/ZCU104/ZCU104.json --output\_dir model --net\_name mnist\_tf

: הפלט לאחר קומפילציה

:INFO: Output

# quantize\_eval\_model: ./quantize\_results/quantize\_eval\_model.pb deploy\_model: ./quantize\_results/deploy\_model.pb

\*\*\*\*\*\*\*\*\*\*\*\*\*

.VITIS\_AI Compilation - Xilinx Inc \*

\*\*\*\*\*\*\*\*\*\*\*\*\*\*

[VAI\_C][Warning] layer [activation\_1\_Sigmoid] (type: Sigmoid) is not supported in DPU, .deploy it in CPU instead

"Kernel topology "mnist\_tf\_kernel\_graph.jpg" for network "mnist\_tf

"kernel list info for network "mnist\_tf

Kernel ID: Name

 $mnist\_tf\_0:0$ 

 $mnist\_tf\_1:1$ 

Kernel Name : mnist\_tf\_0

------

Kernel Type : DPUKernel

Code Size: 3.46KB

Param Size: 0.08MB

Workload MACs: 3.08MOPS

IO Memory Space: 5.86KB

,Mean Value : 0, 0, 0

Total Tensor Count: 5

Boundary Input Tensor(s) (H\*W\*C)

conv2d\_input\_1:0(0): 28\*28\*1

Boundary Output Tensor(s) (H\*W\*C)

 $conv2d_3_1_Conv2D: 0(0): 1*1*10$ 

Total Node Count : 4

Input Node(s) (H\*W\*C)

Output Node(s) (H\*W\*C) conv2d\_3\_1\_Conv2D(0): 1\*1\*10

 $conv2d\_4\_Conv2D \textbf{(0)}: 28*28*1$ 

Kernel Name : mnist\_tf\_1

-----

 $Kernel\ Type:\ CPUKernel$ 

Boundary Input Tensor(s) (H\*W\*C)

 $activation_1_Sigmoid: 0(0): 1*1*10$ 

Boundary Output Tensor(s) (H\*W\*C) activation\_1\_Sigmoid: 0(0): 1\*1\*10

Input Node(s) (H\*W\*C) activation\_1\_Sigmoid: 1\*1\*10

Output Node(s) (H\*W\*C)

activation\_1\_Sigmoid: 1\*1\*10

## boarda שלב הסיווג/הרצה על •

יצרנו תיקייה חדשה על גבי הרכיב.

העברנו את הקובץ הבא (מועתק מהמדריך):

מיקום בגיט: References/ app\_mt.py

בנוסף העברנו תמונות לסיווג ואת קובץ הELF של הקומפילציה.

Name	Size	Changed	Rights	Owner
<b>t</b>		12/07/2020 07:21:33	rwxr-xr-x	root
images .		12/07/2020 08:17:31	rwxr-xr-x	root
dpu_mnist_tf_0.elf	87 KB	19/12/2020 17:00:49	rw-rr	root
app_mt.py	6 KB	20/12/2020 12:04:07	rw-rr	root

: test setה כעת ביצענו את הרצת

python3 app\_mt.py -m dpu\_mnist\_tf\_0.elf

-t לשינוי threads להוסיף

```
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m dpu_mnist_tf_0.elf
Command line options:
    --image_dir : images
    --threads : l
    --model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting l threads...
AmitAlon log: dpu function
FPS=2988.ll, total frames = 10000 , time=3.4505 seconds
Correct: 9819 Wrong: 181 Accuracy: 0.9819
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m dpu_mnist_tf_0.elf -t 6
Command line options:
    --image_dir : images
    --threads : 6
    --model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 6 threads...
AmitAlon log: dpu function
AmitAlon log: dpu fu
```

בוצע על מסי threads שונה, 1 ו-6.

## אופטימיזציה וביצועים •

## :בדיקת ביצועים לאחר שינוי פרמטרים

ביצועים	תיקייה	פרמטר שינוי	שלב	מבוצע על
1			ארכיטקטוני	<b>)</b> 77)
Accuracy 98.25%	-	-	-	Colab
2. 221[Sec]				
$0.02221 \left[ \frac{\mu Sec}{Ric} \right]$				
[ Pic ]				
Accuracy 98.19%	Modifications/Quantization/	_	_	Board
3. 4864[Sec]	Original			Doard
$0.034864 \left[ \frac{\mu Sec}{Pic} \right]$				
ביצועים ירודים	Modifications/Quantization/	weight_bit	<ul><li>Quantization</li></ul>	Board
כתוצאה מחוסר	Weight_bit_16	Div 144.6	קוונטיזציה	
תמיכה של המערכת	INT8 is only supported for DPU	Bit width for quantized		
	deployment. You can use 16 and 32	weight and bias.		
	bits for simulation, but you won't be			
	able to deploy this on DPU hw.	הערך הדיפולטי: 8.		
		ט. שינוי שביצענו :		
	77 1101 11	מעבר ל16.		
ביצועים ירודים כתוצאה מחוסר	Modifications/Quantization/ Activation_bit_16	activation_bit	– Quantization קוונטיזציה	Board
תמיכה של המערכת	Activation_bit_20	Bit width for	קוונטיזביוו	
	INT8 is only supported for DPU	quantized		
	deployment. You can use 16 and 32 bits for simulation, but you won't be	activation.		
	able to deploy this on DPU hw.	: הערך הדיפולטי		
		.8		
		שינוי שביצענו : מעבר ל16.		
Accuracy 98.22%	Modifications/Quantization/	calib_iter	<ul><li>Quantization</li></ul>	Board
3.4645[Sec]	Calib_Iter_100		קוונטיזציה ֹ	
$0.034645 \left[ \frac{\mu Sec}{Pic} \right]$		The iterations of		
0.034043   Pic ]		calibration.		
		Total number of		
		images for calibration =		
		calib_iter *		
		batch_size.		
Accuracy 98.33%	Modifications/Quantization/		<ul><li>Quantization</li></ul>	Board
3.4648[Sec]	Method_0	שתי שיטות על	קוונטיזציה	2000
$0.034648 \left[ \frac{\mu Sec}{Bic} \right]$		פיהן ניתן		
0.034648 Pic		לקוונטט. שיטה 0 יוצרת טווח רחב		
		של ערכים		
		קוונטיזציה		
		ושיטה 1 מאפשרת טווח צר יותר.		
Accuracy 98.19%	-	threads	- Inference	Board
2.5925[Sec]		NI16	סיווג	
$0.025925 \left[ \frac{\mu Sec}{Pic} \right]$		Number of threads. Default		
Pic		is 1		
1	1			

#### : ללא שינויים

```
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m dpu_mnist_tf_0.elf
Command line options:
    --image dir : images
    --threads : 1
    --model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting l threads...
AmitAlon log: dpu function
FPS=2868.33, total frames = 10000 , time=3.4864 seconds
Correct: 9819 Wrong: l81 Accuracy: 0.9819
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist#
```

#### Method 0

```
root@xilinx-zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Method_0/model/dpu_mnist_tf_0.elf
Command line options:
--image_dir : images
--threads : 1
--model : Method_0/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FFS-2886.14, total frames = 10000 , time=3.4648 seconds
Correct: 9833 Wrong: 167 Accuracy: 0.9833
root@xilinx-zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist#
```

#### Calib:

```
root@xilinx-zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Calib_Iter_100/model/dpu_mnist_tf_0.elf
Command line options:
--image_dir : images
--threads : 1
--model : Calib_Iter_100/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FPS=2885.50, total frames = 10000 , time=3.4656 seconds
Correct: 9822 Wrong: 178 Accuracy: 0.9822
root@xilinx-zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist#
```

### : Activation

```
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Activation_bit_16/model/dpu_mnist_tf_0.elf
Command line options:
--image_dir : images
--threads : 1
--model : Activation_bit_16/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FPS=2841.37, total frames = 10000, time=3.5194 seconds
Correct: 980 Wrong: 9020 Accuracy: 0.098
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist#
```

#### : Weight

```
root@xilinx-zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Weight_bit_16/model/dpu_mnist_tf_0.elf
Command line options:
--image_dir : images
--threads : 1
--model : Weight_bit_16/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FPS=2885.5t, total frames = 10000 , time=3.4655 seconds
Correct: 980 Wrong: 9020 Accuracy: 0.098
root@xilinx-zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist#
```

```
coomand line options:

--inage_dit : images
--threads : 1
--model : dpu_mnist_tf_0.elf
Pre-processing 10000 images..

Starting : threads...
FFS=3884.0g, total frames = 10000 , time=3.4663 seconds
Correct: 8819 Wrong: 181 Accuracy: 0.9819
Command line options:
--inage_dit : images
--threads : 1
--model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting : threads...
FFS=3884.0g, total frames = 10000 , time=2.6289 seconds
Correct: 8819 Wrong: 181 Accuracy: 0.9819
Command line options:
--model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 3 threads...
FFS=3808.1g, total frames = 10000 , time=2.6289 seconds
Correct: 8819 Wrong: 181 Accuracy: 0.9819
Command line options:
--manage_dit : images
--threads : 6
--model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 3 threads...
FFS=3808.1g i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
Starting i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i Accuracy: 0.9819
Command line options:
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i Accuracy: 0.9819
Command i i dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i images
--threads : 7
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i Accuracy: 0.9819
Command line options:
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 10000 images...
FFS=3808.0g i i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 1000 images...
FFS=3808.0g i i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
Fre-processing 1000 images...
FFS=3808.0g i i i images
--threads : 6
--model : dpu_mnist_tf_0.elf
FFS=3808.0g i i i i images
--threads : 6
--model :
```

## טיפים, בעיות ופתרון בעיות

איך ניתן לתקן	מה היא אומרת	הבעיה
נתנו למכונה הוירטואלית מרחב	בתחילה ניסינו ליצור מכונה עם	core dumped שגיאת
אחסון גדול בהרבה של 350	גודל אחסון של כמה עשרות	_
גייגה.	גייגה, הגענו במהירות לאחסון	
	מלא.	
יצרנו מכונה וירטואלית		לא תומך בפקודות Virtual box
.VMARE2		FMA
ניתן לבצע המרה בתחילת הקוד		המכשור לא מסוגל לעבוד עם
בcolab לגרסה ישנה יותר כפי		גרסה tensorflow ומעלה
שהראנו בקוד.		
מעבר לארכיטקטורה של שכבות	באופן כללי מתבצעת המרה	המכשור לא מסוגל לעבוד עם
קונבולוציה בלבד כפי שהראנו	משכבת FC לשכבת קונבולוציה.	שכבות FC אחת אחרי השניה.
בקוד שהכנו.	כאשר משתמשים בשתי שכבות	
	כאלו אחת אחרי השניה נוצר	
	מצב בו גודל הכניסה לשכבת	
	הקונבולוציה גדול מהגודל	
	המקסימלי (16x16).	
עברנו לשכבת אקטיביזציה	הקוונטייזר לא יודע איך לעבוד	שכבת dense softmax נכשלת
אחרת בשם סיגמואיד.	עם סוג הָמשתנה שיוצא משכבה	בשלב הקוונטיזציה
	(int32) 17	
זוהי אינה בעיה. הDPU לא יכול	מכיוון שהמשתנה היוצא	שכבת סיגמואיד לא עובדת על
להריץ את כל סוגי השכבות. אין	משכבה זו הינו int16 הDPU לא	DPUה
בעיה שחלק מהקוד יורץ על	יכול להריץ אותו ולכן הוא מורץ	
.CPU	.CPU על ה	, ====
הפתרון היִנו כמובן לעבוד ברוחב		לא תומך ברוחב ביט DPUה
ביט זה בלבד.		8 שאינו

## תובנות כלליות

#### מסקנות שעלו בעקבות תהליך הביצועים והאופטימיזציה


- ביצועים אופטימליים מבחינת סיווג יש לבצע קוונטיזציה על פי שיטה 0 אשר עובדת עם טווח רחב של ערכים.
  - ביצועים אופטימליים מבחינת זמנים במקרה של עבודה עם הלוח יש לבצע חלוקה למספר חוטים אשר נותן תוצאה אופטימלית. במקרה שלנו זה התקבל עבור 8 חוטים.
    - .8 יש לעבוד עם רוחב ביט של
  - יש לבצע שינויים בפרמטרים בשלב הקוונטיזציה, בשלב הקומפילציה לא נמצאו פרמטרים רלוונטיים.

#### הרצת שכבות על גבי הDPU ועל גבי הCPU

כפי שניתן לראות בתוצאות הקומפילציה, ישנן שכבות אשר מיועדות לריצה על גבי המעבד (ARM) וחלקן מיועדות לריצה על גבי הDPU. נרצה טיפה להסביר על המניע וכיצד המנגנון הפנימי עובד.

התשתיות בפרויקט מתבססות על פרוטוקול ייצוג Xilinx Intermediate Representation - XIR זהו פרוטוקול מבית XILINIX של ייצוג גרף לאלגוריתמי AI. הוא נועד להצגה איכותית של דום פרוטוקול מבית איכותית של ייצוג גרף לאלגוריתמי בלטפורמות חומרה שונות (במקרה רשתות נוירונים ולאחר מכן גם לפרישה נוחה ומהירה על גבי פלטפורמות חומרה שונות (במקרה שלנו DPU על גבי הFPGA).

#### באופן כללי התהליך נראה כך:



כאשר המודל (רשת הנוירונים הסופית) מכילה פעולות שהDPU אינו יכול לבצע ברמת החומרה, נוצרים Sub-graph לשכבות הספציפיות הללו והם ממופים לביצוע על גבי ה-CPU. המידע לגבי איזה שכבות ניתן להריץ על גבי ה־CPU ואילו לא, מוחלט בשלב הקומפילציה על ידי המידע לגבי איזה שכבות ניתן להריץ על גבי ה־CPU המודל שלנו ינסה הקומפיילר. בסופו של דבר, כאשר נעזרים ב-CPU החפעולות על גבי ה־CPU וכאשר לא יוכל יבצע חלק מהפעולות על גבי ה־CPU. באופן כללי, ה־CPU--DDR--DPU-.

## קימפול ה-RTL לכרטיס (בדיקת היתכנות)

מתוך המחקר שביצענו, אנו ראינו כי אכן יש אפשרות להצליח לקמפל את קוד הDPU ולהורידו לכרטיס. עם זאת, מדובר בתהליך מורכב, הכולל שלבים רבים של התאמות וכולל בעיות רבות של סנכרון בין גרסאות שונות של תוכנות שונות ושימוש בקבצי תלויות מסוימים. כפי שניתן לראות, המדריך המקורי (מדריך 17) יועד לכרטיס אחר- ZCU-102. אנו מאמינים שבמידה וניתן יהיה להשיג כרטיס זה, עבודת הקימפול והצריבה לכרטיס לאחר מודיפיקציות שונות תתבצע בקלות יותר (אך עדיין מורכבת לאור התלויות המשתנות).

## אחרית דבר

- במקרים מסוימים, אכן הכרטיס בשילוב סביבת Vitis-AI מצליחים להשיג אחוזי דיוק טובים יותר מאשר מאשר סיווג על גבי מחשב ממוצע וזאת הודות לחומרה הייעודית שלו.
  - חברת Xilinx הצליחה להעניק בצורה יחסית פשוטה יכולות של בינה מלאכותית לכל החפץ בכך גם כאלה בעלי מעט מאוד ניסיון בעולם זה.
  - יצירת מודל חדש הינו תהליך מורכב מאוד. לאורך התהליך מהרגע שבו יצרנו מודל חדש ועד להרצתו על גבי הכרטיס, נדרשו מספר רב של התאמות לאורך הדרך.
    - לצערנו המידע על תשתיות Xilinx ברשת הינו מוגבל ולעיתים קרובות קשה מאוד להתמודד עם בעיות שצפות במהלך תהליך הפיתוח של מודל חדש.