Deep Neural Network Inference on FPGA using TensorFlow

מנחים: אינה ריבקין, עוז שמואלי מבצעים: אלון נמירובסקי ועמית שטאובר

מבוא

- תחום המערכות הלומדות המבוסס על רשתות נוירונים צובר תאוצה בשנים האחרונות,
 בעקבות ההצלחה של מערכות אלו בפתרון בעיות מורכבות.
 - יישום של רשתות מתבצע ב-2 שלבים שלב האימון ושלב הסיווג.
 - שלב האימון הוא שלב מקדים המתבצע פעם אחת לכל רשת נתונה ולרוב מבוצע על מערכת בעלת עוצמת חישוב גבוהה כגון GPU. כיוון ששלב זה מבוצע פעם אחת לכל מערכת אין חשיבות עקרונית לזמן וכוח חישוב ששלב זה דורש.
- לעומת זאת בהרבה אפליקציות כגון רובוטים, מלייטים, רשתות חיישנים, טלפונים סלולאריים, רכבים אוטונומיים וכו׳ שלב הסיווג הוא שלב המתבצע בשטח עייי רכיבים המוגבלים בכוח החישוב, בהספק, ולעתים גם יש דרישה לעבודה בזמן אמת ולמחיר זול.
- כיוון שאחד המאפיינים הבולטים של שלב הסיווג ברשתות נוירונים הוא מקביליות, מימוש שלב זה דווקא על חומרה כגון FPGA מאפשר להגיע לביצועים גבוהים מאוד תוך שמירה על צריכת הספק נמוכה ומחיר זול. כמו-כן, מימוש החומרה על FPGA נותן גמישות ויכולת התאמה של הרשתות עבור בעיות שונות.
- כדי לקדם מימוש רשתות נוירונים בחומרה על רכיבי FPGA יצרני רכיבים אלו פתחו סט כלים חדש שמאפשר מימוש שלב הסיווג ואופטימיזציה של רשת החל משלב ההגדרה עד שלב המימוש בפועל, תוך שימוש בכלים סטנדרטיים.

מטרת הפרויקט

לחקור ולהעריך שנייר רשת נוירונים) UNN inference לחקור אבור חדש Vitis AI לחקור ולהעריך שנייר רשת נוירונים) על FPGA של חברת אוווחג.


TensorFlow בנית הרשת תעשה באמצעות

דרישות הפרויקט:

- .1 הקמת המערכת על מחשב ייעודי.
- 2. בחירה והרצה של מודל שאומן מראש תוך שימוש בכל כלי התוכנה של חברת Xilinx
 - .3 מימוש סביבת הבדיקה.
- 4. ביצוע שינויים והתאמות במודלים במטרה לבדוק את גמישותם ויכולתם של הכלים.

model zoo) לדוגמא שינוי מבנה הרשת (vs Custom), טיפוסי המשתנים (point) (critical)

- השוואה בין המימושים השונים תוך בדיקה של דיוק, throughput, גודל ואתגרים במימוש ושימוש בכלים.
 - 2. הסקת מסקנות ודיווח על מגבלות, יכולות ובעיות של הכלים השונים בהם נעשה עימוע



תוכן עניינים

3	א. תהליך הקמת מערך הוVitis Al
6	ב. מודל Resnet-50 - שלב הקוונטיזציה
8	ג. מודל Resnet-50 - שלב הקומפילציה
11	ד. מודל Flow – MNIST מלא
12	ה. שלב הקוונטיזציה – MNIST
12	ו. שלב הקומפילציה – MNIST
15	ז. שלב הסיווג – שלב ההרצה על הלוח – MNIST
16	נספח 1 – אתחול הBoard
20	נספח 2 - תקלות
21	נספח 3 – בדיקת ביצועים לאחר שינוי פרמטרים
24	נספח 4 – הרצת שכבות על גבי הDPU ועל גבי הCPU
25	Petalinux התקנת – 5 – התקנת – 5

Vitis AIה. תהליך הקמת מערך

חברת Xilinx מספקת לנו תשתית שלמה להרצת מערך הVitis-AI הדרוש להרצת מערכות בינה מלאכותית על הלוח ZCU104. נתאר כאן את תהליך הקמת התשתית על גבי המחשב האישי הכולל התקנת Virtual Machine ותוכנות שונות.

סדר פעולות ראשוני:

• א על גבי המחשב האישי

.VMware ויצירת VM ויצירת ubuntu-18.04-desktop-amd64.iso הורדת קובץ

פירוט נוסף – חלק מהשלבים הראשונים בוצעו באמצעות VirtualBox פירוט נוסף – חלק מהשלבים הראשונים בוצעו באמצעות VirtualBox פירוט. אין לנסות לעבוד עם VirtualBox כי אנחנו קיבלנו הודעת שגיאה שיש פקודות שלא CirtualBox. התוכנה בה ביצענו שימוש: VMware player workstation.

.cpu איסק, דיסק, 150GB- הקצנו 4GB הקצנו

• התקנת דוקר

/https://docs.docker.com/engine/install/ubuntu (1) לפי המדריך

העלתה שניאה שכרגע נראית לא רלוונטית. GPU העלתה שגיאה שכרגע ההרצה של


: גרסת הדוקר

Setting up docker-ce (5:\$9.03.13~3-0~ubuntu-bionic) ...

: dockera פקודות להרצת

/.docker_run.sh xilinx/vitis-ai-cpu: latest conda activate vitis-ai-tensorflow

תקלה שנתקלנו בה (ופתרון כמפורט בתמונה):



- Four steps to set up and verify the Vitis AI environment on a host machine
 - Step 1: Install the Docker engine
 - · Step 2: Ensure that the Linux user is in the group Docker
 - Step 3: Clone the Vitis Al repository
 - Step 4: Run the Docker container

קישורים חשובים:

(4),(3),(2)

https://www.xilinx.com/html docs/vitis ai/1 2/setuphostvart.html#lmj1583500940929

https://github.com/Xilinx/Vitis-Al/blob/master/demo/VART/README.md#quick-start-for-edge

https://github.com/redrabbit329/Vitis-

Al/tree/beb6bbda556a7c0a32af569689230619ff9a40c4/alveo/examples/vitis ai alveo sam ples/resnet50_mt_py

:VART התקנת

(5

https://github.com/Xilinx/Vitis-AI/blob/master/demo/VART/README.md

.SDK has been successfully set up and is ready to be used
Each time you wish to use the SDK in a new shell session, you need to source the environment
setup script e.g.

/ . \$ home/projecta/petalinux_sdk/environment-setup-aarch64-xilinx-linux

: path¬

/~petalinux_sdk

: qBitorrent הורדת
sudo apt install qbittorrent

: הודעה לאחר סיום ההתקנה

/https://itsfoss.com/best-torrent-ubuntu

ב. מודל Resnet-50 - שלב הקוונטיזציה

הדרכה כללית מאתר Xilinx (6):

https://www.xilinx.com/html_docs/vitis_ai/1_2/modelquantization.html#xmg1570695748803

: (7)(שימושי באופן כללי בשלב זה) validation set הורדת

https://academictorrents.com/details/5d6d0df7ed81efd49ca99ea4737e0ae5e3a5f2e5

הורדת מודל(8):

https://github.com/Xilinx/Vitis-AI/tree/master/AI-Model-Zoo


: בחרנו במודל הבא

47	tf_resnetv1_50_imagenet_224_224_6.97G_1.2	207MB	55576ff6afdc700ee00664642e19a6fa
----	---	-------	----------------------------------

זה המודל שהונחנו להשתמש בהחלטה משותפת עם המנחים.

נשים לב כי כעת אנו פועלים על גבי סביבת הUNIX (אלא אם נאמר אחרת).

יצרנו תיקייה בשם imagenet_images עם אלף תמונות מהvalidation set. יצרנו קובץ פייתון כפי שמוגדר imagenet_calib.txt הוא מכיל אלף שורות מן הצורה:



פקודה להעתקת אלף הקבצים הראשונים:

cp `ls | head -1000` ../../Vitis-AI/projecta/imagenet_images

הפקודה שהרצנו לבצע את תהליך הקוונטיזציה:

vai_q_tensorflow quantize --input_frozen_graph resnet_v1_50_inference.pb --input_nodes input --input_shapes ?,224,224,3 --output_nodes resnet_v1_50/predictions/Reshape_1 -- input_fn input_fn.calib_input --method 1 --gpu 0 --calib_iter 20 --output_dir ./quantize_results

: ההודעה בסיום ההרצה

```
projecta@ubuntu: /workspace/projecta
File Edit View Search Terminal Help
2020-11-07 02:50:50.280900: W tensorflow/core/framework/cpu allocator impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:50.623561: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:50.818927: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:51.604160: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 160563
200 exceeds 10% of system memory.
2020-11-07 02:50:51.864837: W tensorflow/core/framework/cpu_allocator_impl.cc:81] Allocation of 802816
00 exceeds 10% of system memory.
INFO: Float Graph Check Done.
2020-11-07 02:50:54.387672: W tensorflow/contrib/decent_q/utils/quantize_utils.cc:538] Convert mean no
INFO: Calibration Done.
INFO: Generating Deploy Model...
[DEPLOY WARNING] Node resnet_v1_50/predictions/Reshape_1(Type: Reshape) is not quantized and cannot be
deployed to DPU,because it has unquantized input node: resnet_v1_50/predictions/Softmax. Please deplo
 it on CPU.
NFO: Deploy Model Generated.
********************* Quantization Summary *****************
quantize_eval_model: ./quantize_results/quantize_eval_model.pb
deploy_model: ./quantize_results/deploy_model.pb
(vitis-ai-tensorflow) projecta@ubuntu:/workspace/projecta$ ll
```

שתי תקלות שחשוב להכיר ולהבין:

- בסיב מקום בכונן שאין בו בעה אצלנו כתוצאה מהקצאה של מקום בכונן שאין בו core dumped תקלת תקלת מקום בכונן עם הרבה מקום, במקרה של המחשב הנוכחי זה היה כונן בכונן עם הרבה מקום, לכן חשוב להקצות מקום בכונן עם הרבה מקום, במקרה של המחשב הנוכחי זה היה כונן -
 - תקלה אשר התקבלה כתוצאה מעבודה עם FMA Instructions not supported .2. תקלת virtual box אחרת לא ניתן לעבוד.

ג. מודל Resnet-50 - שלב הקומפילציה

מדריך כללי מאתר Xilinx(9):

https://www.xilinx.com/html_docs/vitis_ai/1_2/vaz1570695758771.html

הפקודה לביצוע קומפילציה (הרצנו אותה מתוך אותה תיקייה שהרצנו את הפקודה של הquantization):

vai_c_tensorflow --frozen_pb ./quantize_results/deploy_model.pb --arch /opt/vitis_ai/compiler/arch/dpuv2/ZCU104/ZCU104.json --output_dir model --net_name resnet50 tf

הערה: הפקודה באתר איננה מדויקת, הפקודה שרשמנו כאן היא המדויקת.

: הפלט שקיבלנו

projecta@ubuntu:/workspace/projecta\$ vai_c_tensorflow --frozen_pb ./quantize_results/deploy_model.pb --arch /opt/vitis_ai/compiler/arch/dpuv2/ZCU104/ZCU104.json --output_dir model --net_name resnet50_tf

.VITIS_AI Compilation - Xilinx Inc *

[VAI_C][Warning] layer [resnet_v1_50_SpatialSqueeze] (type: Squeeze) is not supported in .DPU, deploy it in CPU instead

[VAI_C][Warning] layer [resnet_v1_50_predictions_Softmax] (type: Softmax) is not supported .in DPU, deploy it in CPU instead

"Kernel topology "resnet50_tf_kernel_graph.jpg" for network "resnet50_tf

"kernel list info for network "resnet50_tf

Kernel ID: Name

resnet50_tf_0: 0

resnet50_tf_1 : 1

Kernel Name : resnet50_tf_0

Kernel Type : DPUKernel

Code Size : 0.59MB

Param Size : 24.35MB

Workload MACs: 6964.51MOPS

IO Memory Space : 2.25MB

,Mean Value : 0, 0, 0

Total Tensor Count: 59

Boundary Input Tensor(s) (H*W*C)

input: 0(0): 224*224*3

Boundary Output Tensor(s) (H*W*C)

 $resnet_v1_50_logits_Conv2D \colon \texttt{0(0)} : \ \texttt{1*1*1000}$

Total Node Count: 58

Input Node(s) (H*W*C)

 $resnet_v1_50_conv1_Conv2D \textbf{(0)}: 224*224*3$

Output Node(s) (H*W*C)

 $resnet_v1_50_logits_Conv2D \textbf{(0)}: \ 1*1*1000$

Kernel Name : resnet50_tf_1

Kernel Type : CPUKernel

Boundary Input Tensor(s) (H*W*C)

 $resnet_v1_50_SpatialSqueeze : \texttt{0(0)}: \ 1*1*1000$

Boundary Output Tensor(s) (H*W*C)

 $resnet_v1_50_predictions_Softmax: 0 (0): \ 1*1*1000$

Input Node(s) (H*W*C)

resnet_v1_50_SpatialSqueeze : 1*1*1000

Output Node(s) (H*W*C)

$resnet_v1_50_predictions_Softmax: \ 1*1*1000$

: נציין כי קיבלנו תיקיית מודל ולהלן הפירוט שלה

```
(vitis-ai-tensorflow)projecta@ubuntu:/workspace/projecta/model$ lltotal 25604total 25604drwx----- 2projecta vitis-ai-users4096 Nov 7 04:07 ./drwxr-xr-x 7projecta10004096 Nov 7 04:06 ../-rw-r--r- 1projecta vitis-ai-users26204736 Nov 7 04:07 dpu_resnet50_tf_0.elf-rw-r--r- 1projecta vitis-ai-users325 Nov 7 04:07 resnet50_tf_kernel_graph.gv
```

ד. מודל Flow – MNIST מלא

בשלב זה אנו יוצרים מודל בצורה מלאה, החל מכתיבתו בTF ועד הרצת שלב הסיווג על גבי הכרטיס.

התבססנו על המדריך הבא(10):

https://github.com/Xilinx/Vitis-AI-Tutorials/tree/MNIST-Classification-TensorFlow

References/Vitis-AI-Tutorials-MNIST-Classification-TensorFlow.zip :מיקום בגיט

מצוין באדום הנקודות בהן השתמשנו במדריך.

.tensorflow,keras בעורת ספריות python בשפת colabב ראשית, כתבנו קוד

הקוד הסופי מצורף (נעזרנו במודל של המדריך):

מיקום בגיט: References/Start.ipynb

לאחר מכן הרצנו קוד על הטנזור וקיבלנו גרף, לאחר מכן ביצענו ״הקפאה״ של הגרף על מנת שנוכל לעבוד איתו במכונה הוירטואלית(11).

https://forums.xilinx.com/t5/AI-and-Vitis-AI/Unable-to-create-frozen-graph/m-p/1116440 : הערות

של ניתן להעזר בגרסה 2 tensorflow ומעלה (דיון בפורום בנוגע להתאמה בין גרסאות של 2 ניתן להעזר בגרסה טנזור)(12):

https://forums.xilinx.com/t5/AI-and-Vitis-AI/Tensorflow2-frozen-graph-does-notwork/m-p/1127144

לא ניתן לעבוד עם שכבות FC, יש לעבוד עם שכבות קונבולוציה(13).

https://forums.xilinx.com/t5/AI-and-Vitis-AI/DNNC-error-out-type-amp-in-type/td-p/1033559

• נוצרה בעיה כאשר נעזרנו בשכבת dense-softmax, המרנו את השכבה לשכבת סיגמואיד והגענו לתוצאה מעולה.

לאחר מכן יצרנו קבצי קליברציה:

References/trainimages_calib_original.zip :מיקום בגיט

סקריפטים ליצירת התמונות:

References/4_quant.zip : מיקום בגיט

ה. שלב הקוונטיזציה – MNIST

image_input_fn.py: בשלב הקוונטיזציה נעזרנו בסקריפט (הועתק מהמדריך)

תוך כדי שהגדרנו בסקריפט מחדש את השם של הInput node (נלקח מהלוגים של הקפאת המודל בקולאב). השורה מסומנת בכתום.

```
calib_image_list = './callib.txt'
calib_batch_size = 10
def calib_input(iter):
 images = []
 line = open(calib_image_list).readlines()
 for index in range(0, calib_batch_size):
   curline = line[iter * calib_batch_size + index]
   calib_image_name = curline.strip()
   # open image as grayscale
   image = cv2.imread(calib_image_name, cv2.IMREAD_GRAYSCALE)
    # reshape
    image = image.reshape(28,28,1)
    # normalize
    image = image/255.0
    images.append(image)
  return {"flatten_input_1": images}
```

: פקודת להרצת תהליך הקוונטיזציה

vai_q_tensorflow quantize --input_frozen_graph frozen_graph.pb --input_nodes conv2d_input_1 --input_shapes ?,28,28,1 --output_nodes flatten_1/Reshape --input_fn image_input_fn.calib_input --method 1 --gpu 0 --calib_iter 10 --output_dir ./quantize_results

ו. שלב הקומפילציה – MNIST

פקודה להרצת תהליך הקומפילציה:

vai_c_tensorflow --frozen_pb ./quantize_results/deploy_model.pb --arch /opt/vitis_ai/compiler/arch/dpuv2/ZCU104/ZCU104.json --output_dir model --net_name mnist_tf

: הפלט לאחר קומפילציה

:INFO: Output

quantize_eval_model: ./quantize_results/quantize_eval_model.pb

deploy_model: ./quantize_results/deploy_model.pb

(vitis-ai-tensorflow) projecta@ubuntu: /workspace/projecta-mnist\$ vai_c_tensorflow -frozen_pb ./quantize_results/deploy_model.pb --arch
/opt/vitis_ai/compiler/arch/dpuv2/ZCU104/ZCU104.json --output_dir model --net_name
mnist tf

.VITIS_AI Compilation - Xilinx Inc *

[VAI_C][Warning] layer [activation_1_Sigmoid] (type: Sigmoid) is not supported in DPU, .deploy it in CPU instead

 ${\it "Kernel topology "mnist_tf_kernel_graph.jpg" for network "mnist_tf}$

"kernel list info for network "mnist_tf

Kernel ID: Name

 $mnist_t_0 : 0$

 $mnist_t_1 : 1$

Kernel Name : mnist_tf_0

Kernel Type : DPUKernel

Code Size: 3.46KB

Param Size: 0.08MB

Workload MACs: 3.08MOPS

IO Memory Space: 5.86KB

,Mean Value: 0, 0, 0

Total Tensor Count: 5

Boundary Input Tensor(s) (H*W*C)

conv2d_input_1:0(0): 28*28*1

Boundary Output Tensor(s) (H*W*C)

 $conv2d_3_1_Conv2D: 0(0): 1*1*10$

Total Node Count : 4

Input Node(s) (H*W*C)

 $conv2d_4_Conv2D \textbf{(0)}: 28*28*1$

Output Node(s) (H*W*C) conv2d_3_1_Conv2D(0): 1*1*10

Kernel Name : mnist_tf_1

 $Kernel\ Type:\ CPUKernel$

Boundary Input Tensor(s) (H*W*C)

activation_1_Sigmoid: 0(0): 1*1*10

Boundary Output Tensor(s) (H*W*C)

 $activation_1_Sigmoid: 0(0): 1*1*10$

Input Node(s) (H*W*C)

activation_1_Sigmoid: 1*1*10

Output Node(s) (H*W*C)

activation_1_Sigmoid: 1*1*10


ז. שלב הסיווג – שלב ההרצה על הלוח – MNIST

יצרנו תיקייה חדשה על גבי הרכיב.

העברנו את הקובץ הבא (מועתק מהמדריך):

References/ app_mt.py : מיקום בגיט

בנוסף העברנו תמונות לסיווג ואת קובץ הELF של הקומפילציה.



: test setה כעת ביצענו את הרצת

python3 app_mt.py -m dpu_mnist_tf_0.elf

-t לשינוי threads להוסיף

```
root@xilinx-zcul04-2020_1:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m dpu_mnist_tf_0.elf
Command line options:
    --image_dir : images
    --threads : 1
    --model : dpu_mnist_tf_0.elf
Pre-processing 10000 images..
Starting 1 threads...
AmitAlon log: dpu function
FPS=2898.ll, total frames = 10000 , time=3.4505 seconds
Correct: 9819 Wrong: 181 Accuracy: 0.9819
root@xilinx-zcul04-2020_1:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m dpu_mnist_tf_0.elf -t 6
Command line options:
    --image_dir : images
    --threads : 6
    --model : dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 6 threads...
AmitAlon log: dpu function
```

.6-ו שונה, 1 ו-6. threads

Boardה אתחול – 1 נספח 1

יש להיעזר באתחול במדריך הבא (המלצה – הרצה של התוכנה etcher כמנהל)(14):

 $\underline{https://www.xilinx.com/html_docs/vitis_ai/1_2/setup evaluation board.html\#gum157069024478} \\ \underline{8}$

הסבר טכני על חיבור הכבלים:

יש לחבר את הכבלים בצורה הבאה (יש להיעזר בתמונה הראשונה):

הכבל העליון מתחבר לחשמל, הכבל התחתון מתחבר לרשת והכבל הימני מתחבר למחשב. לאחר החיבור יש לבצע הדלקה של הלוח ולחכות כדקה.

תמונה כללית של הלוח לאחר הדלקה (ZCU104):



יש לסדר את המתגים כמתואר בתמונה, כאשר כחול מעיד על למעלה ואדום על למטה.



יש לוודא כי הנורה המסומנת דלוקה:



 ${
m COM}$ חיבור את הכרטיס למחשב האישי באמצעות כבל .micro-usc כעת נחבר את הכרטיס למחשב האישי באמצעות כבל .COM בעל הערך המינימלי (לחפש במנהל ההתקנים).

כדי להתחבר לכרטיס ניעזר בתוכנת Putty שמאפשרת חיבור במגוון פרוטוקולים.

בתוכנה נבחר בחיבור טורי (סריאלי). המסך המתקבל בחיבור הטורי:

baud rate: 115200 bps יש להגדיר

```
COM7-PuTTY

Xilinx Zynq MF First Stage Boot Loader
Release 2020.1 Jun 22 2020 - 11:05:38
NOTICE: ATF running on XCZU7EV/silicon v4/RTL5.1 at 0xfffea000
NOTICE: BL31: v2.2(release):v1.1-5583-g5918e656e
NOTICE: BL31: Built : 10:53:46, Jun 22 2020

U-Boot 2020.01 (Jun 22 2020 - 10:56:22 +0000)

Model: ZynqMP ZCU104 RevC
Board: Xilinx ZynqMP
DRAM: 2 GiB
PMUFW: v1.1
EL Level: EL2
Chip ID: zu7ev
NAND: 0 MiB
MMC: mmc@ff170000: 0
In: serial@ff000000
Out: serial@ff000000
Err: serial@ff000000
Err: serial@ff000000
Bootmode: LVL_SHFT_SD_MODE1
Reset reason: EXTERNAL
Net:
ZYNQ GEM: ff0e0000, mdio bus ff0e0000, phyaddr 12, interface rgmii-id
```

: ssh ולהתחבר ללוח עם כבל רשום ifconfig ולהתחבר ללוח עם כבל רשת

(root – שם משתמש וסיסמא)

ניתן להוריד תוכנה בשם – WinSCP – תוכנה אשר משמשת להעברת קבצים מהמחשב הלוקלי למחשב המרוחק עם תצוגה למשתמש.

לחלופין, ניתן להשתמש בפקודות הבאות:

פקודה להעביר תיקייה מהמחשב הלוקאלי למחשב המרוחק:

scp -r c:\move2fpga\root@192.168.1.26:~/Vitis-AI/VART/samples/images

במקרה שמתקבלת תשובה לתמונה אחת בלבד יש לפעול לפי האתר הבא(15):

https://forums.xilinx.com/t5/AI-and-Vitis-AI-Vitis-AI-cannot-open-display/td-p/1068746

פקודת להעברת קובץ:

scp c:\move2fpga\dpu_resnet50_tf_0.elf root@192.168.1.26: \sim /Vitis-AI/VART/samples/images

:FPGA להלן דוגמה להרצה מוצלחת

: קבצי הקוד (16)

https://github.com/Xilinx/Vitis-AI/blob/master/demo/VART/resnet50/src/main.cc

 $root@xilinx-zcu104-2020_1: $$\sim/Vitis-AI/VART/samples/amitalon_resnet50\#./resnet50$ dpu_resnet50_tf_0.elf$

WARNING: Logging before InitGoogleLogging() is written to STDERR

I0701 12: 39: 33.563982 1134 main.cc: 288] create running for subgraph: resnet50_tf_0

נספח 2 - תקלות

איך ניתן לתקן	מה היא אומרת	הבעיה
נתנו למכונה הוירטואלית מרחב	בתחילה ניסינו ליצור מכונה עם	core dumped שגיאת
אחסון גדול בהרבה של 350	גודל אחסון של כמה עשרות	
גייגה.	גייגה, הגענו במהירות לאחסון	
	מלא.	
יצרנו מכונה וירטואלית		לא תומך בפקודות Virtual box
.VMARE⊐		FMA
ניתו לבצע המרה בתחילת הקוד		המכשור לא מסוגל לעבוד עם
בcolab לגרסה ישנה יותר כפי		גרסה tensorflow ומעלה
שהראנו בקוד.		
מעבר לארכיטקטורה של שכבות	באופן כללי מתבצעת המרה	המכשור לא מסוגל לעבוד עם
קונבולוציה בלבד כפי שהראנו	משכבת FC לשכבת קונבולוציה.	שכבות FC אחת אחרי השניה.
בקוד שהכנו.	כאשר משתמשים בשתי שכבות	
	כאלו אחת אחרי השניה נוצר	
	מצב בו גודל הכניסה לשכבת	
	הקונבולוציה גדול מהגודל	
	המקסימלי (16x16).	
עברנו לשכבת אקטיביזציה	הקוונטייזר לא יודע איך לעבוד	שכבת dense softmax נכשלת
אחרת בשם סיגמואיד.	עם סוג המשתנה שיוצא משכבה	בשלב הקוונטיזציה
	(int32) 17	
זוהי אינה בעיה. הDPU לא יכול	מכיוון שהמשתנה היוצא	שכבת סיגמואיד לא עובדת על
להריץ את כל סוגי השכבות. אין	משכבה זו הינו int16 ה DPU לא	DPU
בעיה שחלק מהקוד יורץ על	יכול להריץ אותו ולכן הוא מורץ	
.CPUn	על הCPU.	
הפתרון היִנו כמובן לעבוד ברוחב		ה'DPU לא תומך ברוחב ביט
ביט זה בלבד.		8 שאינו

נספח 3 בדיקת ביצועים לאחר שינוי פרמטרים

ביצועים	תיקייה	פרמטר שינוי	שלב ארכיטקטוני	מבוצע על ידי
Accuracy 98.25%	-	-	-	Colab
2. 221[Sec] [μSec]				
$0.02221 \left[\frac{\mu Sec}{Pic} \right]$				
Accuracy 98.19%	Modifications/Quantization/	-	-	Board
3.4864[Sec]	Original			
$0.034864 \left[\frac{\mu Sec}{Pic} \right]$				
ביצועים ירודים	Modifications/Quantization/	weight_bit	Quantization	Board
כתוצאה מחוסר תמיכה של המערכת	Weight_bit_16	Bit width for	קוונטיזציה ֹ	
ונבליבון של ווביעו בונ	INT8 is only supported for DPU	quantized		
	deployment. You can use 16 and 32 bits for simulation, but you won't be	weight and bias.		
	able to deploy this on DPU hw.	הערך הדיפולטי: 8.		
		שינוי שביצענו : מעבר ל16.		
ביצועים ירודים	Modifications/Quantization/	activation_bit	– Quantization	Board
כתוצאה מחוסר תמיכה של המערכת	Activation_bit_16	Bit width for	קוונטיזציה	
	INT8 is only supported for DPU deployment. You can use 16 and 32	quantized activation.		
	bits for simulation, but you won't be			
	able to deploy this on DPU hw.	הערך הדיפולטי: 8.		
		שינוי שביצענו : מעבר ל16.		
Accuracy 98.22% 3.4645[Sec]	Modifications/Quantization/ Calib_Iter_100	calib_iter	– Quantization קוונטיזציה	Board
$0.034645 \left[\frac{\mu Sec}{Pic} \right]$		The iterations of	·	
0.031013 Pic]		calibration.		
		Total number of images for		
		calibration = calib_iter *		
		batch_size.		
Accuracy 98.33%	Modifications/Quantization/	יים אים אים אים אים אים אים אים אים אים	– Quantization	Board
3.4648[Sec] [µSec]	Method_0	שתי שיטות על פיהן ניתן	קוונטיזציה	
$0.034648 \left[\frac{\mu Sec}{Pic} \right]$		לקוונטט. שיטה 0 יוצרת טווח רחב		
		של ערכים קוונטיזציה		
		ושיטה 1 מאפשרת		
Accuracy 98.19%	-	טווח צר יותר. threads	– Inference	Board
2. 5925[Sec] [uSec]		Number of	סיווג	
$0.025925 \left[\frac{\mu Sec}{Pic} \right]$		threads. Default is 1		

מסקנות:

- 1. ביצועים אופטימליים מבחינת סיווג יש לבצע קוונטיזציה על פי שיטה 0 אשר עובדת עם טווח רחב של ערכים.
 - 2. ביצועים אופטימליים מבחינת זמנים במקרה של עבודה עם הלוח יש לבצע חלוקה למספר חוטים אשר נותן תוצאה אופטימלית. במקרה שלנו זה התקבל עבור 8 חוטים.
 - .3 יש לעבוד עם רוחב ביט של
 - 4. יש לבצע שינויים בפרמטרים בשלב הקוונטיזציה, בשלב הקומפילציה לא נמצאו פרמטרים7. רלוונטיים.

: ללא שינויים

```
root@xilinx-zcul04-2020_1:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m dpu_mnist_tf_0.elf
Command line options:
    --image_dir: images
    --threads: 1
    --model: dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FPS=2868.33, total frames = 10000, time=3.4864 seconds
Correct: 9819 Wrong: 181 Accuracy: 0.9819
root@xilinx-zcul04-2020_1:~/Vitis-AI/VART/samples/projecta-mnist#
```

Method 0

```
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Method_0/model/dpu_mnist_tf_0.elf
Command line options:
--image_dir : images
--threads : 1
--model : Method_0/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FPS=2886.14, total frames = 10000 , time=3.4648 seconds
Correct: 9833 Wrong: 167 Accuracy: 0.9833
root@xilinx-zcul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist#
```

Calib:

```
root@xilinx-zcul04-2020_1:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Calib_Iter_100/model/dpu_mnist_tf_0.elf
Command line options:
    --image_dir : images
    --threads : 1
    --model : Calib_Iter_100/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
AmitAlon log: dpu function
FPS=2885.50, total frames = 10000 , time=3.4656 seconds
Correct: 9822 Wrong: 178 Accuracy: 0.9822
root@xilinx-zcul04-2020_1:~/Vitis-AI/VART/samples/projecta-mnist#
```

: Activation

```
root@xilinx_zoul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Activation_bit_l6/model/dpu_mnist_tf_0.elf
Command line options:
    --image_dir : images
    --threads : 1
    --model : Activation_bit_l6/model/dpu_mnist_tf_0.elf
Pre-processing l0000 images...
Starting l threads...
AmitAlon log: dpu function
FPS=2841.37, total frames = 10000, time=3.5194 seconds
Correct: 990 Wrong: 9020 Accuracy: 0.098
root@xilinx_zoul04-2020_l:~/Vitis-AI/VART/samples/projecta-mnist#
```

: Weight


```
root@xilinx_zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist# python3 app_mt.py -m Weight_bit_16/model/dpu_mnist_tf_0.elf
Command line options:
--image_dir : images
--threads : !
--model : Weight_bit_16/model/dpu_mnist_tf_0.elf
Pre-processing 10000 images...
Starting 1 threads...
Amithlon log: dpu function
FPS=2885.55, total frames = 10000 , time=3.4655 seconds
Correct: 980 Wrong: 9020 Accuracy: 0.098
root@xilinx_zcul04-2020_1:-/Vitis-AI/VART/samples/projecta-mnist#
```

CPUועל גבי הער DPU ועל גבי שכבות על גבי ונספח -4

כפי שניתן לראות בתוצאות הקומפילציה, ישנן שכבות אשר מיועדות לריצה על גבי המעבד (ARM) וחלקן מיועדות לריצה על גבי הDPU. נרצה טיפה להסביר על המניע וכיצד המנגנון הפנימי עובד.

התשתיות בפרויקט מתבססות על פרוטוקול ייצוג Xilinx Intermediate Representation - XIR זהו פרוטוקול מבית XILINIX של ייצוג גרף לאלגוריתמי AI. הוא נועד להצגה איכותית של אוו פרוטוקול מבית לובית מכן גם לפרישה נוחה ומהירה על גבי פלטפורמות חומרה שונות (במקרה שלנו DPU על גבי הFPGA).

באופן כללי התהליך נראה כך:



כאשר המודל (רשת הנוירונים הסופית) מכילה פעולות שהDPU אינו יכול לבצע ברמת החומרה, נוצרים Sub-graph לשכבות הספציפיות הללו והם ממופים לביצוע על גבי ה-CPU. המידע לגבי איזה שכבות ניתן להריץ על גבי ה־CPU ואילו לא, מוחלט בשלב הקומפילציה על ידי המידע לגבי איזה שכבות ניתן להריץ על גבי ה־CPU המודל שלנו ינסה הקומפיילר. בסופו של דבר, כאשר נעזרים ב-CPU הפעולות על גבי ה־CPU וכאשר לא יוכל יבצע חלק מהפעולות על גבי ה־CPU. באופן כללי, ה־CPU--DDR--DPU-.

נספה 5 – התקנת Petalinux

כחלק מהפרויקט בדקנו היתכנות של קימפול קוד הRTL של רכיב הDPU וצריבתו על הZCU-104. נעזרנו במדריך הבא (17):

https://github.com/Xilinx/Vitis-Al/blob/master/dsa/DPU-TRD/prj/Vivado/README.md#52-build-and-run-trd-flow

הערה: יש לשים לב שבעת ביצוע השלבים, אתם פועלים בהתאם לדרישות המקדימות בתחילת המדריך (גרסת petalinux, גרסת מכשיר וכו'*)*.

ראשית יש לבצע קימפול של קוד הdesign של חומרת ה-DPU בעזרת כלי

בהמשך, מורידים מפה את שני הקבצים:

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embedded-design-tools.html

```
    ♣ PetaLinux 2020.2 Installer (TAR/GZIP - 1.85 GB)
    MD5 SUM Value: 687b018f7502a4258bd633dc483bde79
    ♣ ZCU104 BSP (BSP - 1.35 GB)
    MD5 SUM Value: d5d1b32de55f9d67f59e9d5593238884
```

יש לפעול לפי הוראות ההדרכה. נציין כי בכמה מקרים ביצענו התאמות. נפרט:

פקודות בהן נעזרנו (בוצעו התאמות לכרטיס שלנו בהתאם לסוגו):

petalinux-config --get-hw-description=~/Vitis-AI/BootExp/VivadoOutput/prj —-silentconfig petalinux-build

נדרשנו לשנות את הקונפיגורציה בקובץ הבא:

project-spec/meta-user/conf/petalinuxbsp.conf

:לערכים הבאים

```
#User Configuration
#OE_TERMINAL = "tmux"

IMAGE_BOOT_FILES_zynqmp = "BOOT.BIN boot.scr Image rootfs.cpio.gz.u-boot"
IMAGE_INSTALL_remove = "gstreamer-vcu-examples"
CONFIG_PRE_MIRROR_URL="http://petalinux.xilinx.com/sswreleases/rel-v2020/downloads"
CONFIG_YOCTO_NETWORK_SSTATE_FEEDS_URL="http://petalinux.xilinx.com/sswreleases/rel-v2020/aarch64/sstate-cache"
IMAGE_INSTALL_append = "opency"
```

באופן כללי לאחר יצירת הפרויקט:

```
projecta@ubuntu:~/Vitis-AI/BootExp/Petalinux$ petalinux-create -t project -s ../xilinx-zcu104-v2020.2-final.bsp
INFO: Create project:
INFO: Projects:
INFO: * xilinx-zcu104-2020.2
INFO: Has been successfully installed to /home/projecta/Vitis-AI/BootExp/Petalinux/
INFO: New project successfully created in /home/projecta/Vitis-AI/BootExp/Petalinux/
```

מקרים ותגובות:

במקרה של השגיאה הבאה:

petalinux-create: command not found

יש להסתכל בדיון הבא(18):

https://forums.xilinx.com/t5/Embedded-Linux/petalinux-create-command-not-found/td-p/826155

במהלך הבניה נתקלנו בשגיאה, פתרנו את השגיאה בעזרת הקישור הבא(19):

https://forums.xilinx.com/t5/Embedded-Development-Tools/Petalinux-2019-2-failed-to-build/td-p/1122204

העברה לכרטיס זיכרון יש לבצע על פי המדריך הבא(20), עמוד 61:

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/ug1144-petalinux-tools-reference-guide.pdf

מתוך המחקר שביצענו, אנו ראינו כי אכן יש אפשרות להצליח לקמפל את קוד הDPU ולהורידו לכרטיס. עם זאת, מדובר בתהליך מורכב, הכולל שלבים רבים של התאמות וכולל בעיות רבות של סנכרון בין גרסאות שונות של תוכנות שונות ושימוש בקבצי תלויות מסוימים. כפי שניתן לראות, המדריך המקורי (מדריך 17) יועד לכרטיס אחר- 2CU-102. אנו מאמינים שבמידה וניתן יהיה להשיג כרטיס זה, עבודת הקימפול והצריבה לכרטיס לאחר מודיפיקציות שונות תתבצע בקלות יותר (אך עדיין מורכבת לאור התלויות המשתנות).