Digital Logic Circuit Design Lab

Combinational Logic Circuit Lab

Name/ID: 안견힐/21900416


Partner Name/ID: 진가람/21900727

Date: 2023.04.27

Problem 1

Introduction

본 문제는 1bit Comparator 를 직접 Logic gate 를 사용하여 설계한다. 본 회로는 A 와 B 각각의 input 이 들어왔을 때 이 둘의 크기를 비교하고 비교값에 대한 결과를 출력하는 논리 회로이다. 이는 어떠한 두 값을 비교해야하는 기기에 들어가며 대부분의 기기에 들어가 있음을 알 수 있다. 본 문제를 해결하기 위해 입력값과 출력값의 Truth Table 을 작성하고 이에 기반하여 카르노 맵을 작성한다. 이를 기반으로 논리 회로를 설계하고 직접 BreadBoard 에 회로를 만들고 결과가 정상적으로 나오는지 확인한다.



Circuit Components

Breadboard, Jumper wire

Arduino for 5V/0V source, 4-pin tactile switch(with Pull-down) Input:

2*LEDs for Input Indication

Output: 3*LED, for each output pins.

Logic chip: 4-CH 2-Input NAND gate (74HC00) x 2

Design Process

Truth Table

A 와 B 를 비교하였을 때 A 와 B 는 1bit 이므로 1 과 0 을 비교하여 A=B, A>B, A<B 로 출력을 구분하여 Truth Table 을 작성할 수 있다.

In	put	Output							
Α	В	A <b< th=""><th>A=B</th><th colspan="2">A>B</th></b<>	A=B	A>B					
0	0	0	1	0					
0	1	1	0	0					
1	0	0	0	1					
1	1	0	1	0					

Table 1. Truth table of 1bit Comparator

Karnaugh Map




Fig 1. Karnaugh Map of 1 bit Comparator

Truth Table 을 통해 위와 같은 Karnaugh Map 을 설계할 수 있다. 카르노 맵을 통해 도출한 SOP 는 각각

$$A < B : \bar{A}B$$

$$A > B : A\bar{B}$$

$$A = B : AB + \bar{A}\bar{B}$$

이다.

도출된 SOP를 통해 다음의 회로 설계가 가능하다.

Simulation Circuit Design




Fig 2. Comparator Logic Circuit

Comparator Circuit 을 다음과 같이 Nand Gate 7 만을 사용하여 만들 수 있다. NAND GATE 는 AND GATE 의 출력단에 버블이 붙은 GATE 로 AND GATE 와 반대의 출력을 가진다. NOT GATE 는 NAND GATE에 같은 입력값이 들어가는 것으로 구현할 수 있다. A=B 일때의 LOGIC은 A(XOR)B 였는데 우리는 XOR GATE 를 입력핀과 가장 가까운 NAND GATE 4 개처럼 만들 수 있다. 이를 통해 입력핀 A,B 에 따른 Z0, Z1, Z2 의 출력을 얻을 수 있는 Coparator 를 설계할 수 있다. 또한 시뮬레이션을 진행하였을 때 A, B 값에 따라 A,B 의 값을 비교하는 출력값이 나오는 것을 알 수 있다.

Results and Discussion

Demo Video

Video Link

Results

Quad Nand 소자는 각각 4 개의 Nand Gate 역할을 한다. 이에 우리는 본 소자를 2 개 사용하여 회로를 구성하였다.

버튼을 누르지 않은 상태에서는 가운데 다이오드가 켜지고, 버튼 A 를 눌렀을 때는 첫 번째 다이오드가 켜지고, 버튼 B 를 눌렀을 때는 세 번째 다이오드가 켜진다. 두 버튼을 동시에 눌렀을 때는 가운데 다이오드가 켜진다.




Fig 3. Actual circuit images




Fig 4. Circuit Acting Images


Discussion

Logisim 을 사용하여 Nand Gate 로만 Comparator 를 설계한다면 10 개가 넘는 Nand Gate 가 필요하지만 같은 역할을 수행하는 Nand Gate 를 제거하고 다시 설계한다면 7 개의 Nand Gate 로 설계할 수 있다. 이에 2 개의 Quad Nand 소자를 사용하여 위와 같은 회로를 설계할 수 있다.

Problem 2

Introduction

본 문제에서는 7개의 LED가 있는 숫자 패널을 작동시키기 위한 7-Segment Decoder를 직접 설계하고자 한다. 7-Segment Decoder는 엘리베이터, 시계, 계산기 등 많은 전자 기기에서 숫자를 표현하기 위해 사용된다. 이는 4개의 input 과 7개의 output을 가진 7-Segment Decoder를 이용하여 숫자 패널을 작동시킨다. x[0],x[1],x[2],x[3] 가 0000 일 때는 0을 표시하고, 0001 일 때는 1,0010 일때는 2를 표시한다.



Design Process

Truth Table

입력을 x[3], x[2], x[1], x[0], 출력은 a,b,c,d,e,f,g 로 출력이 HIGH 신호일 때 숫자 패널 각각의 LED 를 점등한다. 또한 숫자 패널은 0 부터 9 까지만 유효하므로 입력이 1010 이후 부터는 Non-Care Value 로 나타낸다.

х3	x2	хl	x0	a	b	с	d	е	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1
1	0	1	0	x	Х	x	x	x	x	x
1	0	1	1	x	Х	x	x	x	x	X
1	1	0	0	x	X	x	X	x	x	X
1	1	0	1	х	x	X	x	X	X	X
1	1	1	0	х	x	x	x	X	X	X
1	1	1	1	x	X	X	X	X	X	X

Table 1. Truth table of 7-Segment Decoder

Karnaugh Map




Table 2. Karnaugh Map of 7-segment Decoder

위의 Truth Table 을 통해 다음과 같은 카르노 맵을 만들 수 있다.

Simulation Circuit Design





Fig 1. 7-segment circuit (Logisim, Circuit Diagram)






Table 3. 7-Segment Circuit Output (Logisim)

위와 같이 입력값에 변화를 주면 7-segment circuit 에서 숫자판의 출력값이 0부터 9까지 변화함을 확인할 수 있다.

Results and Discussion

Results

7-segment Decoder 를 위의 Circuit 과 같이 AND gate, OR gate, NOT gate 로 구성하였다.

Discussion

4 개의 input 과 7 개의 output 을 가진 7-segment decoder 를 직접 설계하였다.


X[0]부터 X[3]까지 input 값이 변화하면서 a 부터 g 의 출력값이 변화하는 것을
확인하였으며 10 부터 15 까지의 값은 Don't Care Value 로 처리해야함을 알 수 있었다..

Problem 3

Introduction

두 개의 7-Segment Decoder 를 사용하여 두 자리의 숫자를 표현할 수 있다. 이는 Problem 2 에서도 설명했던거와 같이 엘리베이터, 시계 등 많은 Digital Display 기기에 들어가며 우리는 Problem2를 발전시켜 두 자리 숫자를 표현할 수 있는 Circuit을 추가로 설계 하고자 한다.

2 개의 7-Segment Decoder 와 문제의 Circuit을 이용하여 두 개의 숫자 패널을 작동시킨다. x[0],x[1],x[2],x[3] 가 0000 일 때는 0을 표시하고, 0001 일 때는 1, 0010 일때는 2를 표시한다. 따라서 출력 패널은 0부터 15까지 나타낼 수 있어야 한다. 이 때 우리가 설계하고자 하는 논리 회로는 4개의 입력값으로 8개의 출력값을 만들어야 한다.



Design Process

Truth Table

입력을 a[3], a[2], a[1], a[0], 출력은 z[7], z[6], z[5], z[4], z[3], z[2], z[1], z[0]로 z[0]~z[3]까지의 출력값을 첫번째 LED가 연결되어 있는 7-segment Decoder로 보내고, 나머지 z[4]~z[7]의 출력값은 두 번째 LED가 연결되어 있는 7-segment Decoder로 보낸다. 총 4개의 input을 다루므로 0부터 15까지의 숫자밖에 출력할 수 없다.




Table 1. Truth table of Problem Circuit

Karnaugh Map

al, a0									al,	a 0		
	00	01	11	10				00	01	11	10	
00	0	1	1	0			00	0	0	1	1	
2 01	0	1	1	0		25	01	0	0	1	1	
8 11	0	1	1	0		ક્ષ	11	1	1	0	0	
10	0	1	1	0			10	0	0	0	0	
	Z[0]						Z	[1]			
		al, a	0			al, a0						
	00 (01 1	1	10	_			00	01	11	10	
00	0	0	0	0			00	0	0	0	0	
28 11 a3 01	1	1	1	1		a3, a2	01	0	0	0	0	
% 11	0	0	1	1		ક	11	0	0	0	0	
10	0	0	0	0			10	1	1	0	0	
	Z[:	2]				Z[3]						
	a	1, a0)						al	, a0		
_	00 0	1 11	1	10				00	01	11	10	
00	0 0	0		0			00	0 0	0	0	0	
6 11 8 11 8 11	0 0	0		0		60	ភ្ ០:	0	0	0	0	
% ₁₁	1 1	1		1		3	ð 11	. 0	0	0	0	
10	0 0	1		1			10	0 0	0	0	0	
Z[4]							Z	[5]				

a1, a0							al, a0							
		00	01	11	10					00	01	11	10	
	00	0	0	0	0				00	0	0	0	0	
32	01	0	0	0	0			3 2	01	0	0	0	0	
æ,	11	0	0	0	0			æ,	11	0	0	0	0	
	10	0	0	0	0				10	0	0	0	0	
Z[6]										Z	7]			_

Table 2. Karnaugh Map of 7-segment Decoder

위의 Truth Table 을 통해 다음과 같은 카르노 맵을 만들 수 있다.

 $Z[5]\sim Z[7]$ 의 경우 항상 입력값과 관계 없이 출력값이 0 을 갖기 때문에 카르노 맵 또한 0 으로 표시된다.

Simulation Circuit Design




Fig 1. Problem Circuit + 7-Segment Circuit Output (Logisim)



Table 3. 2-digit decimal number(0~15) Circuit Output (Logisim)

위의 Truth Table 에서 확인했던 것처럼 z[5]~z[7]는 0 이므로 input 과 연결되어 있지 않은 것을 확인할 수 있다. Problem Circuit 은 a[3]부터 a[0]까지의 입력과 8 개의 출력이 있으며 4 개씩의 출력을 Problem2 의 7-segment Circuit 에 각각 입력으로 주었다.

Results and Discussion

Results

Problem Circuit 을 4개의 input 과 8개의 output 으로 구성하였다. Z[0]~Z[3]은 첫 번째 LED 의 7-Segment Decoder 의 input 으로 들어가고 Z[4]~Z[7]는 두 번째 LED 의 7-Segment Decoder 의 input 으로 들어간다.

Discussion

위의 Truth Table 을 통해 Problem Circuit 을 다음과 같이 구성하였다. 2 개의 숫자 패널에 불이 들어오기 위해 7+7 개의 output 을 최종적으로 구해야한다. 7-segement 는 4 개의 input 과 7 개의 output 을 가지므로 따라서 Problem Circuit 은 4 개의 input 과 8 개의 output 을 가져야한다. 따라서 입력값은 a[0]부터 a[3]까지, 출력값은 z[0]부터 z[3]까지는 첫 번째 7-segment Decoder 에, z[4]부터 z[7]까지는 두 번째 7-segment Decoder 의 Input 으로 입력되어야 한다.

Appendix