
У этого термина существуют и другие значения, см. [Триггер (значения)](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80_%28%D0%B7%D0%BD%D0%B0%D1%87%D0%B5%D0%BD%D0%B8%D1%8F%29).

[](https://commons.wikimedia.org/wiki/File:Transistor_Bistable_interactive_animated_EN.svg?uselang=ru)

RS-Триггер  
(*R1, R2* = 1 kΩ, *R3, R4* = 10 kΩ).

**Триггер** (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один [разряд числа](https://ru.wikipedia.org/wiki/%D0%A7%D0%B8%D1%81%D0%BB%D0%BE%D0%B2%D0%BE%D0%B9_%D1%80%D0%B0%D0%B7%D1%80%D1%8F%D0%B4), записанного в двоичном коде.

При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые [транзисторы](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B0%D0%BD%D0%B7%D0%B8%D1%81%D1%82%D0%BE%D1%80)), в прошлом — электромагнитные [реле](https://ru.wikipedia.org/wiki/%D0%A0%D0%B5%D0%BB%D0%B5), [электронные лампы](https://ru.wikipedia.org/wiki/%D0%AD%D0%BB%D0%B5%D0%BA%D1%82%D1%80%D0%BE%D0%BD%D0%BD%D0%B0%D1%8F_%D0%BB%D0%B0%D0%BC%D0%BF%D0%B0). В настоящее время логические схемы, в том числе с использованием триггеров, создают в [интегрированных средах разработки](https://ru.wikipedia.org/wiki/%D0%A1%D1%80%D0%B5%D0%B4%D0%B0_%D1%80%D0%B0%D0%B7%D1%80%D0%B0%D0%B1%D0%BE%D1%82%D0%BA%D0%B8_%D0%BF%D1%80%D0%BE%D0%B3%D1%80%D0%B0%D0%BC%D0%BC%D0%BD%D0%BE%D0%B3%D0%BE_%D0%BE%D0%B1%D0%B5%D1%81%D0%BF%D0%B5%D1%87%D0%B5%D0%BD%D0%B8%D1%8F) под различные [программируемые логические интегральные схемы (ПЛИС)](https://ru.wikipedia.org/wiki/%D0%9F%D0%9B%D0%98%D0%A1). Используются, в основном, в [вычислительной технике](https://ru.wikipedia.org/wiki/%D0%92%D1%8B%D1%87%D0%B8%D1%81%D0%BB%D0%B8%D1%82%D0%B5%D0%BB%D1%8C%D0%BD%D0%B0%D1%8F_%D1%82%D0%B5%D1%85%D0%BD%D0%B8%D0%BA%D0%B0) для организации компонентов вычислительных систем: [регистров](https://ru.wikipedia.org/wiki/%D0%A0%D0%B5%D0%B3%D0%B8%D1%81%D1%82%D1%80_%28%D1%86%D0%B8%D1%84%D1%80%D0%BE%D0%B2%D0%B0%D1%8F_%D1%82%D0%B5%D1%85%D0%BD%D0%B8%D0%BA%D0%B0%29), [счётчиков](https://ru.wikipedia.org/wiki/%D0%A1%D1%87%D1%91%D1%82%D1%87%D0%B8%D0%BA_%28%D1%8D%D0%BB%D0%B5%D0%BA%D1%82%D1%80%D0%BE%D0%BD%D0%B8%D0%BA%D0%B0%29), [процессоров](https://ru.wikipedia.org/wiki/%D0%9F%D1%80%D0%BE%D1%86%D0%B5%D1%81%D1%81%D0%BE%D1%80), [ОЗУ](https://ru.wikipedia.org/wiki/%D0%9E%D0%97%D0%A3).

## Содержание

* [1 История](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.98.D1.81.D1.82.D0.BE.D1.80.D0.B8.D1.8F)
* [2 Определения](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.9E.D0.BF.D1.80.D0.B5.D0.B4.D0.B5.D0.BB.D0.B5.D0.BD.D0.B8.D1.8F)
* [3 Классификация](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.9A.D0.BB.D0.B0.D1.81.D1.81.D0.B8.D1.84.D0.B8.D0.BA.D0.B0.D1.86.D0.B8.D1.8F)
* [4 Базовые понятия](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.91.D0.B0.D0.B7.D0.BE.D0.B2.D1.8B.D0.B5_.D0.BF.D0.BE.D0.BD.D1.8F.D1.82.D0.B8.D1.8F)
* [5 Типы триггеров](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A2.D0.B8.D0.BF.D1.8B_.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D0.BE.D0.B2)
  + [5.1 RS-триггеры](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#RS-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D1.8B)
    - [5.1.1 RS-триггер асинхронный](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#RS-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B0.D1.81.D0.B8.D0.BD.D1.85.D1.80.D0.BE.D0.BD.D0.BD.D1.8B.D0.B9)
    - [5.1.2 RS-триггер синхронный](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#RS-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D1.81.D0.B8.D0.BD.D1.85.D1.80.D0.BE.D0.BD.D0.BD.D1.8B.D0.B9)
    - [5.1.3 RS-триггер двухступенчатый со сложной логикой](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#RS-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B4.D0.B2.D1.83.D1.85.D1.81.D1.82.D1.83.D0.BF.D0.B5.D0.BD.D1.87.D0.B0.D1.82.D1.8B.D0.B9_.D1.81.D0.BE_.D1.81.D0.BB.D0.BE.D0.B6.D0.BD.D0.BE.D0.B9_.D0.BB.D0.BE.D0.B3.D0.B8.D0.BA.D0.BE.D0.B9)
  + [5.2 D-триггеры](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#D-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D1.8B)
    - [5.2.1 D-триггер синхронный](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#D-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D1.81.D0.B8.D0.BD.D1.85.D1.80.D0.BE.D0.BD.D0.BD.D1.8B.D0.B9)
    - [5.2.2 D-триггер двухступенчатый](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#D-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B4.D0.B2.D1.83.D1.85.D1.81.D1.82.D1.83.D0.BF.D0.B5.D0.BD.D1.87.D0.B0.D1.82.D1.8B.D0.B9)
  + [5.3 T-триггеры](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#T-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D1.8B)
    - [5.3.1 Т-триггер асинхронный](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A2-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B0.D1.81.D0.B8.D0.BD.D1.85.D1.80.D0.BE.D0.BD.D0.BD.D1.8B.D0.B9)
    - [5.3.2 T-триггер синхронный](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#T-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D1.81.D0.B8.D0.BD.D1.85.D1.80.D0.BE.D0.BD.D0.BD.D1.8B.D0.B9)
    - [5.3.3 T-триггер двухступенчатый со сложной логикой](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#T-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B4.D0.B2.D1.83.D1.85.D1.81.D1.82.D1.83.D0.BF.D0.B5.D0.BD.D1.87.D0.B0.D1.82.D1.8B.D0.B9_.D1.81.D0.BE_.D1.81.D0.BB.D0.BE.D0.B6.D0.BD.D0.BE.D0.B9_.D0.BB.D0.BE.D0.B3.D0.B8.D0.BA.D0.BE.D0.B9)
    - [5.3.4 TV-триггер двухступенчатый со сложной логикой](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#TV-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B4.D0.B2.D1.83.D1.85.D1.81.D1.82.D1.83.D0.BF.D0.B5.D0.BD.D1.87.D0.B0.D1.82.D1.8B.D0.B9_.D1.81.D0.BE_.D1.81.D0.BB.D0.BE.D0.B6.D0.BD.D0.BE.D0.B9_.D0.BB.D0.BE.D0.B3.D0.B8.D0.BA.D0.BE.D0.B9)
  + [5.4 JK-триггер](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#JK-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80)
    - [5.4.1 JK-триггер двухступенчатый со сложной логикой](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#JK-.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80_.D0.B4.D0.B2.D1.83.D1.85.D1.81.D1.82.D1.83.D0.BF.D0.B5.D0.BD.D1.87.D0.B0.D1.82.D1.8B.D0.B9_.D1.81.D0.BE_.D1.81.D0.BB.D0.BE.D0.B6.D0.BD.D0.BE.D0.B9_.D0.BB.D0.BE.D0.B3.D0.B8.D0.BA.D0.BE.D0.B9)
* [6 Триггеры с любым числом устойчивых состояний](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A2.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D1.8B_.D1.81_.D0.BB.D1.8E.D0.B1.D1.8B.D0.BC_.D1.87.D0.B8.D1.81.D0.BB.D0.BE.D0.BC_.D1.83.D1.81.D1.82.D0.BE.D0.B9.D1.87.D0.B8.D0.B2.D1.8B.D1.85_.D1.81.D0.BE.D1.81.D1.82.D0.BE.D1.8F.D0.BD.D0.B8.D0.B9)
* [7 Физические реализации триггеров](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A4.D0.B8.D0.B7.D0.B8.D1.87.D0.B5.D1.81.D0.BA.D0.B8.D0.B5_.D1.80.D0.B5.D0.B0.D0.BB.D0.B8.D0.B7.D0.B0.D1.86.D0.B8.D0.B8_.D1.82.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D0.BE.D0.B2)
  + [7.1 Триггеры с тиристорами](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A2.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D1.8B_.D1.81_.D1.82.D0.B8.D1.80.D0.B8.D1.81.D1.82.D0.BE.D1.80.D0.B0.D0.BC.D0.B8)
  + [7.2 Триггеры на релейно-контакторной базе](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A2.D1.80.D0.B8.D0.B3.D0.B3.D0.B5.D1.80.D1.8B_.D0.BD.D0.B0_.D1.80.D0.B5.D0.BB.D0.B5.D0.B9.D0.BD.D0.BE-.D0.BA.D0.BE.D0.BD.D1.82.D0.B0.D0.BA.D1.82.D0.BE.D1.80.D0.BD.D0.BE.D0.B9_.D0.B1.D0.B0.D0.B7.D0.B5)
* [8 См. также](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A1.D0.BC._.D1.82.D0.B0.D0.BA.D0.B6.D0.B5)
* [9 Литература](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.9B.D0.B8.D1.82.D0.B5.D1.80.D0.B0.D1.82.D1.83.D1.80.D0.B0)
* [10 Примечания](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.9F.D1.80.D0.B8.D0.BC.D0.B5.D1.87.D0.B0.D0.BD.D0.B8.D1.8F)
* [11 Ссылки](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#.D0.A1.D1.81.D1.8B.D0.BB.D0.BA.D0.B8)

## История


[](https://commons.wikimedia.org/wiki/File:Eccles-Jordan_trigger_circuit_flip-flip_drawings.png?uselang=ru)

Рис.2 Схемы из патента Икклза и Джордана 1918 г., один (рис.1) нарисован как два инвертирующих каскада усилителя с положительной обратной связью, другой (рис.2) как симметричная перекрёстносвязанная пара.

Разрывные характеристики электронных ламп, на которых основано действие триггеров, впервые под названием «катодное реле» были описаны [М. А. Бонч-Бруевичем](https://ru.wikipedia.org/wiki/%D0%9C%D0%B8%D1%85%D0%B0%D0%B8%D0%BB_%D0%90%D0%BB%D0%B5%D0%BA%D1%81%D0%B0%D0%BD%D0%B4%D1%80%D0%BE%D0%B2%D0%B8%D1%87_%D0%91%D0%BE%D0%BD%D1%87-%D0%91%D1%80%D1%83%D0%B5%D0%B2%D0%B8%D1%87) в [1918 г.](https://ru.wikipedia.org/wiki/1918_%D0%B3%D0%BE%D0%B4_%D0%B2_%D0%BD%D0%B0%D1%83%D0%BA%D0%B5)[[1]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-1) Практическая схема триггера была опубликована [5 августа](https://ru.wikipedia.org/wiki/5_%D0%B0%D0%B2%D0%B3%D1%83%D1%81%D1%82%D0%B0) [1920 года](https://ru.wikipedia.org/wiki/1920_%D0%B3%D0%BE%D0%B4_%D0%B2_%D0%BD%D0%B0%D1%83%D0%BA%D0%B5) [У. Г. Икклзом](https://en.wikipedia.org/wiki/William_Eccles) (англ.)[русск.](https://ru.wikipedia.org/w/index.php?title=%D0%98%D0%BA%D0%BA%D0%BB%D0%B7,_%D0%A3%D0%B8%D0%BB%D1%8C%D1%8F%D0%BC&action=edit&redlink=1) и [Ф. У. Джорданом](https://en.wikipedia.org/wiki/F._W._Jordan) (англ.)[русск.](https://ru.wikipedia.org/w/index.php?title=%D0%94%D0%B6%D0%BE%D1%80%D0%B4%D0%B0%D0%BD_%D0%A4._%D0%A3.&action=edit&redlink=1) в [патенте](https://ru.wikipedia.org/wiki/%D0%9F%D0%B0%D1%82%D0%B5%D0%BD%D1%82) [Великобритании](https://ru.wikipedia.org/wiki/%D0%92%D0%B5%D0%BB%D0%B8%D0%BA%D0%BE%D0%B1%D1%80%D0%B8%D1%82%D0%B0%D0%BD%D0%B8%D1%8F) № 148582 заявленном 21 июня 1918 г.[[2]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-2) и в статье [«Переключающее реле, использующее трёхэлектродные вакуумные лампы»](https://en.wikipedia.org/wiki/Flip-flop_%28electronics%29#History)[[3]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-3) от [19 сентября](https://ru.wikipedia.org/wiki/19_%D1%81%D0%B5%D0%BD%D1%82%D1%8F%D0%B1%D1%80%D1%8F) [1919 года](https://ru.wikipedia.org/wiki/1919_%D0%B3%D0%BE%D0%B4).

## Определения

У этого термина существуют и другие значения, см. [Триггер (значения)](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80_%28%D0%B7%D0%BD%D0%B0%D1%87%D0%B5%D0%BD%D0%B8%D1%8F%29).

**Триггер** (бистабильный [мультивибратор](https://ru.wikipedia.org/wiki/%D0%9C%D1%83%D0%BB%D1%8C%D1%82%D0%B8%D0%B2%D0%B8%D0%B1%D1%80%D0%B0%D1%82%D0%BE%D1%80)[[4]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-4)) — это цифровой автомат, имеющий несколько входов и 2 выхода.

**Триггер** — это устройство последовательностного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется.

**Триггерами** называют[[5]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-5) такие [логические устройства](https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B5_%D1%8D%D0%BB%D0%B5%D0%BC%D0%B5%D0%BD%D1%82%D1%8B), выходные [сигналы](https://ru.wikipedia.org/wiki/%D0%A1%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB) которых определяются не только сигналами на входах, но и предысторией их работы, то есть состоянием элементов памяти.

**Триггер** — один из базовых (основных) элементов [цифровой техники](https://ru.wikipedia.org/wiki/%D0%AD%D0%BB%D0%B5%D0%BA%D1%82%D1%80%D0%BE%D0%BD%D0%B8%D0%BA%D0%B0#.D0.A6.D0.B8.D1.84.D1.80.D0.BE.D0.B2.D1.8B.D0.B5_.D1.83.D1.81.D1.82.D1.80.D0.BE.D0.B9.D1.81.D1.82.D0.B2.D0.B0)[[6]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-6). Некоторые исследователи[[7]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-7) включают триггер в 100 великих изобретений.

**Триггер** не является [логическим элементом](https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B5_%D1%8D%D0%BB%D0%B5%D0%BC%D0%B5%D0%BD%D1%82%D1%8B) первого уровня, а сам состоит из логических элементов первого уровня — [инверторов](https://ru.wikipedia.org/wiki/%D0%98%D0%BD%D0%B2%D0%B5%D1%80%D1%82%D0%BE%D1%80_%28%D0%BB%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B9_%D1%8D%D0%BB%D0%B5%D0%BC%D0%B5%D0%BD%D1%82%29#.D0.9D.D0.95.D0.A2.2C_.D0.9D.D0.95) или [логических вентилей](https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B9_%D0%B2%D0%B5%D0%BD%D1%82%D0%B8%D0%BB%D1%8C). По отношению к логическим элементам первого уровня триггер является логическим устройством второго уровня.

**Триггер** — элементарная ячейка [оперативной памяти](https://ru.wikipedia.org/wiki/%D0%9E%D0%BF%D0%B5%D1%80%D0%B0%D1%82%D0%B8%D0%B2%D0%BD%D0%B0%D1%8F_%D0%BF%D0%B0%D0%BC%D1%8F%D1%82%D1%8C).

**Триггер** — простейшее устройство, выполняющее [логическую функцию](https://ru.wikipedia.org/wiki/%D0%91%D1%83%D0%BB%D0%B5%D0%B2%D1%8B_%D1%84%D1%83%D0%BD%D0%BA%D1%86%D0%B8%D0%B8) с [обратной связью](https://ru.wikipedia.org/wiki/%D0%9E%D0%B1%D1%80%D0%B0%D1%82%D0%BD%D0%B0%D1%8F_%D1%81%D0%B2%D1%8F%D0%B7%D1%8C_%28%D0%BA%D0%B8%D0%B1%D0%B5%D1%80%D0%BD%D0%B5%D1%82%D0%B8%D0%BA%D0%B0%29), то есть простейшее устройство [кибернетики](https://ru.wikipedia.org/wiki/%D0%9A%D0%B8%D0%B1%D0%B5%D1%80%D0%BD%D0%B5%D1%82%D0%B8%D0%BA%D0%B0).

N-ичный **триггер** — устройство (элементарная переключаемая ячейка памяти, переключатель с N устойчивыми положениями), которое имеет N *устойчивых состояний* и возможность переключения из любого состояния в любое другое состояние.

**Триггер** — это логическое устройство с двумя устойчивыми состояниями 0 и 1, имеющие несколько входов и два выхода, один прямой, а другой инверсный.

## Классификация

Рис. 3. Временная диаграмма работы динамического триггера

Рис. 4. Симметричные триггеры: а — с непосредственной связью между каскадами; б — с резистивной связью

Рис. 5. Функциональная классификация триггеров

Рис. 6. Классификация триггеров по способу ввода информации

Триггеры подразделяются на две большие группы — *динамические* и *статические*. Названы они так по способу представления выходной информации.

*Динамический* триггер представляет собой управляемый генератор, одно из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) — отсутствием выходных импульсов. Смена состояний производится внешними импульсами (рис. 3).

К *статическим* триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.

Статические (потенциальные) триггеры, в свою очередь, подразделяются на две неравные по практическому значению группы — симметричные и несимметричные триггеры. Оба класса реализуются на двухкаскадном двухинверторном усилителе с положительной обратной связью, а названием своим они обязаны способам организации внутренних электрических связей между элементами схемы.

Симметричные триггеры отличает симметрия схемы и по структуре, и по параметрам элементов обоих плеч. Для несимметричных триггеров характерна неидентичность параметров элементов отдельных каскадов, а также и связей между ними.

Симметричные статические триггеры составляют основную массу триггеров, используемых в современной радиоэлектронной аппаратуре. Схемы симметричных триггеров в простейшей реализации (2х2ИЛИНЕ) показаны на рис. 4.

Основной и наиболее общий классификационный признак — функциональный — позволяет систематизировать статические симметричные триггеры по способу организации логических связей между входами и выходами триггера в определённые дискретные моменты времени до и после появления входных сигналов. По этой классификации триггеры характеризуются числом логических входов и их функциональным назначением (рис. 5).

Вторая классификационная схема, независимая от функциональной, характеризует триггеры по способу ввода информации и оценивает их по времени обновления выходной информации относительно момента смены информации на входах (рис. 6).

Каждая из систем классификации характеризует триггеры по разным показателям и поэтому дополняет одна другую. К примеру, триггеры RS-типа могут быть в *синхронном* и *асинхронном* исполнении.

*Асинхронный* триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.

*Синхронные* триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С.

*Триггеры со статическим управлением* воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).

*Триггеры с динамическим управлением* воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход). Также встречается название «триггер управляемый [фронтом](https://ru.wikipedia.org/wiki/%D0%A4%D1%80%D0%BE%D0%BD%D1%82_%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB%D0%B0)».

*Одноступенчатые* триггеры (**latch**, защёлки) состоят из одной ступени представляющей собой элемент памяти и схему управления, бывают, как правило, со статическим управлением. Одноступенчатые триггеры с динамическим управлением применяются в первой ступени двухступенчатых триггеров с динамическим управлением. Одноступенчатый триггер на УГО обозначают одной буквой - Т.

*Двухступенчатые* триггеры (**flip-flop**, шлёпающие) делятся на триггеры со статическим управлением и триггеры с динамическим управлением. При одном уровне сигнала на входе С информация, в соответствии с логикой работы триггера, записывается в первую ступень (вторая ступень заблокирована для записи). При другом уровне этого сигнала происходит копирование состояния первой ступени во вторую (первая ступень заблокирована для записи), выходной сигнал появляется в этот момент времени с задержкой равной задержке срабатывания ступени. Обычно двухступенчатые триггеры применяются в схемах, где логические функции входов триггера зависят от его выходов, во избежание временны́х гонок. Двухступенчатый триггер на УГО обозначают двумя буквами - ТТ.

*Триггеры со сложной логикой* бывают также одно- и двухступенчатые. В этих триггерах наряду с синхронными сигналами присутствуют и асинхронные. Такой триггер изображён на рис. 1, верхний (S) и нижний (R) входные сигналы являются асинхронными.

Триггерные схемы классифицируют также по следующим признакам:

* числу целочисленных устойчивых состояний ([основанию системы счисления](https://ru.wikipedia.org/wiki/%D0%A1%D0%B8%D1%81%D1%82%D0%B5%D0%BC%D0%B0_%D1%81%D1%87%D0%B8%D1%81%D0%BB%D0%B5%D0%BD%D0%B8%D1%8F)) (обычно устойчивых состояний два, реже — больше, см. двоичный триггер, [троичный триггер](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D1%8B%D0%B9_%D1%82%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80), четверичный триггер[[8]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-8), …, [десятичный триггер](https://ru.wikipedia.org/wiki/%D0%94%D0%B5%D0%BA%D0%B0%D1%82%D1%80%D0%BE%D0%BD), …, n-ичный триггер, …);
* числу уровней — два уровня (высокий, низкий) в [двухуровневых элементах](https://ru.wikipedia.org/wiki/%D0%94%D0%B2%D1%83%D1%85%D1%83%D1%80%D0%BE%D0%B2%D0%BD%D0%B5%D0%B2%D1%8B%D0%B9_%D1%8D%D0%BB%D0%B5%D0%BC%D0%B5%D0%BD%D1%82), три уровня (положительный, ноль, отрицательный) в трёхуровневых элементах[[9]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-9), …, N-уровней в N-уровневых элементах, … ;
* по способу реакции на помехи — прозрачные и непрозрачные. Непрозрачные, в свою очередь, делятся на проницаемые и непроницаемые.
* по составу логических элементов (триггеры на элементах И-НЕ, ИЛИ-НЕ и др.).

## Базовые понятия

Триггер — это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение которых происходит под действием входных сигналов и предназначен для хранения одного бита информации, то есть лог. 0 или лог. 1.

Все разновидности триггеров представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой (рис. 7).

Рис. 7 структура триггеров в виде КС и ЭП

В [графе](https://ru.wikipedia.org/wiki/%D0%93%D1%80%D0%B0%D1%84_%28%D0%BC%D0%B0%D1%82%D0%B5%D0%BC%D0%B0%D1%82%D0%B8%D0%BA%D0%B0%29) триггера каждая вершина графа соединена со всеми другими вершинами, при этом переходы от вершины к вершине возможны в обе стороны (двухсторонние). Граф двоичного триггера — две точки соединённые отрезком прямой линии, троичного триггера — треугольник, четверичного триггера — квадрат с диагоналями, пятеричного триггера — пятиугольник с пентаграммой и т. д. При N=1 граф триггера вырождается в одну точку, в математике ему соответствует [унарная](https://ru.wikipedia.org/wiki/%D0%A3%D0%BD%D0%B0%D1%80%D0%BD%D0%B0%D1%8F_%D1%81%D0%B8%D1%81%D1%82%D0%B5%D0%BC%D0%B0_%D1%81%D1%87%D0%B8%D1%81%D0%BB%D0%B5%D0%BD%D0%B8%D1%8F) единица или унарный ноль, а в электронике — монтажная «1» или монтажный «0», то есть простейшее [ПЗУ](https://ru.wikipedia.org/wiki/%D0%9F%D0%BE%D1%81%D1%82%D0%BE%D1%8F%D0%BD%D0%BD%D0%BE%D0%B5_%D0%B7%D0%B0%D0%BF%D0%BE%D0%BC%D0%B8%D0%BD%D0%B0%D1%8E%D1%89%D0%B5%D0%B5_%D1%83%D1%81%D1%82%D1%80%D0%BE%D0%B9%D1%81%D1%82%D0%B2%D0%BE). *Устойчивые состояния* имеют на графе триггера дополнительную петлю, которая обозначает, что при снятии управляющих сигналов триггер остаётся в установленном состоянии.

Состояние триггера определяется сигналами на прямом и инверсном выходах. При положительном кодировании (позитивная логика) высокий уровень напряжения на прямом выходе отображает значение лог. 1 (состояние = 1), а низкий уровень — значение лог. 0 (состояние = 0). При отрицательном кодировании (негативная логика) высокому уровню (напряжению) соответствует логическое значение «0», а низкому уровню (напряжению) соответствует логическое значение «1».

Изменение состояния триггера (его переключение или запись) обеспечивается внешними сигналами и сигналами обратной связи, поступающими с выходов триггера на входы схемы управления (комбинационной схемы или входной логики). Обычно внешние сигналы, как и входы триггера, обозначают латинскими буквами R, S, T, C, D, V и др. В простейших схемах триггеров отдельная схема управления (КС) может отсутствовать. Поскольку функциональные свойства триггеров определяются их входной логикой, то названия основных входов переносятся на всю схему триггера.

Входы триггеров разделяются на информационные (R, S, T и др.) и управляющие (С, V). Информационные входы предназначены для приема сигналов запоминаемой информации. Названия входных сигналов отождествляют с названиями входов триггера. Управляющие входы служат для управления записью информации. В триггерах может быть два вида управляющих сигналов:

* синхронизирующий (тактовый) сигнал С, поступающий на С-вход (тактовый вход);
* разрешающий сигнал V, поступающий на V-вход.

На V-входы триггера поступают сигналы, которые разрешают (V=1) или запрещают (V=0) запись информации. В синхронных триггерах с V-входом запись информации возможна при совпадении сигналов на управляющих С и V-входах.

Работа триггеров описывается с помощью таблицы переключений, являющейся аналогом [таблицы истинности](https://ru.wikipedia.org/wiki/%D0%A2%D0%B0%D0%B1%D0%BB%D0%B8%D1%86%D0%B0_%D0%B8%D1%81%D1%82%D0%B8%D0%BD%D0%BD%D0%BE%D1%81%D1%82%D0%B8) для комбинационной логики. Выходное состояние триггера обычно обозначают буквой Q. Индекс возле буквы означает состояние до подачи сигнала (t) либо (t-1) или после подачи сигнала (t+1) или (t). В триггерах с парафазным (двухфазным) выходом имеется второй (инверсный) выход, который обозначают как Q, /Q или Q'.


Кроме табличного определения работы триггера существует формульное задание функции триггера в [секвенциальной логике](https://ru.wikipedia.org/wiki/%D0%A1%D0%B5%D0%BA%D0%B2%D0%B5%D0%BD%D1%86%D0%B8%D0%B0%D0%BB%D1%8C%D0%BD%D0%B0%D1%8F_%D0%BB%D0%BE%D0%B3%D0%B8%D0%BA%D0%B0). Например, функцию RS-триггера в секвенциальной логике представляет формула \left ( \bar{x} \lor x\,\angle\, y \right ). Аналитическая запись SR-триггера выглядит так: Q = S \lor \overline{S}\,\angle\,\overline{R}.

## Типы триггеров

### RS-триггеры

#### RS-триггер асинхронный

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **S** | **R** | **Q(t)** | **Q(t)** | **Q(t+1)** | **Q(t+1)** |
| 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | не определено | не определено |
| 1 | 1 | 1 | 0 | не определено | не определено |

[](https://commons.wikimedia.org/wiki/File:K555TR2_RS_Trigger.gif?uselang=ru)


Асинхронный RS-триггер с инверсными входами

**RS-триггер**[[10]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-10)[[11]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-11), или **SR-триггер** — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.


При подаче единицы на вход **S** (от [англ.](https://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA) *Set* — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход **R** (от [англ.](https://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA) *Reset* — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа **R** и **S** одновременно поданы логические единицы не определено и зависит от реализации, например в триггере на элементах «или-не» оба выхода переходят в состояние логического «0», которое является неустойчивым и переходит в одно из устойчивых состояний при снятии управляющего сигнала с одного из входов.

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления [дребезга контактов](https://ru.wikipedia.org/wiki/%D0%94%D1%80%D0%B5%D0%B1%D0%B5%D0%B7%D0%B3_%D0%BA%D0%BE%D0%BD%D1%82%D0%B0%D0%BA%D1%82%D0%BE%D0%B2).


RS-триггеры иногда называют RS-фиксаторами[[12]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-12).

* [](https://commons.wikimedia.org/wiki/File:RS_Trigger_Asynch.gif?uselang=ru)


Условное графическое обозначение асинхронного RS-триггера

* [](https://commons.wikimedia.org/wiki/File:RS_Trigger_Asynch_Logic.gif?uselang=ru)


Логическая схема асинхронного RS-триггера на элементах 2И–НЕ

* [](https://commons.wikimedia.org/wiki/File:RS_Trigger_Asynch_Graph.gif?uselang=ru)

[Граф](https://ru.wikipedia.org/wiki/%D0%93%D1%80%D0%B0%D1%84) переходов асинхронного RS-триггера

* [](https://commons.wikimedia.org/wiki/File:RS_Trigger_Asynch_Carnaugh_Map.gif?uselang=ru)

[Карта Карно](https://ru.wikipedia.org/wiki/%D0%9A%D0%B0%D1%80%D1%82%D0%B0_%D0%9A%D0%B0%D1%80%D0%BD%D0%BE) асинхронного RS-триггера

* [](https://commons.wikimedia.org/wiki/File:RS_Trigger_Logic_NOR.gif?uselang=ru)

Асинхронный RS-триггер на логических элементах 2ИЛИ-НЕ

* Схема устранения дребезга контактов

#### RS-триггер синхронный


|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **C** | **S** | **R** | **Q(t)** | **Q(t+1)** |
| 0 | x | x | 0 | 0 |
| 1 | 1 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | не определено |
| 1 | 1 | 1 | 1 | не определено |

Схема синхронного RS-триггера совпадает со схемой одноступенчатого парафазного (двухфазного) D-триггера, но не наоборот, так как в парафазном (двухфазном) D-триггере не используются комбинации S=0, R=0 и S=1, R=1.

Алгоритм функционирования синхронного RS-триггера можно представить формулой

Q(t+1) = \overline{R} \cdot \left( ~ Q(t)+S ~ \right) + x \cdot S \cdot R,

где x — неопределённое состояние.

* [](https://commons.wikimedia.org/wiki/File:RS_Trigger.gif?uselang=ru)

Условное графическое обозначение синхронного RS-триггера


* [](https://commons.wikimedia.org/wiki/File:RS_Trigger_Logic.gif?uselang=ru)

Схема синхронного RS-триггера на элементах 2И-НЕ

* [https://upload.wikimedia.org/wikipedia/commons/thumb/9/97/RS_Trigger_Graph.gif/120px-RS_Trigger_Graph.gif](https://commons.wikimedia.org/wiki/File:RS_Trigger_Graph.gif?uselang=ru)

Граф переходов синхронного RS-триггера

* [https://upload.wikimedia.org/wikipedia/commons/thumb/f/f8/RS_Trigger_Carnaugh_Map.gif/120px-RS_Trigger_Carnaugh_Map.gif](https://commons.wikimedia.org/wiki/File:RS_Trigger_Carnaugh_Map.gif?uselang=ru)

Карта Карно синхронного RS-триггера

#### RS-триггер двухступенчатый со сложной логикой


Рис. 1 Схема RS-триггера двухступенчатого со сложной логикой на элементах 2И-НЕ и 3И-НЕ

УГО данного триггера изображено на рис.1. Следует отметить, что на данном рисунке неправильно подается тактовый сигнал (На второй каскад тактовый сигнал должен подаваться с инверсией).

### D-триггеры

D-триггеры также называют триггерами задержки(от англ. Delay).

#### D-триггер синхронный

[](https://commons.wikimedia.org/wiki/File:K555TM2_D_Trigger.gif?uselang=ru)


Пример условного графического обозначения (УГО) D-триггера с динамическим синхронным входом С и с дополнительными асинхронными инверсными входами **S** и **R**

|  |  |  |
| --- | --- | --- |
| **D** | **Q(t)** | **Q(t+1)** |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

**D-триггер** (**D** от [англ.](https://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA) *delay* — задержка[[13]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-13)[[14]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-14)[[15]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-15) либо от *data*[[16]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-16) - данные) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный **D** и синхронизации **С**. После прихода активного [фронта](https://ru.wikipedia.org/wiki/%D0%A4%D1%80%D0%BE%D0%BD%D1%82_%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB%D0%B0) импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно [инверсные](https://ru.wikipedia.org/wiki/%D0%98%D0%BD%D0%B2%D0%B5%D1%80%D1%81%D0%B8%D1%8F) сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 **D** входа подсоединяют к шине.

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.

* [](https://commons.wikimedia.org/wiki/File:D_Trigger.gif?uselang=ru)

Условное графическое обозначение D-триггера со статическим входом синхронизации С

#### D-триггер двухступенчатый

В одноступенчатом триггере имеется одна ступень запоминания информации, а в двухступенчатом — две такие ступени. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе. Двухступенчатый триггер обозначают ТТ. Двухступенчатый D – триггер называют триггером с динамическим управлением. Общая схема двухступенчатого триггера

### T-триггеры


Т-триггер (от англ. Toggle - переключатель) часто называют счётным триггером, так как он является простейшим [счётчиком](https://ru.wikipedia.org/wiki/%D0%A1%D1%87%D1%91%D1%82%D1%87%D0%B8%D0%BA_%28%D1%8D%D0%BB%D0%B5%D0%BA%D1%82%D1%80%D0%BE%D0%BD%D0%B8%D0%BA%D0%B0%29) до 2.

#### Т-триггер асинхронный

Асинхронный Т-триггер не имеет входа разрешения счёта - Т и переключается по каждому тактовому импульсу на входе С.

#### T-триггер синхронный

|  |  |  |
| --- | --- | --- |
| **T** | **Q(t)** | **Q(t+1)** |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |


[](https://commons.wikimedia.org/wiki/File:T-Type_Flip-flop.svg?uselang=ru)

Условное графическое обозначение (УГО) синхронного T-триггера с динамическим входом синхронизации С на схемах.

Синхронный **Т-триггер**[[17]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-17), при единице на входе **Т**, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе **T**. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе.

Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы **J** и **K** логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы **J** и **К**.

В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход Q соединяется со входом D, а на вход **С** подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение Q, то есть будет переключаться в противоположное состояние.

[](https://commons.wikimedia.org/wiki/File:T_flip-flop.gif?uselang=ru)


Работа схемы асинхронного двухступенчатого T-триггера с парафазным входом на двух парафазных D-триггерах на восьми [логических вентилях](https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B9_%D0%B2%D0%B5%D0%BD%D1%82%D0%B8%D0%BB%D1%8C) **2И-НЕ**. Слева — входы, справа — выходы. Синий цвет соответствует 0, красный — 1

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на **Т** вход подают единицу, а на **С** — сигнал с частотой, которая будет поделена на 2.

#### T-триггер двухступенчатый со сложной логикой

#### TV-триггер двухступенчатый со сложной логикой

### JK-триггер

[](https://commons.wikimedia.org/wiki/File:K555TV9_JK_Trigger.gif?uselang=ru)

JK-триггер с дополнительными асинхронными инверсными входами **S** и **R**


|  |  |  |  |
| --- | --- | --- | --- |
| **J** | **K** | **Q(t)** | **Q(t+1)** |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |

**JK-триггер**[[18]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-18)[[19]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-19) работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход **J** (от [англ.](https://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA) *Jump* — прыжок) аналогичен входу **S** у RS-триггера. Вход **K** (от [англ.](https://ru.wikipedia.org/wiki/%D0%90%D0%BD%D0%B3%D0%BB%D0%B8%D0%B9%D1%81%D0%BA%D0%B8%D0%B9_%D1%8F%D0%B7%D1%8B%D0%BA) *Kill* — отключение) аналогичен входу **R** у RS-триггера. При подаче единицы на вход **J** и нуля на вход **K** выходное состояние триггера становится равным логической единице. А при подаче единицы на вход **K** и нуля на вход **J** выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов **J** и **K** учитываются только в момент тактирования, например по положительному [фронту](https://ru.wikipedia.org/wiki/%D0%A4%D1%80%D0%BE%D0%BD%D1%82_%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB%D0%B0) импульса на входе синхронизации.

На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы **J** и **K** логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы **J** и **К**[[20]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80" \l "cite_note-20).

Алгоритм функционирования JK-триггера можно представить формулой


Q(t+1) = \overline{Q}(t) \cdot J + Q(t) \cdot \overline{K}.

* [](https://commons.wikimedia.org/wiki/File:JK_Trigger.gif?uselang=ru)

Условное графическое обозначение JK-триггера со статическим входом С

* [https://upload.wikimedia.org/wikipedia/commons/thumb/b/b0/JK_Trigger_Graph.gif/120px-JK_Trigger_Graph.gif](https://commons.wikimedia.org/wiki/File:JK_Trigger_Graph.gif?uselang=ru)



Граф переходов JK-триггера


* [](https://commons.wikimedia.org/wiki/File:JK_Trigger_Carnaugh_Map.gif?uselang=ru)

Карта Карно JK-триггера

#### JK-триггер двухступенчатый со сложной логикой

## Триггеры с любым числом устойчивых состояний

[](https://commons.wikimedia.org/wiki/File:Triggery_ili-ne3.jpg?uselang=ru)[](https://commons.wikimedia.org/wiki/File:Triggery_i-ne3.jpg?uselang=ru)

[](https://commons.wikimedia.org/wiki/File:5bit_trigger_5OR-NOT.JPG?uselang=ru)

Модель пятеричного RS1S2S3S4-триггера в логическом симуляторе [Atanua](https://ru.wikipedia.org/w/index.php?title=Atanua&action=edit&redlink=1)[[21]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-21)

Триггер с любым числом устойчивых состояний N строится из N логических элементов (N-1)[ИЛИ-НЕ](https://en.wikipedia.org/wiki/NOR_gate) или (N-1)[И-НЕ](https://en.wikipedia.org/wiki/NAND_gate) путём соединения выхода каждого элемента (Q0, Q1, …, Q(N-1)) с соответствующими входами всех других элементов[[22]](https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80#cite_note-22)[[*неавторитетный источник?*](https://ru.wikipedia.org/wiki/%D0%92%D0%B8%D0%BA%D0%B8%D0%BF%D0%B5%D0%B4%D0%B8%D1%8F:%D0%90%D0%B2%D1%82%D0%BE%D1%80%D0%B8%D1%82%D0%B5%D1%82%D0%BD%D1%8B%D0%B5_%D0%B8%D1%81%D1%82%D0%BE%D1%87%D0%BD%D0%B8%D0%BA%D0%B8)]. То есть наименьшее число логических элементов для построения N-ичного триггера равно N.

Триггеры на элементах (N-1)ИЛИ-НЕ работают в прямом одноединичном коде (на выходе Q одного из элементов — «1», на выходах Q других элементов — «0»).

Триггеры на элементах (N-1)И-НЕ работают в инверсном однонулевом коде (на выходе Q одного из элементов — «0», на выходах Q других элементов — «1»).

При добавлении N транзисторов доступа эти триггеры могут работать как ячейки статической сверхоперативной памяти ([SRAM](https://ru.wikipedia.org/wiki/SRAM_%28%D0%BF%D0%B0%D0%BC%D1%8F%D1%82%D1%8C%29)).

При добавлении схем управления переключением эти триггеры могут работать как N-ичные аналоги двоичного RS-триггера.

В [непозиционных системах счисления](https://ru.wikipedia.org/wiki/%D0%9D%D0%B5%D0%BF%D0%BE%D0%B7%D0%B8%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B%D0%B5_%D1%81%D0%B8%D1%81%D1%82%D0%B5%D0%BC%D1%8B_%D1%81%D1%87%D0%B8%D1%81%D0%BB%D0%B5%D0%BD%D0%B8%D1%8F):  
удельные затраты инверторов от числа состояний триггера не зависят: y=\frac{x_1}{x_2}=1, где x_1 — число инверторов, x_2 — число состояний триггера.  
Удельные затраты диодов в логических частях логических элементов от числа состояний триггера имеют линейную зависимость: y=(x_2-1)\cdot \frac{x_1}{x_2}=x-1, где x_1 — число инверторов, x_2 — число состояний триггера, (x_2-1) — число диодов в логической части одного логического элемента. По этому параметру выгоднее двоичные триггеры.

Снимок модели пятеричного RS1S2S3S4-триггера Larry K. Baxter’а в логическом симуляторе [Atanua](https://ru.wikipedia.org/w/index.php?title=Atanua&action=edit&redlink=1)

В приведённом выше подходе построения триггеров с любым числом устойчивых состояний при увеличении числа устойчивых состояний — n, увеличивается число входов в логических элементах в каждой элементарной ячейке триггера. Larry K. Baxter, [Lexington, Mass](https://en.wikipedia.org/wiki/Lexington,_Massachusetts). Assignee: [Shintron Company, Inc., Cambridge, Mass](http://www.manta.com/c/mmnjw11/shintron-co). [US Patent 3,764,919 Oct. 9, 1973 Filed: Dec. 22, 1972 Fig.3](http://www.ee.bgu.ac.il/%7Ekushnero/ternary/Binary%20coded%20ternary/US3764919%20N-ary%20of%20flip-flop%20cells.pdf) предлагает другой подход к построению триггеров с любым числом устойчивых состояний, при котором число логических элементов и число входов в логических элементах в каждой элементарной ячейке триггера остаётся постоянным, но при этом увеличивается время переключения триггера пропорционально числу разрядов триггера.

## Физические реализации триггеров

### Триггеры с тиристорами

Тиристор подходит для замены элемента памяти в триггерах.

Описание схемы на примере RS триггера: К катоду тиристора подключается выход триггера Q, к управляющему электроду подключается вход S, к аноду подключается постоянное напряжение через полевой транзистор с изолированным затвором, к затвору полевого транзистора подключается вход R.

Описание работы: Начальное состояние на выходе Q ноль: тиристор находится в замкнутом состоянии, ток на выходе соответствует нулю. Переход в состояние единица: на вход S подается напряжение равно логической единице тиристор разблокируется и напряжение на выходе Q повышается соответственно логической единице, при последующем понижении напряжения на входе S тиристор сохраняет низкое сопротивление и напряжение на выходе Q остается равным логической единице. Переход от логической единицы к нулю: на вход R подается напряжение равное логической единице полевой транзистор переходит в замкнутое состояние, напряжение на аноде тиристора падает, вследствие чего сопротивление тиристора возрастает и он переходит в состояние низкого выходного напряжения соответствующего логическому нулю, это состояние сохраняется при повышении входного напряжения на аноде тиристора.

Тиристор можно заменить на два биполярных транзистора (смотря какая реализация будет удобнее).

Как итог мы получаем RS триггер на трех транзисторах.

### Триггеры на релейно-контакторной базе

Основная статья: [**релейно-контакторная логика**](https://ru.wikipedia.org/w/index.php?title=%D0%A0%D0%B5%D0%BB%D0%B5%D0%B9%D0%BD%D0%BE-%D0%BA%D0%BE%D0%BD%D1%82%D0%B0%D0%BA%D1%82%D0%BE%D1%80%D0%BD%D0%B0%D1%8F_%D0%BB%D0%BE%D0%B3%D0%B8%D0%BA%D0%B0&action=edit&redlink=1)

Несмотря на развитие электроники и особенно микроэлектроники до сих пор применяется простая логика на электромагнитных реле. Это связано с простотой реализации, высокой помехозащищённостью и хорошим уровнем электрической развязки входов и выходов таких схем (так как электромагнитные реле потребляют в большинстве своём значительный ток) по сравнению с полупроводниковой и ламповой электроникой.

Таковы, например:

* триггерная схема «с самоподхватом» для пуска асинхронных двигателей с короткозамкнутым ротором.
* схемы автопереключения резервных источников питания в промышленности и питании зданий.

**=======================================**

**Счётчик** числа [импульсов](https://ru.wikipedia.org/wiki/%D0%98%D0%BC%D0%BF%D1%83%D0%BB%D1%8C%D1%81) — устройство, на выходах которого получается [двоичный](https://ru.wikipedia.org/wiki/%D0%94%D0%B2%D0%BE%D0%B8%D1%87%D0%BD%D1%8B%D0%B9_%D0%BA%D0%BE%D0%B4) ([двоично-десятичный](https://ru.wikipedia.org/wiki/%D0%94%D0%B2%D0%BE%D0%B8%D1%87%D0%BD%D0%BE-%D0%B4%D0%B5%D1%81%D1%8F%D1%82%D0%B8%D1%87%D0%BD%D1%8B%D0%B9_%D0%BA%D0%BE%D0%B4)) код, определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, [T-триггерах](https://ru.wikipedia.org/wiki/T-%D1%82%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80) и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

## Содержание

* [1 Классификация](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.9A.D0.BB.D0.B0.D1.81.D1.81.D0.B8.D1.84.D0.B8.D0.BA.D0.B0.D1.86.D0.B8.D1.8F)
* [2 Двоичные счетчики](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.94.D0.B2.D0.BE.D0.B8.D1.87.D0.BD.D1.8B.D0.B5_.D1.81.D1.87.D0.B5.D1.82.D1.87.D0.B8.D0.BA.D0.B8)
* [3 Двоичные счетчики с параллельным переносом](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.94.D0.B2.D0.BE.D0.B8.D1.87.D0.BD.D1.8B.D0.B5_.D1.81.D1.87.D0.B5.D1.82.D1.87.D0.B8.D0.BA.D0.B8_.D1.81_.D0.BF.D0.B0.D1.80.D0.B0.D0.BB.D0.BB.D0.B5.D0.BB.D1.8C.D0.BD.D1.8B.D0.BC_.D0.BF.D0.B5.D1.80.D0.B5.D0.BD.D0.BE.D1.81.D0.BE.D0.BC)
* [4 Счетчики с последовательно-параллельным переносом](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.A1.D1.87.D0.B5.D1.82.D1.87.D0.B8.D0.BA.D0.B8_.D1.81_.D0.BF.D0.BE.D1.81.D0.BB.D0.B5.D0.B4.D0.BE.D0.B2.D0.B0.D1.82.D0.B5.D0.BB.D1.8C.D0.BD.D0.BE-.D0.BF.D0.B0.D1.80.D0.B0.D0.BB.D0.BB.D0.B5.D0.BB.D1.8C.D0.BD.D1.8B.D0.BC_.D0.BF.D0.B5.D1.80.D0.B5.D0.BD.D0.B)
* [5 См. также](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.A1.D0.BC._.D1.82.D0.B0.D0.BA.D0.B6.D0.B5)
* [6 Примечания](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.9F.D1.80.D0.B8.D0.BC.D0.B5.D1.87.D0.B0.D0.BD.D0.B8.D1.8F)
* [7 Ссылки](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#.D0.A1.D1.81.D1.8B.D0.BB.D0.BA.D0.B8)

## Классификация

Счётчики классифицируют:

* по числу устойчивых состояний триггеров
  + на двоичных триггерах
  + на троичных триггерах[[1]](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#cite_note-1)
  + на n-ичных триггерах
* по модулю счёта:
  + двоично-десятичные ([декада](https://ru.wikipedia.org/wiki/%D0%94%D0%B5%D0%BA%D0%B0%D0%B4%D0%B0));
  + двоичные;
  + с произвольным постоянным модулем счёта;
  + с переменным модулем счёта;
* по направлению счёта:
  + суммирующие;
  + вычитающие;
  + реверсивные;
* по способу формирования внутренних связей:
  + с последовательным переносом;
  + с ускоренным переносом;
    - с параллельным ускоренным переносом;
    - со сквозным ускоренным переносом;
  + с комбинированным переносом;
  + кольцевые;
* по способу переключения триггера:
  + синхронные;
  + асинхронные;
* Счётчик Джонсона[[2]](https://ru.wikipedia.org/wiki/%D1%F7%B8%F2%F7%E8%EA_%28%FD%EB%E5%EA%F2%F0%EE%ED%E8%EA%E0%29#cite_note-2)

## Двоичные счетчики

Схему двоичного счетчика можно получить с помощью формального [синтеза](https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B9_%D1%81%D0%B8%D0%BD%D1%82%D0%B5%D0%B7), однако более наглядным путем представляется эвристический. Таблица истинности двоичного счетчика — последовательность двоичных чисел от нуля до 2^n-1, где n - разрядность счётчика. Наблюдение за разрядами чисел, составляющих таблицу, приводит к пониманию структурной схемы двоичного счетчика. Состояния младшего разряда при его просмотре по соответствующему столбцу таблицы показывают чередование нулей и единиц вида 01010101..., что естественно, т. к. младший разряд принимает входной сигнал и переключается от каждого входного воздействия. В следующем разряде наблюдается последовательность пар нулей и единиц вида 00110011... . В третьем разряде образуется последовательность из четверок нулей и единиц 00001111... и т.д. Из этого наблюдения видно, что следующий по старшинству разряд переключается с частотой, в два раза меньшей, чем данный.

Известно, что счетный триггер делит частоту входных импульсов на два. Сопоставив этот факт с указанной выше закономерностью, видим, что счетчик может быть построен в виде цепочки последовательно включенных счетных триггеров. Заметим, кстати, что согласно ГОСТу входы элементов изображаются слева, а выходы справа. Соблюдение этого правила ведет к тому, что в числе, содержащемся в счетчике, младшие разряды расположены левее старших.

## Двоичные счетчики с параллельным переносом

Выше рассмотрены схемы двоичных последовательных счетчиков, то есть таких счетчиков, в которых при изменении состояния определенного триггера возбуждается последующий триггер, причем триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счетчика: меньшая скорость счета по сравнению с параллельными счетчиками и возможность появления ложных сигналов на выходе схемы. В параллельных счетчиках синхронизирующие сигналы поступают на все триггеры одновременно.

Последовательный характер переходов триггеров счетчика является источником ложных сигналов на его выходах. Например, в счетчике, ведущем счет в четырёхразрядном двоичном коде с «весами» 8-4-2-1, при переходе от числа 7_{10} = 0111_2к числу 8_{10} = 1000_2на выходе появится следующая последовательность сигналов:

0111 ->ð 0110 ->ð 0100 ->ð 0000 ->ð 1000

Это означает, что при переходе из состояния 7 в состояние 8 на входах счетчика на короткое время появятся состояния 6; 4; 0. Эти дополнительные состояния могут вызвать ложную работу других устройств, например, если к такому счетчику подключён [дешифратор](https://ru.wikipedia.org/wiki/%D0%94%D0%B5%D1%88%D0%B8%D1%84%D1%80%D0%B0%D1%82%D0%BE%D1%80), то на его выходах 0, 4, 6 могут кратковременно возникнуть активные состояния, которые могут ложно изменить состояния подключенных к ним триггеров — это явление называется логическими «гонками» или «гонками сигналов». Исключить гонки можно применяя счетчики с соседним или противогоночным кодированием состояний, например, считающие в [рефлексивном коде Грея](https://ru.wikipedia.org/wiki/%D0%9A%D0%BE%D0%B4_%D0%93%D1%80%D0%B5%D1%8F).

С целью уменьшения времени протекания переходных процессов можно реализовать счетчик в варианте с подачей входных импульсов одновременно на все триггеры. В этом случае получим счетчик с параллельным переносом.

По схемам счетчиков всегда строятся счетчики, задержка переключения одного триггера у которых соизмерима с периодом считаемых импульсов. Пример. Задержка переключения одного триггера 30 нс, и если мы построим счетчик более чем 4-х разрядный, то при периоде счетных импульсов 120 нс могут начаться сбои счета, перенос не успевает распространиться по цепочке триггеров до прихода очередного счетного импульса.

Здесь на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счетчика и определяющие конкретные триггеры, которые изменяют свое состояние при данном входном импульсе. Принцип стробирования сводится к следующему: триггер меняет свое состояние при пропускании очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы.

Параллельные счетчики имеют более высокое быстродействие по сравнению с последовательными, поскольку синхронизирующие импульсы поступают на все триггеры одновременно.

Максимальным быстродействием обладают синхронные счетчики с параллельным переносом, структуру которых найдем эвристически, рассмотрев процессы прибавления единицы к двоичным числам и вычитания её из них.

## Счетчики с последовательно-параллельным переносом

В связи с ограничениями на построение счетчиков с параллельным переносом большой разрядности широкое распространение получили счетчики с групповой структурой, или счетчики с последовательно-параллельным переносом. Разряды таких счетчиков разбиваются на группы, внутри которых организуется принцип параллельного переноса. Сами же группы соединяются последовательно с использованием [конъюнкторов](https://ru.wikipedia.org/wiki/%D0%9A%D0%BE%D0%BD%D1%8A%D1%8E%D0%BD%D0%BA%D1%82%D0%BE%D1%80), формирующих перенос в следующую группу при единичном состоянии всех триггеров предыдущих. При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор к прямому пропусканию входного сигнала на следующую группу.

В наихудшем для быстродействия случае, когда перенос проходит через все группы и поступает на вход последней,

tУСТ = t • (ĺ — 1) + tГР

где ĺ — число групп, tГР — время установления кода в группе.

В развитых сериях ИС обычно имеется по 5…10 вариантов двоичных счетчиков, выполненных в виде 4-х разрядных групп (секций). Каскадирование секций может выполняться путем их последовательного включения по цепям переноса, организации параллельно-последовательных переносов или для более сложных счетчиков с двумя дополнительными управляющими входами разрешения счета и разрешения переноса путем организации параллельных переносов и в группах и между ними.

Особенностью двоичных счетчиков синхронного типа является наличие ситуаций с одновременным переключением всех его разрядов (например, для суммирующего счетчика при переходе от кодовой комбинации 11…1 к комбинации 00…0 при переполнении счетчика и выработке сигнала переноса). Одновременное переключение многих триггеров создает значительный токовый импульс в цепях питания ЦУ и может привести к сбою в их работе. Поэтому в руководящих материалах по использованию некоторых БИС/СБИС программируемой логики, в частности, имеется ограничение на разрядность двоичных счетчиков заданной величиной k (например, 16). При необходимости применения счетчика большей разрядности рекомендуется переходить к коду Грея, для которого переходы от одной кодовой комбинации к другой сопровождаются переключением всего одного разряда. Правда, для получения результата счета в двоичном коде придется использовать дополнительно преобразователь кода, но это является платой за избавление от токовых импульсов большой интенсивности в цепях питания.

=======================================================