

第 1 章 数制与码制

1.1 概述

电子信号可用于表示任何信息，如符号、文字、语音、图像等，从表现形式上可归为两类：模拟信号和数字信号。模拟信号的特点是时间和幅度上都连续变化（连续的含义是在某一取值范围内可以取无限多个数值）。交流放大电路的电信号就是模拟信号，如图 1-1 所示。我们把工作在模拟信号下的电子电路称为模拟电路。

数字信号是时间和幅度上都不连续变化的离散的脉冲信号，例如图 1-2 所示。用数字信号对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称为数字逻辑电路。




图 1-1




图 1-2

对于图 1-2 给出的脉冲波形，它从高电平变化到低电平，再从低电平变化到高电平。对脉冲边沿的定义，如图 1-3，在 t_0 时刻首先出现的为前沿，在 t_1 时刻随后出现的为后沿。对于理想脉冲我们假设上升沿和下降沿没有时间差。对于非理想脉冲波形及脉冲波形的产生和变换在第 10 章将详细介绍。




图 1-3

数字电路通常是根据脉冲信号的有无进行工作的，而与脉冲幅度无关，所以抗干扰能力强、准确度高。虽然数字信号的处理电路比较复杂，但因信号本身的波形十分简单，只有两种状态——有或无，在电路中具体表现为高电位和低电位（通常用 1 和 0 表示），所以用于数字电路的半导体管不是工作在放大状态而是工作在开关状态，要么饱和导通，要么截止，因

此制作时工艺要求相对低，易于集成化。随着数字集成电路制作技术的发展，数字电路在通信、计算机、自动控制、航天等各个领域获得了广泛的应用。

数字信号通常都是用数码表示的。数码不仅可以用来表示数量的大小，还可以用来表示事物或事物的不同状态。用数码表示数量大小时，需要用多位数码表示。通常把多位数码中每一位的构成方法及从低位到高位进位的规则称为数制。在用于表示不同事物时，这些数码已经不再具有表示数量大小的含义，它们只是不同事物的代号。比如，我们每个人的身份证号码，这些号码仅仅表示不同对象，没有数量大小的含义。为了便于记忆和查找，在编制代码时总要遵循一定的规则，这些规则就称为码制。考虑到信息交换的需要，通常会制定一些大家共同使用的通用代码。例如：目前国际上通用的美国信息交换标准代码（ASCII码，见本章第 1.5 节）就属于这一种。

1.2 几种常用的数制

任何一个数都可以用不同的进位体制来表示，但不同进位计数体制的运算方法和难易程度各不相同，这对数字系统的性能有很大影响。常用的进位计数制有十进制、二进制、八进制、十六进制。

1.2.1 十进制

十进制数的特点：

- 每一位有 10 个数码，即 0~9；
- 由低位向高位的进位原则是“逢十进一”。

这里先说明两个概念，用来表示某种进位体制的数码的个数叫做基数。不同位置上数字代表的数值大小叫做权位，简称权。因此，十进制的基数为 10，权为 10^i 。例如 125.37，从左至右，第一个为百位，该位置上的 1 代表 100，权为 10^2 ，把 125.37 按权的形式展开为

$$125.37 = 1 \times 10^2 + 2 \times 10^1 + 5 \times 10^0 + 3 \times 10^{-1} + 7 \times 10^{-2}$$

所以任何一个十进制数 D 均可展开为

$$D = \sum_{i=-m}^{n-1} k_i 10^i \quad (1-1)$$

式中 k_i 是第 i 位的系数，它可以是 0~9 这 10 个数码中的任何一个。若整数部分的位数是 n ，小数部分的位数是 m ，则 i 是包含从 $n-1 \sim 0$ 的所有正整数和从 $-1 \sim -m$ 的所有负整数。

若以 N 取代式中的 10，即可得到任意进制（ N 进制）数按十进制展开式的普遍形式：

$$D = \sum_{i=-m}^{n-1} k_i N^i \quad (1-2)$$

式中 i 的取值与式（1-1）的规定相同。 N 是计数的基数， k_i 是第 i 位的系数， N^i 称为第 i 位的权。

1.2.2 二进制

二进制数的特点：

◆ 2 ◆

- 每一位有 0 和 1 有 2 个数码；
- 由低位向高位的进位原则是“逢二进一”。

所以二进制数各位的权是基 2 的幂。任意一个二进制数按权展开式为

$$D = \sum_{i=-m}^{n-1} k_i 2^i \quad (1-3)$$

并计算出它所表示的十进制数的大小。例如

$$(110.01)_2 = 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = (6.75)_{10}$$

上式中分别使用下脚标 2 和 10 表示括号里的数是二进制数和十进制数。有时也用 B (Binary) 和 D (Decimal) 代替 2 和 10 这两个脚注。采用二进制计数制，对计算机等数字系统来说，运算、存储和传输极为方便可靠，然而二进制数书写起来很不方便。为此人们经常采用八进制数和十六进制计数制来进行书写或打印。

1.2.3 八进制

八进制数的特点：

- 每一位有 8 数码，即 0~7；
- 由低位向高位的进位原则是“逢八进一”。

所以八进制数各位的权是基 8 的幂。任意一个八进制数按权展开式 $D = \sum_{i=-m}^{n-1} k_i 8^i$ 。

并计算出它所表示的十进制数的大小。例如

$$(23.8)_8 = 2 \times 8^1 + 3 \times 8^0 + 8 \times 8^{-1} = (20)_{10}$$

上式中使用下脚标 8 表示括号里的数是八进制数。有时也用 O(Octal)表示八进制数。

1.2.4 十六进制

十六进制的特点：

- 每一位有 16 数码，即它由 0~9, A~F 组成，与 10 进制的对应关系是：0~9 对应 0~9, A~F 对应 10~15；
- 由低位向高位的进位原则是“逢十六进一”。

所以十六进制数各位的权是基 16 的幂。任意一个十六进制数按权展开式为

$$D = \sum_{i=-m}^{n-1} k_i 16^i \quad (1-4)$$

并计算出它所表示的十进制数的大小。例如

$$(1B.8)_{16} = 1 \times 16^1 + 11 \times 16^0 + 8 \times 16^{-1} = (27.5)_{10}$$

上式中使用下脚标 16 表示括号里的数是十六进制数。

几种常用数制之间的变换关系见表 1-1。

表 1-1 几种常用数制之间的变换关系

十 进 制 数	二 进 制 数	八 进 制 数	十 六 进 制 数
0	0000	0	0
1	0001	1	1
2	0010	2	2
3	0011	3	3

4	0100	4	4
5	0101	5	5
6	0110	6	6
7	0111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F

1.3 不同进制间的转换

1.3.1 二进制数转换十进制数

把二进制数转换为等值的十进制数，通常采用“加权法”，即把二进制数首先写成加权系数展开式，然后按十进制加法规则求和。例如

$$(101.01) = 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = (5.25)_{10}$$

1.3.2 十进制数转换二进制数

十进制数转换成等值的二进制数，需要将十进制数的整数部分和小数部分分别进行转换，因二者的转换方法是不相同的。

1. 整数部分的转换

假定十进制整数为 $(D)_{10}$ 等值的二进制数为 $k_n k_{n-1} \cdots k_0$ ，则有

$$\begin{aligned} (D)_{10} &= (k_n 2^n + k_{n-1} 2^{n-1} + \cdots + k_1 2^1 + k_0 2^0) \\ &= 2(k_n 2^{n-1} + k_{n-1} 2^{n-2} + \cdots + k_1) + k_0 \end{aligned}$$

上式表明，若将 $(D)_{10}$ 除以 2 得到的商为 $k_n 2^{n-1} + k_{n-1} 2^{n-2} + \cdots + k_1$ ，而余数即 k_0 ，因此不难看出，若将 $(D)_{10}$ 除以 2 得到的商再除以 2，则所得余数即 k_1 。

具体做法是：用 2 去除十进制整数，可以得到一个商和余数；再用 2 去除商，又会得到一个商和余数，如此进行，直到商为 0 时为止。然后把所有余数按逆序排列，也就是把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列起来，这就是所谓“除 2 取余，逆序排列”。

例如，将十进制数 98 转化为二进制数，可如下进行

		余数	
2	98	0	低位
2	49	1	
2	24	0	
2	12	0	
2	6	0	
2	3	1	
2	1	1	高位
	0		

故

$$(98)_{10} = (1100010)_2$$

2. 小数部分的转换

假定十进制小数为 $(D)_{10}$ ，等值的二进制数为 $0.k_n k_{n-1} \dots k_0$ ，则有

$$(D)_{10} = (k_{-1} 2^{-1} + k_{-2} 2^{-2} + \dots + k_{-m} 2^{-m})$$

将上式两边同乘以 2 得到

$$2(D)_{10} = k_{-1} + (k_{-2} 2^{-1} + k_{-3} 2^{-2} \dots + k_{-m} 2^{-m+1})$$

上式说明，将小数 $(D)_{10}$ 乘以 2 所得乘积的整数部分即 k_{-1} 。

同理，将乘积的小数部分再乘以 2 又可得到

$$2(k_{-2} 2^{-1} + k_{-3} 2^{-2} \dots + k_{-m} 2^{-m+1}) = k_{-2} + (k_{-3} 2^{-1} + k_{-4} 2^{-2} \dots + k_{-m} 2^{-m+2})$$

依此类推，将每次乘 2 后得到乘积的小数部分再乘以 2，便可求出二进制小数的每一位了。

具体做法是：用 2 乘十进制小数，可以得到积，将积的整数部分取出，再用 2 乘余下的小数部分，又得到一个积，再将积的整数部分取出，如此进行，直到积中的小数部分为 0，或者达到所要求的精度为止。然后把取出的整数部分按顺序排列起来，先取的整数作为二进制小数的高位有效位，后取的整数作为低位有效位。总结来说，十进制小数转换成二进制小数采用“乘 2 取整，顺序排列”法。

例如，将 $(0.625)_{10}$ 转化为二进制小数时可如下进行

$0.625 \times 2 = 1.25$	整数部分=1
$0.25 \times 2 = 0.5$	整数部分=0
$0.5 \times 2 = 1.0$	整数部分=1

故

$$(0.625)_{10} = (0.101)_2$$

高位
↓
低位

1.3.3 八进制、十六进制与二进制相互转换

由于八进制数的基数 $8=2^3$ ，而十六进制的基数 $16=2^4$ ，所以 3 位二进制数恰好等于 1 位八进制数，4 位二进制数恰好等于 1 位十六进制数，因此，二进制转换成等值的八进制（或十六进制）的规则是：从二进制的小数点处开始，向左右两边按每 3 位（或 4 位）二进制数化为一组，不是 3 位（或 4 位）的，整数部分可在最高位的左边添 0，小数部分可在最低位的右边添 0，每组用 1 位等值的八进制（或十六进制）数代替，即可得到相应的八进制（或十六进制）数。举例说明如下：

将二进制数 110 100 011 . 101 000 011 转换成等值的八进制和十六进制数。

$$(10\ 100\ 011\ .\ 101\ 000\ 1)_2 = (010\ /100\ /011\ .\ 101\ /000\ /100)_2 = (243.504)_8$$

$$(10\ 100\ 011\ .\ 101\ 000\ 1)_2 = (1010\ /0011\ .\ 1010\ /0010)_2 = (A3.A2)_6$$

八进制（或十六进制）数转换成等值的二进制数时，只要按照上述规则进行逆变换即可。

例如， $(1C9.2F)_{16} (0001\ 1100\ 1001.0010\ 1111)_2$

在将十六进制数转换为十进制数时，可将各位按权展开后相加求和得。在将十进制转换为十六进制时，可以先转换为二进制数，然后再将得到的二进制数转换为等值的十六进制数。

1.4 二进制算数运算

1.4.1 二进制算术运算的特点

二进制数的加、减、乘、除四则运算，在数字系统中是经常遇到的，它们的运算规则与十进制数很相似。加法运算是最基本的一种运算，在计算机中，引入补码表示后，加上一些控制逻辑，利用加法就可以实现二进制的减法、乘法和除法运算。

1. 二进制的加法运算

二进制加法运算法则： $0+0=0$ ； $0+1=1+0=1$ ； $1+1=10$ （逢2进1）。

【例 1-1】求 $(1011011)_2 + (1010.11)_2$

$$\begin{array}{r} 1011011 \\ + \quad 1010.11 \\ \hline 1100101.11 \end{array}$$

则 $(1011011)_2 + (1010.11)_2 = (1100101.11)_2$

2. 二进制数的减法运算

二进制减法运算法则为： $0-0=1-1=0$ ； $0-1=1$ （借1当2）； $1-0=1$ 。

【例 1-2】求 $(1010110)_2 - (1101.11)_2$

$$\begin{array}{r} 1010110 \\ - \quad 1101.11 \\ \hline 1001000.01 \end{array}$$

则 $(1010110)_2 - (1101.11)_2 = (1001000.01)_2$

3. 二进制数的乘法运算

二进制乘法运算法则为： $0 \times 0 = 0$ ； $0 \times 1 = 1 \times 0 = 0$ ； $1 \times 1 = 1$ 。

【例 1-3】求 $(1011.01)_2 \times (101)_2$

$$\begin{array}{r} 1011.01 \\ \times \quad 101 \\ \hline 1011\ 01 \\ 00000\ 0 \\ + \quad 101101 \\ \hline 111000\ 01 \end{array}$$

则 $(1011.01)_2 \times (101)_2 = (111000.01)_2$

可见，二进制乘法运算可归结为“加法与移位”。

4. 二进制数的除法运算

二进制除法运算法则为： $0 \div 0 = 0$ ； $0 \div 1 = 0$ ； $1 \div 1 = 1$ 。

求 $(100100.01)_2 \div (101)_2 = ?$

$$\begin{array}{r}
 111.01 \\
 101 \overline{) 100100.01} \\
 \underline{101} \\
 1000 \\
 \underline{101} \\
 110 \\
 \underline{101} \\
 101 \\
 \underline{101} \\
 0
 \end{array}$$

则 $(100100.01)_2 \div (101)_2 = (111.01)_2$

可见，二进制除法运算可归结为“减法与移位”。

1.4.2 原码、反码、补码和补码运算

1. 原码

正数的符号位为 0，负数的符号位为 1，其他位按照一般的方法数的绝对值来表示就构成了原码。

【例 1-4】求当机器字长为 8 位二进制数的原码。

$$X = +1011011 \quad Y = -1011011$$

解： $[X]_{\text{原码}} = 01011011$ $[Y]_{\text{原码}} = 11011011$

2. 反码

二进制数 N 的反码 $(N)_{\text{INV}}$ 是这样定义的

$$(N)_{\text{INV}} = \begin{cases} N & (\text{当 } N \text{ 为正数}) \\ 2^n - 1 - N & (\text{当 } N \text{ 为负数}) \end{cases} \quad (1-5)$$

具体来说，对于一个带符号的数来说，正数的反码与其原码相同，负数的反码为其原码除符号位以外的各位按位取反。

【例 1-5】求机器字长为 8 位二进制数的反码。

$$X = +1011011 \quad Y = -1011011$$

解： $[X]_{\text{原码}} = 01011011$ $[X]_{\text{反码}} = 01011011$

$$[Y]_{\text{原码}} = 11011011 \quad [Y]_{\text{反码}} = 10100100$$

负数的反码与负数的原码有很大的区别，反码通常用作求补码过程中的中间形式。

3. 补码

引入补码以后，计算机中的加减运算都可以统一化为补码的加法运算，其符号位也参与运算。为了说明补码运




图 1-3 说明补码运算原理的例子

算的原理,我们先来讨论一个生活中常见的事例。例如,你在6点钟的时候发现自己的手表停在9点上了,因而必须把表针拨回到6点,由图1-3可以看出,这时有两种拨法:第一种拨法是往回拨3格, $9-6=3$, 拨回到了6点;另一种拨法是往前拨9格, $9+9=18$ 。由于表盘的最大数只有12,超过12以后的“进位”将自动消失,于是就只剩下减去12以后的余数了,即 $18-12=6$, 也将表针拨回到了6点。这个例子说明, $9-6$ 的减法运算可以用 $9+9$ 的加法运算代替。因为3和9相加正好等于产生进位的模数12,所以我们称9为-3对模12的补数,也称为补码(Complement)。

从这个例子中可以得出一个结论,就是在舍弃进位的条件下,减去某个数可以用加上它的补码来代替。这个结论同样适用于二进制数的运算。一个4位二进制数的模为16。例如:0111(7)是-1001(9)对模16的补码。

基于上述原理,对于有效数字(不包括符号位)为 n 位的二进制数 N ,它的补码 $(N)_{COMP}$ 表示方法为

$$(N)_{COMP} = \begin{cases} N & (\text{当 } N \text{ 为正数}) \\ 2^n - N & (\text{当 } N \text{ 为负数}) \end{cases} \quad (1-6)$$

由式1-6可知,正数(当符号位为0时)的补码与原码相同,负数(当符号位为1时)的补码等于 $(N)_{INV} + 1 = 2^n - N$,即负数的补码为其反码加1。

【例1-6】 写出二进制数的补码。(1) $X=+1011011$ (2) $Y=-1011011$

解: (1) 根据定义有: $[X]_{\text{原码}}=01011011$ $[X]_{\text{补码}}=01011011$

(2) 根据定义有: $[Y]_{\text{原码}}=11011011$ $[Y]_{\text{反码}}=10100100$
 $[Y]_{\text{补码}}=10100101$

补码表示的整数范围是 $-2^{n-1} \sim 2^{n-1}-1$, 其中 n 为机器字长。8位二进制补码表示的整数范围是-128~+127(-128表示为10000000,无对应的原码和反码)。16位二进制补码表示的整数范围是-32768~+32767。当运算结果超出这个范围时,就不能正确表示数了,此时称为溢出。

4. 补码加、减运算规则

① 运算规则

$$[X+Y]_{\text{补}}=[X]_{\text{补}}+[Y]_{\text{补}}$$

$$[X-Y]_{\text{补}}=[X]_{\text{补}}+[-Y]_{\text{补}}$$

② 溢出判断,一般用双符号位进行判断

符号位00表示正数;11表示负数;结果的符号位为01时,称为上溢;为10时,称为下溢。

【例1-7】 设 $x=0.1101$, $y=-0.0111$, 符号位为双符号位用补码求 $x+y$, $x-y$ 。

解: $[x]_{\text{补}}+[y]_{\text{补}}=00\ 1101+11\ 1001=00\ 0110$

$[x-y]_{\text{补}}=[x]_{\text{补}}+[-y]_{\text{补}}=00\ 1101+00\ 0111=01\ 0100$ 。结果错误,正溢出。

1.5 几种常用的编码

在数字系统中,用预先规定的方法将文字、数字或其他对象编成二进制的数码,这种给

信息分配的二进制代码称为对信息的编码。

1.5.1 二一十进制编码(BCD)

在数字系统中,各种数据要转换为二进制代码才能进行处理,而人们习惯于使用十进制数,所以在数字系统的输入输出中仍采用十进制数,这样就产生了用4位二进制数表示1位十进制数的方法。这种用于表示十进制数的二进制代码称为二一十进制代码(Binary Coded Decimal),简称为BCD码。

十进制数有0~9共10个数码,所以表示1位十进制数,至少需要4位二进制数,但4位二进制数可以产生 $2^4=16$ 种组合,因此用4位二进制数表示1位十进制数,有6种组合是多余的。因而,十进制数的二进制编码可以有多种编码方案,每种编码都有它的特点。表1-2列举了目前常用的几种编码。

表 1-2 常用的十进制代码

十 进 制 数	8421 码	余 3 码	2421 码	5211 码	余 3 循环码
0	0000	0011	0000	0000	0010
1	0001	0100	0001	0001	0110
2	0010	0101	0010	0100	0111
3	0011	0110	0011	0101	0101
4	0100	0111	0100	0111	0100
5	0101	1000	1011	1000	1100
6	0110	1001	1100	1001	1101
7	0111	1010	1101	1100	1111
8	1000	1011	1110	1101	1110
9	1001	1100	1111	1111	1010

8421码是十进制代码中最简单、最常用的一种编码。这种编码是将每个十进制数码用4位二进制数表示,按自然二进制数的规律排列,并且指定前面10个代码依次表示数码0~9。8421码是一种有权码,每位都有固定的权。各位的权从左到右分别是8、4、2、1,其按权展开式如下

$$N = a_3W_3 + a_2W_2 + a_1W_1 + a_0W_0 \quad (1-7)$$

式(1-7)中: a_3 、 a_2 、 a_1 、 a_0 为各位的代码; W_3 、 W_2 、 W_1 、 W_0 为各位的权值。8421码的权为 $W_3=8$ 、 $W_2=4$ 、 $W_1=2$ 、 $W_0=1$ 。例如,8421码0110的按权展开式为 $0 \times 8 + 1 \times 4 + 1 \times 2 + 0 \times 1 = 6$,因而,代码0110表示十进制数码6。8421码对应十进制的10个数码的表示与普通二进制中的表示完全一样,很容易实现彼此之间的转换。必须指出,在8421码中不允许出现1010~1111这几个代码,因为在十进制中没有数码同它们对应。

【例 1-7】把下面的十进制数转换为8421码。

(a) 25 (b) 89 (c) 150 (d) 3269

解: (a) $(25)_{10} = (00100101)_{8421}$; (b) $(89)_{10} = (10001001)_{8421}$;

(c) $(150)_{10} = (000101010000)_{8421}$; (d) $(3269)_{10} = (0011001001101001)_{8421}$

2421码和8421码相似,也是一种权码,它用4位二进制表示1位十进制数,所不同的

是 2421 码的权从左到右分别为 2, 4, 2, 1, 即其权为 $W_3=2$, $W_2=4$, $W_1=2$, $W_0=1$ 。例如, 2421 的 1100, 其按权展开式为 $1 \times 2 + 1 \times 4 + 0 \times 2 + 0 \times 1 = 6$, 因而, 代码 1100 表示十进制数码 6。2421 是一种“对 9 的自补”代码。在这种编码中, 十进制数 0 和 9、1 和 8、2 和 7、3 和 6、4 和 5 的对应码位, 互为补码。

余 3 码是一种特殊的 8421 码, 它是由 8421 码加 3 后形成的, 所以叫余 3 码。例如, 十进制数 4 在 8421BCD 码中是 0100, 在余 3 码中就成为 0111。余 3 码的各位无固定的权。

5211 码是另一种恒权代码。计数器分频作用后 (参看第 6 章) 可以发现, 如果按 8421 码接成十进制计数器, 则连续输入计数脉冲时 4 个触发器输出的脉冲, 对于计数脉冲的分频比从低到高依次为 5:2:1:1, 5211 码每一位的权正好与 8421 码的十进制计数器 4 个触发器的输出脉冲的分频比相对应, 这种对应关系在构成某些数字系统时很有用。

余 3 循环码是一种变权码, 每一位的 1 不代表固定的值, 它主要特点是相邻的两个代码之间仅有一位状态不同。因此, 按余 3 循环码接成的计数器, 每次状态转换过程中只有一个触发器翻转, 译码不会产生竞争冒险现象 (参看第 6 章)。

【例 1-8】 把下面的十进制数转换为余 3 码。

(a) 25 (b) 89 (c) 150 (d) 3269

解: (a) $(25)_{10} = (01011000)_{8421}$; (b) $(89)_{10} = (10111100)_{8421}$;

(c) $(150)_{10} = (010010000011)_{8421}$; (d) $(3269)_{10} = (0110010110011100)_{8421}$

1.5.2 可靠性编码

代码在数字系统或者计算机中形成及传送的过程中都可能发生错误, 为使代码不易出错, 或者出错时容易发现, 甚至能查出错误的位置, 除提高计算机本身的可靠性外, 人们还采用可靠性编码。

目前, 常用的可靠性编码有格雷 (Gray) 码和奇偶校验码。下面分别介绍这两种代码的组成及特点。

1. 格雷码

格雷码又叫循环码。从表 1-3 的 4 位格雷码编码表中可以看出格雷码的构成方法, 就是每一位的状态变化都按一定的顺序循环。如果从 0000 开始, 最右边一位的状态按 0110 顺序循环变化, 右边第二位的状态按 00111100 顺序循环变化, 右边第三位 0000111111110000 顺序循环变化。可见, 自右向左, 每一位状态循环中连续的 0、1 数目增加一倍。由于 4 位格雷码只有 16 个, 所以最左边一位的状态只有半个循环, 即 0000000011111111。按照上面的原则, 我们很容易得到更多位数的格雷码。

表 1-3 4 位格雷码与二进制代码的比较

编 码 顺 序	二 进 制 代 码	格 雷 码
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100

8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000

格雷码最大的特点，就是任意两个相邻的代码之间仅有一位不同，其余各位均相同。在数字系统中，经常要求代码按一定顺序变化，例如按自然规律计数。如果用普通二进制对十进制数进行编码，则进行二进制加法计数时，十进制数从 5 到 6，其相应的二进制代码从 0101 变到 0110，二进制代码 0101 的最低两位都要改变。若两位的变化不是同时发生（在实际电路中，没有绝对的同时发生），那么，在计数过程中就可能短暂地出现其他代码（0111 或 0100），尽管这种误码出现时间是短暂的，但在有些情况下却是不允许的，因为这可能导致电路状态错误或输出错误。若采用格雷码，由于其相邻两个代码只有一位不同，故不可能跳变到其他代码，从而可避免出现这种错误。

2. 奇偶校验码

奇偶校验码是一种能检验出二进制信息在传送过程中出现错误的代码。这种代码由两部分组成：一部分是信息位，这就是需要传送的信息本身；另一部分是奇偶校验位，它使整个代码中 1 的个数按预先的规定成为奇数或偶数。当信息位和校验位中 1 的总个数为奇数时，称为奇校验，而 1 的总个数为偶数时，称为偶校验。由 4 位信息位及 1 位奇偶校验位构成的 5 位奇偶校验码见表 1-4。

表 1-4 十进制数码的奇偶校验码

十进制数码	带奇校验的 8421 码		带偶校验的 8421 码	
	信 息 位	校 验 位	信 息 位	校 验 位
0	0000	1	0000	0
1	0001	0	0001	1
2	0010	0	0010	1
3	0011	1	0011	0
4	0100	0	0100	1
5	0101	1	0101	0
6	0110	1	0110	0
7	0111	0	0111	1
8	1000	0	1000	1
9	1001	1	1001	0

这种编码的特点是：是每一个代码中含有 1 的个数总是奇（偶）数个。这样，一旦某代码在传送过程中出现 1 的个数不是奇（偶）数时，就会被发现。

必须指出，奇偶校验码只能发现代码的一位（或奇数位）出错，而不能发现两位（或偶数位）出错。由于两位出错的概率远低于一位出错的概率，所以用奇偶校验码来检测代码在传送过程中的错误是有效的。

1.5.3 字符代码

计算机处理的数据不仅有数字,还有字母、标点符号、运算符号及其他特殊符号。这些数字、字母和专用符号统称字符。字符都必须用二进制代码来表示。它们的编码称为字符代码。

ASCII 码,即美国信息交换标准码(American Standard Code for Information Interchange),是由美国国家标准学会(American National Standard Institute, ANSI)制定的一种常用的字符代码。它已被国际标准化组织(International Organization for Standardization, ISO)确定为国际标准。ASCII 码用 7 位二进制数表示 128 种不同的字符,其中有 96 个图形字符,它们是 26 个大写英文字母和 26 个小写英文字母,10 个数字符号,34 个专用符号,此外还有 32 个控制字符,具体见表 1-5。ASCII 码中控制码的含义见表 1-6。

表 1-5 7 位 ASCII 码编码表

字 符 b ₄ b ₃ b ₂ b ₁	b ₇ b ₆ b ₅				000	001	010	011	100	101	110	111
0000	NUL	DLE	SP	0	@	P	\	p				
0001	SOH	DC1	!	1	A	Q	a	q				
0010	STX	DC2	“	2	B	R	b	r				
0011	ETX	DC3	#	3	C	S	c	s				
0100	EOT	DC4	\$	4	D	T	d	t				
0101	ENQ	NAK	%	5	E	U	e	u				
0110	ACK	SYN	&	6	F	V	f	v				
0111	BEL	ETB	‘	7	G	W	g	w				
1000	BS	CAN	(	8	H	X	h	x				
1001	HT	EM	)	9	I	Y	i	y				
1010	LF	SUB	*	:	J	Z	j	z				

续表

字 符 b ₄ b ₃ b ₂ b ₁	b ₇ b ₆ b ₅							
	000	001	010	011	100	101	110	111
1011	VT	ESC	+	;	K	[	k	{
1100	FF	FS	,	<	L	\	l	
1101	CR	GS	-	=	M	]	m	}
1110	SO	RS	.	>	N	↑	n	~
1111	SI	US	/	?	O	←	o	DEL

表 1-6 ASCII 码中控制码的含义

代 码	含 义	
NUL	Null	空白, 无效
SOH	Start of heading	标题开始
STX	Start of text	正文开始
ETX	End of text	文本结束
EOT	End of transmission	传输结束
ENQ	Enquiry	询问
ACK	Acknowledge	承认
BEL	Bell	报警
BS	Backspace	退格

HT	Horizontal tab	横向制表
LF	Line feed	换行
VT	Vertical tab	垂直制表
FF	Form feed	换页
CR	Carriage return	回车
SO	Shift out	移出
SI	Shift in	移入
DLE	Date Link escape	数据通信换码
DC1	Device control1	设备控制 1
DC2	Device control2	设备控制 2
DC3	Device control3	设备控制 3
DC4	Device control4	设备控制 4
NAK	Negative acknowledge	否定
SYN	Synchronous idle	空转同步
ETB	End of transmission block	信息块传输结束
CAN	Cancel	作废
EM	End of medium	媒体用毕
SUB	Substitute	代替, 置换
ESC	Escape	扩展
FS	Eile separator	文件分隔
GS	Group separator	组分隔
RS	Record separator	记录分隔
US	Unit separator	单元分隔
SP	Space	空格
DEL	Delete	删除

计算机中实际用 8 位二进制代码表示一个字符, 称为一个字节。通常在 7 位标准码的左边最高位填入奇偶校验位, 它可以是奇校验, 也可以是偶校验。这种编码的好处是低 7 位仍然保持 7 位标准码的编码, 高位奇偶校验位不影响计算机内部处理和输入输出规则。此外, 还有直接采用 8 位二进制代码进行编码的 EBCDIC 码, 称为扩充的 BCD 码。

本章小结

不同的数码既可以用来表示不同数值的大小, 又可以用来表示不同的事物。

在用数码表示数量的大小时, 采用的各种计数进位制规则称为数制。十进制、二进制、八进制、十六进制的构成法是相同的, 不同点仅在于它们的基数和权不相等。基数是指数制中使用的数码的个数; 权是指数制中每一位所具有的值的大小。

在数字系统中, 任何数字、字母、符号都必须变成 0 和 1 的形式, 才能传送和处理。为表达众多的信息, 产生了二进制编码。本章中列举的十进制代码、格雷码、ASCII 码是几种常见的通用代码。

本章还介绍了二进制数的符号在数字电路中的表示方法——原码、反码、补码的概念, 以及采用补码进行带符号数加法运算的原理。

习题

[1-1] 表示任意两位十进制数，需要多少位二进制数？

[1-2] 将下列二进制数转为等值的十六进制数和等值的十进制数。

(1) $(10010111)_2$; (2) $(1101101)_2$; (3) $(0.01011111)_2$; (4) $(11.001)_2$

[1-3] 将下列十六进制数化为等值的二进制数和等值的十进制数。

(1) $(8C)_{16}$; (2) $(3D.BE)_{16}$; (3) $(8F.FF)_{16}$; (4) $(10.00)_{16}$

[1-4] 将下列十进制数转换成等效的二进制数和等效的十六进制数（要求二进制数保留小数点以后 4 位有效数字）。

(1) $(17)_{10}$; (2) $(127)_{10}$; (3) $(0.39)_{10}$; (4) $(25.7)_{10}$

[1-5] 将下列二进制数转换为八进制数和十六进制数。

(1) $(11001010)_2$ (2) $(1010110.011)_2$

(3) $(110011.101)_2$ (4) $(1110111.1101)_2$

[1-6] 将下列十进制数转换为 8421 码和余 3 码。

(1) $(74)_{10}$ (2) $(45.36)_{10}$ (3) $(136.45)_{10}$ (4) $(278.51)_{10}$

[1-7] 将下列 8421 码和 2421 码转换为十进制数。

(1) $(01101001)_{8421}$ (2) $(10010011)_{8421}$

(3) $(10011100)_{2421}$ (4) $(111010)_{2421}$

[1-8] 将下列数转换为其他进制的数。


(1) 将十进制数 548.75 转换为二进制数、八进制数、十六进制数；

(2) 将二进制数 1010101.101 转换为八进制数、十六进制数、十进制；

(3) 将八进制数 376.2 转换为二进制数、十六进制数、十进制数；

(4) 将十六进制数 3AF.D 转换为二进制数、八进制数、十进制数。

[1-9] 数字信号波形如下，试写出该波形所代表的二进制数。



[1-10] 画出下列二进制数的数字波形，设逻辑“1”=5V，逻辑“0”=0V。

(1) 001100110011; (2) 1111011101

[1-11] 写出下列二进制数的原码和补码。

(1) $(+1011)_2$; (2) $(+00110)_2$; (3) $(-1101)_2$; (4) $(-00101)_2$ 。

[1-12] 用二进制补码计算下列各式。

(1) $4+12$; (2) $7+12$; (3) $12-6$; (4) $24-12$;

(5) $8-11$; (6) $20-23$; (7) $-12-5$; (8) $-15-5$ 。

第 2 章 逻辑代数基础

逻辑代数也称布尔代数，是英国数学家乔治·布尔（George Boole）于 1847 年首先提出来的。它是分析和设计逻辑电路的一种数学工具，可以用来描述数字电路和数字系统的结构和特性。

逻辑代数用字母表示变量，这种变量称为逻辑变量。逻辑运算表示的是逻辑变量以及常量之间逻辑状态的推理运算，而不是数量之间的运算。用公式表示为： $Y=F(A, B, C, D\dots)$ 。这里的 A 、 B 、 C 、 D 为逻辑变量， Y 为逻辑函数， F 为某种对应的逻辑关系。

2.1 逻辑代数中的三种基本运算

2.1.1 逻辑代数中的变量和常量

逻辑代数与普通代数相似，有变量也有常量。逻辑代数中的变量用大写英文字母 A 、 B 、 $C\dots$ 表示，称为逻辑变量。每个逻辑变量的取值只有“0”和“1”两种。字母上面无非号的称为原变量，有非号的叫做反变量。逻辑代数中的常量，只有两个“0”和“1”。与普通代数不同的是这里的“0”和“1”不再表示数值的大小，而是代表两种不同的逻辑状态。例如可以用“1”和“0”表示开关的“闭合”与“断开”，信号的“有”和“无”，“高电平”与“低电平”，“是”与“非”等。

2.1.2 基本逻辑运算

逻辑代数中有与（AND）、或（OR）、非（NOT）3 种基本逻辑运算。

1. “与”逻辑

如图 2-1 所示的串联开关电路中，把“开关闭合”作为条件，把“灯亮”这件事情作为结果，那么图 2-1 说明：只有决定某件事情的所有条件都具备时，结果才会发生。这种结果与条件之间的关系称为“与”逻辑关系，简称“与”逻辑。与运算符号为“ $\times$ ”或“ $\bullet$ ”，与逻辑用表达式可以表示为 $Y=A \cdot B$ 或写成 $Y=AB$ （省略运算符号）。与运算又称逻辑乘。

2. “或”逻辑

当决定事物结果的几个条件中，有一个或一个以上的条件得到满足时，结果就会发生，这种逻辑关系称为或逻辑。或逻辑电路模型如图 2-2 所示。或逻辑运算符号为“ $+$ ”。或逻辑用表达式可以表示为： $Y=A+B$ ，“或”运算又称为逻辑加。




图 2-1 “与”逻辑




图 2-2 “或”逻辑

3. “非”逻辑

条件具备时结果不发生，条件不具备时结果才发生。这种结果与条件之间的关系称为“非”逻辑关系，简称非逻辑。非逻辑也称为逻辑求“反”。非逻辑电路模型如图 2-3 所示。“非”逻辑用变量上的“—”表示。非逻辑用表达式可以表示为： $Y = \bar{A}$ 。某些教材和 EDA 软件中也采用 $A' \sim A$ 、 $\neg A$ 表示 A 的非运算。




图 2-3 “非”逻辑

在上面的 3 种基本逻辑关系中，如果用逻辑变量 A、B 表示两个开关，并且用“1”表示开关“闭合”，用“0”表示开关“断开”；用 Y 表示灯的状态，并且用“1”表示灯“亮”，用“0”表示灯“不亮”，则可以列出如表 2-1 所示的 3 个表格，这些表格称为真值表。

表 2-1 (a) 与逻辑真值表			表 2-1 (b) 或逻辑真值表			表 2-1 (c) 非逻辑真值表	
A	B	Y	A	B	Y	A	Y
0	0	0	0	0	0	0	1
0	1	0	0	1	1	1	0
1	0	0	1	0	1		
1	1	1	1	1	1		

2.1.3 几种常用的逻辑运算

3 种基本逻辑关系都可以由具体电路来实现。通常把实现“与”逻辑运算的单元电路称为“与门”；把实现“或”逻辑运算的单元电路称为“或门”；把实现“非”逻辑运算的单元电路称为“非门”（或称为反相器）。我们会在第 3 章详细讲解。

3 种基本逻辑运算简单，容易实现，但是实际的逻辑问题要比基本逻辑运算复杂得多，所以常把与、或、非 3 种基本逻辑运算合理地组合起来使用，这就是复合逻辑运算。与之对应的门电路称为复合逻辑门电路。常用的复合逻辑运算有与非运算、或非运算、与或非运算、异或运算、同或运算等。表 2-2～表 2-6 是这些复合运算的真值表。

表 2-2 二变量“与非”逻辑真值表

表 2-3 三变量“或非”逻辑真值表

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

$$Y = \overline{AB}$$

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

$$Y = \overline{A + B + C}$$

表 2-4 四变量“与或非”逻辑真值表

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

表 2-5 “异或”逻辑真值

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

$$Y = A \oplus B$$

表 2-6 “同或”逻辑真值表

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

$$Y = A \square B$$


$$Y = \overline{AB + CD}$$

从表 2-5 可见，“异或”逻辑的逻辑关系是：当 A 、 B 两个变量取值不相同，输出 Y 为 1；而 A 、 B 两个变量取值相同时，输出 Y 为 0。“异或”逻辑表达式也可以用与、或的形式表示，即写成： $Y = A \oplus B = \overline{AB} + A\overline{B}$


“同或”逻辑关系恰好和“异或”相反，当 A 、 B 两个变量取值相同时，输出 Y 为 1；而 A 、 B 两个变量取值不相同，输出 Y 为 0。“同或”逻辑的表达式可以写成： $Y = A \odot B = AB + \overline{A}\overline{B}$ 。二者互为反运算，即

$$A \oplus B = \overline{A \square B}; \quad \overline{A \oplus B} = A \odot B$$

以上逻辑关系还可以用图形符号表示。图 2-4 给出了被 IEEE（电气与电子工程师协会）和 IEC（国际电工协会）认定的两套与、或、非的图形符号，其中一套是特定外形符号，如图 2-4（a）所示。另一套是矩形轮廓符号，如图 2-4（b）所示。本书中采用矩形轮廓符号。表 2-2～表 2-6 对应的图形符号及运算符号如图 2-5 所示。



(a) 特定外形符号



(b) 矩形轮廓符号

图 2-4 与、或、非的图形符号





图 2-5 复合逻辑的图形符号和运算符号

2.2 逻辑代数基本定律和常用公式

2.2.1 基本定律

根据逻辑与、或、非 3 种基本运算，可推导出逻辑运算的一些基本定律，是化简逻辑函数、分析和设计逻辑电路的基本公式。现将 10 个基本定律列举如下。

① 同一律 $\begin{cases} A + 0 = A \\ A \cdot 1 = A \end{cases}$

② 0-1 律 $\begin{cases} 1 + A = 1 \\ 0 \cdot A = 0 \end{cases}$

$$\textcircled{3} \text{ 互补律 } \begin{cases} A + \bar{A} = 1 \\ A \cdot \bar{A} = 0 \end{cases}$$

$$\textcircled{4} \text{ 重叠律 } \begin{cases} A + A = A \\ A \cdot A = A \end{cases}$$

$$\textcircled{5} \text{ 交换律 } \begin{cases} A + B = B + A \\ A \cdot B = B \cdot A \end{cases}$$

$$\textcircled{6} \text{ 结合律 } \begin{cases} (A + B) + C = A + (B + C) \\ (A \cdot B) \cdot C = A \cdot (B \cdot C) \end{cases}$$

$$\textcircled{7} \text{ 分配律 } \begin{cases} A \cdot (B + C) = A \cdot B + A \cdot C \\ A + B \cdot C = (A + B)(A + C) \end{cases}$$

$$\textcircled{8} \text{ 吸收律 I } \begin{cases} AB + A\bar{B} = A \\ (A + B)(A + \bar{B}) = A \end{cases}$$

$$\text{II } \begin{cases} A + AB = A \\ A \cdot (A + B) = A \end{cases}$$

$$\text{III } \begin{cases} A + \bar{A}B = A + B \\ A \cdot (\bar{A} + B) = AB \end{cases}$$

$$\textcircled{9} \text{ 反演律 (摩根定律) } \begin{cases} \overline{A + B + C + \dots} = \bar{A} \cdot \bar{B} \cdot \bar{C} \dots \\ \overline{A \cdot B \cdot C \dots} = \bar{A} + \bar{B} + \bar{C} + \dots \end{cases}$$

$$\textcircled{10} \text{ 还原律 (二次否定律) } \bar{\bar{A}} = A$$

上述定律中, 除还原律外, 都包括两个公式, 它们互为对偶式 (对偶定理在后一小节中讨论)。

【例 2-1】 用真值表证明公式 $\overline{A+B} = \bar{A} \cdot \bar{B}$ 是否正确。

解: 列出真值表如下:

A	B	$Y_1 = \overline{A+B}$	$\bar{A}$	$\bar{B}$	$Y_2 = \bar{A} \cdot \bar{B}$
0	0	1	1	1	1
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	0

由真值表可见, 每一组变量的取值下, Y_1 与 Y_2 的函数完全相同, 所以等式成立。

在逻辑函数运算中, 运算的先后次序是: 括号 $\rightarrow$ 非 $\rightarrow$ 与 $\rightarrow$ 或, 也就是说, 如果逻辑表达式中有括号, 则必须对括号内的表达式先行运算, 然后再依次进行非、与、或运算。

2.2.2 常用公式

灵活应用基本定律, 可以推导出一些常用公式。可以直接利用这些常用公式对逻辑函数进行化简。

$$(1) AB + \bar{A}C + BC = AB + \bar{A}C$$

证明:

$$\begin{aligned}
 AB + \bar{A}C + BC &= AB + \bar{A}C + (A + \bar{A})BC \\
 &= AB + \bar{A}C + ABC + \bar{A}BC \\
 &= AB(1 + C) + \bar{A}C(1 + B) \\
 &= AB + AC
 \end{aligned}$$

等式成立。

$$(2) \quad \overline{AB + AB} = \overline{AB} + AB$$

证明: $\overline{AB + AB} = \overline{AB} \square \overline{AB} = (A + \bar{B})(\bar{A} + B)$ (反演律)

$$= A\bar{A} + AB + \bar{B}\bar{A} + \bar{B}B \quad (\text{分配律})$$

$$= AB + \bar{A}\bar{B} \quad (\text{互补律})$$

等式成立。

$$(3) \quad AB + CD = (A + C)(A + D)(B + C)(B + D)$$

证明: 把 CD 看作一个变量, 利用分配定律可得

$$\begin{aligned}
 AB + CD &= (A + CD)(B + CD) \\
 &= (A + C)(A + D)(B + C)(B + D)
 \end{aligned}$$

2.3 逻辑代数中的基本规则

逻辑代数中有 3 个基本规则, 充分应用这些规则, 可以扩大公式的应用范围, 还可以简化一些公式的证明。

2.3.1 代入规则

任何一个含有变量 A 的等式, 若将所有出现 A 的位置都用另一个逻辑函数代替, 则该等式仍然成立, 这个规则称为代入规则。

因为变量 A 只有“0”和“1”两种取值, 将 A=0 和 A=1 代入等式, 等式一定成立。对于任何一个逻辑函数和逻辑变量一样, 也只有“0”和“1”两种取值, 用它取代等式中的变量 A 时, 等式自然会成立。因此代入规则不需证明, 即可以认为是正确的。

利用代入定理很容易把基本定理和常用公式推广为多变量的形式。

【例 2-2】 用代入定理证明德·摩根定理也适用于多变量情况。

解: 已知两变量的德·摩根定理为

今以 $(B+C)$ 代入等式 B 的位置, 同时以 $B \cdot C$ 代入右边等式中的 B 的位置, 于是得到

$$\begin{aligned}
 \overline{A + B + C} &= \bar{A} \cdot \overline{B + C} = \bar{A} \cdot \bar{B} \cdot \bar{C} \\
 \overline{A \cdot B \cdot C} &= \bar{A} + \bar{B} + \bar{C} = \bar{A} + \bar{B} + \bar{C}
 \end{aligned}$$

2.3.2 反演规则

由原函数求反函数的过程称为反演。由摩根定理可以推论出: 只要将原函数 Y 按如下规则进行变换:

- 将原函数 Y 中所有单个变量用它的反变量代替;

- 将“与”和“或”运算互换；
- 将常数“1”和“0”互换。

就可以得到原函数 Y 的反函数 $\bar{Y}$ ，这个规则称为反演规则。

【例 2-3】 试用摩根定律和反演规则，求函数 $Y = A\bar{B} + B\bar{C} + C(A+0)$ 的反函数 $\bar{Y}$ 。

解：① 用摩根定理求解

$$\begin{aligned}\bar{Y} &= \overline{A\bar{B} + B\bar{C} + C(A+0)} \\ &= \overline{A\bar{B}} \cdot \overline{B\bar{C}} \cdot \overline{C(A+0)} \\ &= (\bar{A} + B)(\bar{B} + C)(\bar{C} + \bar{A})\end{aligned}$$

② 用反演规则求解

$$\begin{aligned}Y &= A\bar{B} + B\bar{C} + C(A+0) \\ \bar{Y} &= (\bar{A} + B) \cdot (\bar{B} + C) \cdot [\bar{C} + (\bar{A} \cdot 1)] \\ &= (\bar{A} + B)(\bar{B} + C)(\bar{C} + \bar{A})\end{aligned}$$

两种方法求解的结果完全一致，证明了反演规则的正确性。实际上用反演规则求反函数更为简便。

应用反演定理时应该注意以下两点：

- 必须保持原函数的运算次序，正确运用括号表示运算顺序；
- 多个变量上的“非”号应该保持不变。

【例 2-4】 试用反演规则，求函数 $Y = (A\bar{B} + C) \cdot \overline{B\bar{C} + \bar{D} + E}$ 的反函数 $\bar{Y}$ 。

解：依据反演定理可直接写出

$$\bar{Y} = (\bar{A} + B) \cdot \bar{C} + (\bar{B} + C) \cdot \overline{\bar{D} + E}$$

2.3.3 对偶规则

由已知逻辑函数式求其对偶式的规则是：

- 将逻辑函数式中所有“与”运算和“或”运算互换；
- 将逻辑函数式中的常数“1”和“0”互换。

由对偶规则可得到一个新的逻辑函数式 Y' 。 Y' 称为原函数式 Y 的对偶式，或者说 Y 与 Y' 互为对偶式。

- 若函数式 $Y = AB + AC$ ，则对偶式 $Y' = (A + B) \cdot (A + C)$ ；
- 若函数式 $Y = AB + \overline{C + D}$ ，则对偶式 $Y' = (A + B) \cdot \overline{CD}$ ；
- 若函数式 $Y = \overline{A + \bar{B}C}$ ，则对偶式 $Y' = \bar{A} \cdot \overline{\bar{B} + C}$ 。

在上面讨论的 10 个逻辑代数的基本定律中，每个定律所给出的两个公式互为对偶式，因此若其中一式成立，另一式也成立。当某个逻辑恒等式成立时，则它的对偶式也成立，这个规则称为对偶规则。

【例 2-5】 试证明 $(A + B)(\bar{A} + C)(B + C) = (A + B)(\bar{A} + C)$

解：首先写出等式两边的对偶式得到

$$AB + \bar{A}C + BC \text{ 和 } AB + \bar{A}C$$

根据常用公式可知，这两个对偶式是相等的，亦即 $AB + \bar{A}C + BC = AB + \bar{A}C$ 。
由对偶定理即可确定原来的两式也一定相等。

注意：和反演规则一样，对偶规则前后运算的优先顺序保持不变，多个变量上的非号也不变。

2.4 逻辑函数的表示方法

常用的逻辑函数表示方法有真值表、逻辑函数式、逻辑图、波形图、卡诺图和硬件描述语言等。这一节只介绍前面 4 种方法，卡诺图和硬件描述语言表示逻辑函数将在后面专门介绍。

1. 真值表

前面我们提到过真值表。这里总结一下，将输入变量所有的取值下对应的输出值找出来，列成表格，即可得到真值表。对于一个确定的逻辑函数，它的真值表是唯一的。例如：在举重比赛中有 3 个裁判员，规定只要 2 个或 2 个以上的裁判员认为成功，试举成功；否则试举失败。可以将 3 个裁判员作为 3 个输入变量，分别用 A 、 B 、 C 来表示，并且“1”表示该裁判员认为成功，“0”表示该裁判员认为不成功。 Y 作为输出的逻辑函数， $Y=1$ 表示试举成功， $Y=0$ 表示试举失败。将“举重判决”的逻辑关系列出真值表，见表 2-7。

表 2-7 “举重裁判”逻辑关系真值表

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2. 逻辑函数式表示法

逻辑函数式是将逻辑变量用与、或、非等运算符号按一定规则组合起来，表示逻辑函数与逻辑变量之间关系的逻辑代数式。由真值表写逻辑函数式的一般方法如下：

- 找出使逻辑函数值 $Y=1$ 的行，每一行用一个乘积项表示，其中变量取值为“1”时用原变量表示；变量取值为“0”时用反变量表示；
- 将所有的乘积项进行或运算，即可以得到 Y 的逻辑函数式。

例如：由表 2-7 “举重判决”真值表列写表达式。表中输入变量为以下 4 种情况时 Y 为“1”： $A=0$ 、 $B=1$ 、 $C=1$ （会使乘积项 $\bar{A}BC=1$ ）； $A=1$ 、 $B=0$ 、 $C=1$ （会使乘积项 $A\bar{B}C=1$ ）； $A=1$ 、 $B=1$ 、 $C=0$ （会使乘积项 $AB\bar{C}=1$ ）； $A=1$ 、 $B=1$ 、 $C=1$ （会使乘积项 $ABC=1$ ）。因此 Y 的逻辑函数式应当等于 4 个乘积项的“或”运算，即

$$Y = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC \quad (2-1)$$

上式中每一项中变量之间为逻辑乘，所以每一项称为一个乘积项。而表达式 4 个乘积项

之间为“或”的逻辑关系，上式称为“与-或”表达式。

3. 逻辑图表示法

逻辑图是用逻辑符号表示逻辑函数的一种方法。实际工程中，我们要求函数最简形式。“举重判决”的逻辑函数化简结果为 $Y = AB + AC + BC$ ，用逻辑符号来代替式(2-1)中的运算符号即可得到如图 2-6 所示的逻辑图。关于逻辑函数式化简的方法将在后面几节中详细介绍。

4. 波形图

如果将逻辑函数输入变量每一种可能出现的取值与对应的输出值按时间顺序依次排列起来，就得到了表示该逻辑函数的波形图 (Waveform)。这种波形图也称为时序图 (Timing Diagram)。在逻辑分析仪和一些计算机仿真工具中，经常以这种波形图的形式给出分析结果。此外，也可以通过实验观察这些波形图，以检验实际逻辑电路的功能是否正确。

如用波形图来描述式(2-1)的逻辑函数，则只需将表 2-7 给出的输入变量与对应的输出变量取值依时间顺序排列起来，就可以得到所要的波形图了。如图 2-7 所示。




图 2-6 “举重裁判”逻辑图




图 2-7 表示图 2-6 电路逻辑功能的波形图

每一种表示方法都有其优点和缺点。表示逻辑函数时应该视具体情况合理的运用。几种表达方式之间可以互相转化。

【例 2-6】 已知逻辑函数 $Y = \overline{A}\overline{B}\overline{C} + ABC$ ，求真值表。

解：该逻辑函数由 3 个变量组成，所以用 3 个变量的真值表。3 变量有 $2^3=8$ 种变量取值组合，分别代入逻辑函数式中求出函数值，填在对应的位置上，可以得到真值表，见表 2-8。

表 2-8

例 2-6 的真值表

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0

1	0	1	0
1	1	0	0
1	1	1	1

【例 2-7】 已知逻辑函数式 $Y = \overline{A}\overline{B}\overline{C} + ABC$ ，要求画出逻辑图。

解：由表达式可以知道，先将 A 、 B 、 C 分别用“非”的逻辑符号表示，并将 $\overline{A}$ 、 $\overline{B}$ 、 $\overline{C}$ 之间用“与”的逻辑符号表示，也将 A 、 B 、 C 用“与”的逻辑符号表示，最后用“或”的逻辑符号表示 ABC 和 $\overline{A}\overline{B}\overline{C}$ 的或运算，得到如图 2-8 所示的逻辑图。




图 2-8 【例 2-7】的逻辑图

【例 2-8】 逻辑图如图 2-9 所示，写出该逻辑函数的逻辑函数式。




图 2-9 例 2-8 逻辑图

解：从输入端开始，逐级写出输出函数表达式。

$$Y_1 = A \oplus B$$

$$Y_2 = \overline{B} + C$$

$$Y_3 = A + B + C$$

$$Y_4 = Y_1 \square C = (A \oplus B) \square C$$

$$Y_5 = Y_2 \square A = \overline{B} + C \square A$$

$$Y_6 = Y_3 = A + B + C$$

$$Y = Y_4 + Y_5 + Y_6 = (A \oplus B) \square C + \overline{B} + C \square A + A + B + C$$

【例 2-9】 已知逻辑函数 Y 的波形图如图 2-10 所示，试求该逻辑函数的真值表。




图 2-10 例 2-9 波形图

解：从 Y 的波形图上可以看出，在 $0 \sim t_8$ 时间区间里输入变量 A、B、C 所有可能的取值组合均已出现了，而且 $t_8 \sim t_{16}$ 的波形只不过是 $0 \sim t_8$ 波形的重复。将 $0 \sim t_8$ 区间每个时间段里 A、B、C 与 Y 的取值对应列表，即可得到真值表，见表 2-9。

表 2-9 真值表

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

2.5 逻辑函数的公式化简法

直接根据某种逻辑要求归纳出来的逻辑函数往往不是最简的形式，这就需要对逻辑函数化简，从而可以降低成本和电路复杂度。在与或逻辑函数式中，若同时满足该式中乘积项最少，且该式中每个乘积项的变量不能再减少，则称此逻辑函数式为最简形式（其他形式的逻辑式同样也适用，详见 2.7）。

公式化简法的原理就是反复使用逻辑代数的基本公式和常用公式消去函数式中多余的因子，以求得函数式的最简形式。本节以与或表达式为基础，讨论逻辑函数的公式化简法。公式化简法没有固定的步骤，现将经常使用的方法归纳如下。

1. 并项法

利用公式 $AB + \overline{A}B = B$ 将两乘积项合并成一项。例如：

- ① $Y = ABC + \overline{A}BC = AC$
- ② $Y = \overline{A}B\overline{C} + \overline{A}BC + AB$
 $= \overline{A}B + AB$
 $= B$
- ③ $Y = A\overline{C}\overline{D} + A\overline{C}D + A\overline{C}\overline{D} + A\overline{C}D$

$$\begin{aligned}
 &= A(\overline{CD} + CD) + A(C\overline{D} + C\overline{D}) \\
 &= A(\overline{C \oplus D}) + A(C \oplus D) \\
 &= A
 \end{aligned}$$

2. 吸收法

利用公式 $A+AB=A$ 吸收多余的乘积项 AB 。例如：

$$\textcircled{1} \quad Y = AB + ABCD(E+F) = AB$$

$$\textcircled{2} \quad Y = \overline{A} + B\overline{C} + \overline{A}B\overline{C} = \overline{A} + B\overline{C}$$

3. 消去法

利用公式 $A+\overline{A}B=A+B$ 消去多余变量。例如：

$$\textcircled{1} \quad Y = \overline{B} + ABC = \overline{B} + AC$$

$$\begin{aligned}
 \textcircled{2} \quad Y &= \overline{A}B + \overline{A}C + \overline{B}\overline{C} \\
 &= \overline{A} \cdot (B+C) + \overline{B}\overline{C} \\
 &= \overline{A}\overline{B}\overline{C} + \overline{B}\overline{C} \\
 &= \overline{A} + \overline{B}\overline{C}
 \end{aligned}$$

$$\begin{aligned}
 \textcircled{3} \quad Y &= AB + \overline{A}BC + B\overline{C} \\
 &= AB + C + B\overline{C} \\
 &= AB + C + B \\
 &= B + C
 \end{aligned}$$

4. 配项法

有些逻辑函数，不能直接利用公式化简时，可以利用 $A = A(B + \overline{B})$ ，将某一项配成两项，再和别的项合并，达到函数进一步化简的目的。例如：

$$\begin{aligned}
 \textcircled{1} \quad Y &= AB + \overline{A}BC + BC \\
 &= AB + \overline{A}BC + (A + \overline{A})BC \\
 &= AB + \overline{A}BC + ABC + \overline{A}BC \\
 &= (AB + ABC) + (\overline{A}BC + \overline{A}BC) \\
 &= AB + \overline{A}C
 \end{aligned}$$

$$\begin{aligned}
 \textcircled{2} \quad Y &= A\overline{C} + B\overline{C} + \overline{A}C + \overline{B}C \\
 &= A\overline{C}(B + \overline{B}) + B\overline{C} + \overline{A}C + \overline{B}C(A + \overline{A}) \\
 &= AB\overline{C} + A\overline{B}\overline{C} + B\overline{C} + \overline{A}C + A\overline{B}C + \overline{A}\overline{B}C \\
 &= B\overline{C}(1 + \overline{A}) + \overline{A}C(1 + \overline{B}) + A\overline{B}(\overline{C} + C) \\
 &= B\overline{C} + \overline{A}C + A\overline{B}
 \end{aligned}$$

5. 添项法

在逻辑表达式中，加入 $A \cdot \overline{A}$ 或多余项，不会改变函数的功能，但往往可以利用加入的这些项，进一步化简逻辑函数。例如：

$$\begin{aligned}
 \textcircled{1} \quad Y &= AB\overline{C} + \overline{A}BC \cdot \overline{AB} = AB\overline{C} + \overline{A}BC \cdot \overline{AB} + AB\overline{A}B \quad (\text{加 } AB\overline{A}B \text{ 项}) \\
 &= AB(\overline{C} + \overline{AB}) + \overline{A}BC \cdot \overline{AB} \\
 &= AB\overline{A}BC + \overline{A}BC \cdot \overline{AB}
 \end{aligned}$$

$$\begin{aligned}
 &= \overline{ABC} \\
 \textcircled{2} \quad Y &= \overline{ABC} + \overline{ABC} + ABC \\
 &= \overline{ABC} + \overline{ABC} + ABC + \overline{ABC} \\
 &= \overline{AB} + BC
 \end{aligned}$$

在化简复杂的逻辑函数时，往往需要灵活、交替地综合运用上述方法，才能得到最后的化简结果。

【例 2-10】 用公式法化简下列逻辑函数为最简与或式。

$$\begin{aligned}
 Y_1 &= A\overline{C} + ABC + AC\overline{D} + CD \\
 Y_2 &= \overline{\overline{ABC} + \overline{BC} + BCD} + \overline{AB} \\
 Y_3 &= (A + \overline{B})(\overline{A} + B)(B + C)(\overline{A} + C) \\
 \text{解:} \quad Y_1 &= A\overline{C} + ABC + AC\overline{D} + CD \\
 &= A(\overline{C} + BC) + C(\overline{AD} + D) \\
 &= A\overline{C} + AB + AC + CD \\
 &= A + AB + CD \\
 &= A + CD \\
 Y_2 &= \overline{\overline{ABC} + \overline{BC} + BCD} + \overline{AB} \\
 &= \overline{ABC} \cdot (\overline{BC} + BCD) + \overline{AB} \\
 &= \overline{ABC} \cdot (\overline{BC} + \overline{D}) + \overline{AB} \\
 &= \overline{ABC} \cdot (\overline{B} + \overline{C} + \overline{D}) + \overline{AB} \\
 &= \overline{ABC} + \overline{ABCD} + \overline{A} + B \\
 &= \overline{ABC} + \overline{A} + B \\
 &= \overline{BC} + \overline{A} + B \\
 &= \overline{A} + B + C \\
 Y_3 &= (A + \overline{B})(\overline{A} + B)(B + C)(\overline{A} + C) \\
 Y'_3 &= A\overline{B} + \overline{A}B + BC + \overline{A}C \\
 &= A\overline{B} + \overline{A}B + (B + \overline{A})C \\
 &= A\overline{B} + \overline{A}B + (\overline{AB})C \\
 &= A\overline{B} + \overline{A}B + C \\
 Y_3 &= (Y'_3)' = (A + \overline{B})(\overline{A} + B)C \\
 &= AB + \overline{AB} + C
 \end{aligned}$$

Y_3 是或与式，我们也可以用公式法直接化简，请读者根据情况，决定采用何种方式化简。

2.6 逻辑函数的卡诺图化简法

2.6.1 逻辑函数的标准形式

用逻辑函数式表示逻辑函数时，逻辑函数有两种标准形式，其一为最小项之和的形式，其二为最大项之积的形式。

1. 最小项与最小项之和的形式

在 n 个变量的逻辑函数中，如果 m 是包含 n 个变量的乘积项，而且这 n 个变量均以原变量或反变量的形式在 m 中出现且仅出现一次，则称 m 为该组变量的最小项。

例如： $Y(A,B,C) = \bar{B}C + \bar{A}BC$ 中，第二项为最小项，第一项中由于没有出现变量 A ，所以不是最小项， n 个变量有 2^n 个最小项。那么， A, B, C 三变量的最小项有 $\bar{A}\bar{B}\bar{C}$ 、 $\bar{A}\bar{B}C$ 、 $\bar{A}B\bar{C}$ 、 $\bar{A}BC$ 、 $A\bar{B}\bar{C}$ 、 $A\bar{B}C$ 、 $AB\bar{C}$ 、 ABC 。

输入变量的每一组取值都使一个对应的最小项的值等于 1。例如，在三变量 A, B, C 的最小项中，当 $A=1, B=0, C=0$ 时， $A\bar{B}\bar{C}=1$ 。如果把 $A\bar{B}\bar{C}$ 的取值看作一个二进制数，那么它所表示的十进制数就是 4。为了使用方便，将 $A\bar{B}\bar{C}$ 这个最小项记作 m_4 。按照这一约定，就得到了三变量最小项的编号表，见表 2-10。

表 2-10 三变量最小项的编号表

最 小 项	使最小项为 1 的变量取值	对应十进制数	编号 (m_i)
	A B C		
$\bar{A}\bar{B}\bar{C}$	0 0 0	0	m_0
$\bar{A}\bar{B}C$	0 0 1	1	m_1
$\bar{A}B\bar{C}$	0 1 0	2	m_2
$\bar{A}BC$	0 1 1	3	m_3
$A\bar{B}\bar{C}$	1 0 0	4	m_4
$A\bar{B}C$	1 0 1	5	m_5
$AB\bar{C}$	1 1 0	6	m_6
ABC	1 1 1	7	m_7

根据同样的道理，我们将 A, B, C, D 这 4 个变量的 16 个最小项记作 $m_0 \sim m_{15}$ 。

从最小项的定义出发，可以证明它有如下重要性质：

- 在输入变量的任何取值组合下，必有一个且仅有一个最小项的值为 1；
- 全体最小项之和为 1；
- 任意两个不同最小项的乘积为 0；
- 若两个最小项只有一个因子不同，则称这两个最小项具有相邻性，具有相邻性的两个最小项之和，可以合并成一个乘积项，合并后可以消去一个取值互补的变量，例如 $ABC + AB\bar{C} = AB$

如果一个逻辑函数式的每一项都是最小项，则这个逻辑函数式称为最小项表达式，否则不是最小项表达式。任何一个逻辑函数都可以表示成最小项之和的标准形式。求一个逻辑函数的最小项表达式，常用的有拆项法和真值表法。

1) 拆项法

逻辑函数中最通用的函数式是与一或式。由与一或式变换为最小项表达式的基本方法是：将与一或式中，缺少变量 X 的最小项，乘以 $(X + \bar{X})$ ，便将这一乘积项拆成两个最小项之和，反复运用此种方法，可得该函数的最小项表达式。例如，三变量函数 $Y(A,B,C) = AB + \bar{B}C$ 则可化为

$$Y = AB(C + \bar{C}) + (A + \bar{A})\bar{B}C = ABC + AB\bar{C} + A\bar{B}C + \bar{A}\bar{B}C = m_7 + m_6 + m_5 + m_1$$

或写作 $Y(A, B, C) = \sum m(1, 5, 6, 7)$

2) 真值表法

前面已讨论过，任何逻辑函数都可以用真值表来描述，真值表中每一行实质上就是一个最小项，所以，只要将真值表中输出函数 $Y=1$ 的小项相加，就是此函数的最小项表达式。

现仍以 $Y(A, B, C) = AB + \bar{B}C$ 为例。将输入变量 A 、 B 、 C 各种组合的取值代入函数式，求得对应组合取值下的 Y 值，填入真值表的输出栏内，见表 2-11。

表 2-11			真值表
A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

在表 2-11 中，有 4 个最小项 ($\bar{A}\bar{B}C$, $A\bar{B}C$, $AB\bar{C}$, ABC) 使其 $Y=1$ ，将这 4 个 $Y=1$ 的最小项相加，记得到该函数的最小项表达式，即

$$\begin{aligned} Y(A, B, C) &= \bar{A}\bar{B}C + A\bar{B}C + AB\bar{C} + ABC \\ &= m_1 + m_5 + m_6 + m_7 \\ &= \sum m(1, 5, 6, 7) \end{aligned}$$

分析真值表 2-11 可知，若将输出函数 $Y=0$ 的所有最小项相加，就可得到该函数的反函数最小项表达式，即

$$\begin{aligned} \bar{Y}(A, B, C) &= \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + AB\bar{C} \\ &= \sum m(0, 2, 3, 4) \end{aligned}$$

2.6.2 卡诺图化简法

1. 逻辑函数的卡诺图表示法

卡诺图是由美国工程师卡诺 (M.Karnaugh) 提出的一种描述逻辑函数的特殊方法。这种方法是将 n 个变量的逻辑函数填入一个矩形或正方形的二维空间，即一个平面中，把矩形或正方形划分成 2^n 个小方格，这些小方格分别代表 n 个变量逻辑函数的 2^n 个最小项，每个最小项占一格，满足在几何相邻的小方格所表示的最小项具有逻辑相邻性。二变量、三变量、四变量和五变量的卡诺图如图 2-11 所示。正确认识卡诺图的“逻辑相邻”：上下相邻，左右相邻，并呈现“循环相邻”的特性，它类似于一个封闭的球面，如同展开了的世界地图一样，对角线上不相邻。

由于任何一个逻辑函数都能表示为若干最小项之和的形式，那么自然也就可以设法用卡诺图来表示任意的一个逻辑函数。由逻辑函数画卡诺图常用的有 2 种方法，现分别举例说明。

1) 把逻辑函数变换成最小项表达式

例如，画出逻辑函数 $Y = \bar{A}\bar{B} + BC + \bar{A}BC$ 的卡诺图，首先将所给的逻辑函数变换成它的

最小项表达式。即

$$\begin{aligned}
 Y &= A\bar{B} + BC + \bar{A}BC \\
 &= A\bar{B}(C + \bar{C}) + (A + \bar{A})BC + \bar{A}BC \\
 &= A\bar{B}C + A\bar{B}\bar{C} + ABC + \bar{A}BC + \bar{A}BC \\
 &= \sum m(3, 4, 5, 7)
 \end{aligned}$$




图 2-11 二到五变量最小项的卡诺图

由于卡诺图中的每一个小方格代表函数的一个最小项，所以按函数最小项表达式中出现的各最小项，在三变量卡诺图中的相应方格内填入“1”；其余方格内填入“0”（为简明起见，也可不填），即可得到该函数的卡诺图，如图 2-12（a）所示。




图 2-12 卡诺图

2) 由逻辑函数的与或式直接画卡诺图

例如, 画逻辑函数 $Y = \overline{A}\overline{D} + A\overline{C}D + A\overline{B}C\overline{D}$ 的卡诺图。首先画出四变量卡诺图, 如图 2-12 (b) 所示。然后, 将所给函数的各乘积项直接填入卡诺图中, 具体方法是:

函数中乘积项 $A\overline{B}C\overline{D}$ 就是一个最小项, 在图 2-12 (b) m_{10} 方格内填入“1”。乘积项 $A\overline{C}D$, 不是最小项, 它缺少一个 B 变量, 因此它包括两个最小项, 故可在卡诺图找出变量 $A\overline{C}D$ 取值为 101 的两个方格 (即 m_9 和 m_{13}), 并在这两个方格内填入“1”。同理, 乘积项 $\overline{A}\overline{D}$ 也不是最小项, 它缺二个变量 B 和 C , 因此它包含 4 个最小项, 故可在卡诺图中找出变量 $\overline{A}\overline{D}$ 取值为 00 的 4 个方格 (即 m_0 、 m_2 、 m_4 和 m_6), 并在这四个方格内填入“1”, 所得到的该函数的卡诺图如图 2-12 (b) 所示。

【例 2-11】 已知逻辑函数 $Y = \overline{A}\overline{B}\overline{C} + AB + \overline{A}BC$, 画出表示该函数的卡诺图。

解: $Y = \overline{A}\overline{B}\overline{C} + AB + \overline{A}BC = \overline{A}\overline{B}\overline{C} + \overline{A}BC + ABC + \overline{A}BC = m_0 + m_3 + m_6 + m_7$

在小方格 m_7 、 m_6 、 m_3 、 m_0 中填“1”, 可以得到如图 2-13 所示的卡诺图。待熟练以后可以由逻辑函数的与或式直接画卡诺图。

如果已知逻辑函数的卡诺图, 也可以写出该函数的逻辑表达式。其方法与由真值表写表达式的方法相同, 即把逻辑函数值为“1”的那些小方格代表的最小项写出, 然后“或”运算, 就可以得到与之对应的逻辑表达式。由于卡诺图与真值表一一对应, 所以用卡诺图表示逻辑函数不仅具有用真值表表示逻辑函数的优点, 而且还可以直接用来化简逻辑函数。但是也有缺点: 变量多时使用起来麻烦, 所以多于 4 变量时一般不用卡诺图表示。

		BC			
		00	01	11	10
A	0	1		1	
	1			1	1

图 2-13 卡诺图

2. 卡诺图的性质

由于卡诺图是逻辑函数最小项表达式的一种图示形式, 所以卡诺图具有如下重要性质。

若卡诺图中全部方格都是“1”, 则该逻辑函数 $Y=1$ (Y 为该函数全部最小项的逻辑和)。

两个卡诺图相加, 表示它们代表的两个函数相加。例如, $Y_1 = AC = \sum m(5,7)$, $Y_2 = A\overline{B}\overline{C} + BC = \sum m(3,4,7)$, $Y = Y_1 + Y_2 = \sum m(3,4,5,7)$ 。如图 2-14 所示, 变量相同的两个卡诺图相加, 凡两图相同位置的“1”格, 在和的图中只保留一个“1”, 凡两图不同位置的“1”格, 均需表示在和的图中。

		BC			
		00	01	11	10
A	0				
	1		1	1	

Y_1

+

		BC			
		00	01	11	10
A	0			1	
	1	1		1	

Y_2

=

		BC			
		00	01	11	10
A	0			1	
	1	1	1	1	

Y

图 2-14 卡诺图

两个卡诺图相与, 表示它们代表的两个函数相与, 如图 2-15 所示。例如: $Y_1 = AC = \sum m(5,7)$, $Y_2 = A\overline{B}\overline{C} + BC = \sum m(3,4,7)$, $Y = Y_1 \cdot Y_2 = (m_5 + m_7)(m_3 + m_4 + m_7) = m_3m_5 + m_4m_5 + m_5m_7 + m_3m_7 + m_4m_7 + m_7m_7 = m_7$ 。如图 2-15 所示, 变量相同的两个卡诺图相乘, 只有两图中位置相同的“1”格才能被保留在积的卡诺图中。




图 2-15 卡诺图

将逻辑函数 Y 卡诺图中的“1”格改称“0”格；“0”格改成“1”格，就可得到函数 Y 的反函数 $\bar{Y}$ 的卡诺图，称为卡诺图的反演。根据卡诺图的反演规则，我们可以将函数 Y 卡诺图中所有“0”格的最小项相加，就可得到其反函数 $\bar{Y}$ 的最小项表达式。如图 2-16 所示。




图 2-16 卡诺图

由图 2-16 可直接得到： $\bar{Y} = m_0 + m_2 + m_6 = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C}$ 。

3. 卡诺图画简逻辑函数

卡诺图形象地表达了最小项之间的相邻性，因此，用卡诺图表示函数时，如相邻的两小方格均填 1，则可用相邻性消去一个变量，使函数得以简化。

1) 合并最小项的原则

逻辑上相邻的两个最小项，用一个称作卡诺圈的方圈，把填 1 的相邻小方格圈在一起。如图 2-17 所示，给出了 2 个相邻最小项合并的几种可能情况。从图 2-17 中可以看出，每个方圈都包含一个互为反变量的变量，合并成一个乘积项，消去一个取值互补的变量，留下的是取值不变的变量。




图 2-17 卡诺图

4 个相邻的最小项合并成一项，消去两个不同的变量，合并后的结果只剩下公共因子。4 个最小项相邻的几种可能情况如图 2-18 所示。

8 个相邻的最小项，合并成一项，消去 3 个不同的变量，合并的结果只包含公共因子。8 个最小项相邻的几种可能情况如图 2-19 所示。




图 2-18




图 2-19

至此,可以归纳出合并最小项的一般规则,这就是:如果有 2^n 个最小项相邻 ($n=1, 2, \dots$), 并排列成一个矩形组,则它们可以合并为一项,并消去 n 对因子,合并后的结果中仅包含这些最小项的公共因子。

2) 卡诺图化简法的步骤

利用卡诺图化简逻辑函数可按如下步骤进行。

(1) 画出表示该逻辑函数的卡诺图。

(2) 合并相邻最小项 (圈卡诺圈)。画圈时必须遵守如下原则:

- 每个圈内“1”的个数必须是 2^i 个;
- 每个圈中的“1”可以多次被圈,但必须保证每个圈内至少有一个“1”没有被圈过,若一个卡诺圈中所有“1”均被别的卡诺圈圈过,则这个卡诺圈是多余的;
- 卡诺圈内包含的“1”的个数要尽可能多,即卡诺圈要尽可能大,以便消去更多的因子;
- 圈的个数要尽可能的少 (因一个圈代表一个乘积项);

(3) 将各卡诺圈中最小项合并的结果——乘积项,进行逻辑加,即可得到该函数 Y 的最简与一或表达式。

【例 2-12】 用卡诺图化简逻辑函数 $Y = \overline{A}\overline{B} + AC + BC + AB$

解: 首先画出逻辑函数 Y 的卡诺图,如图 2-20 所示。由图 2-20 中可以看出,可以合并一个 4 格组和一个 2 格组,合并后为 $Y = A + BC$

【例 2-13】 化简函数 $Y(A, B, C, D) = \sum m(2, 3, 5, 7, 8, 10, 12, 13)$ 。

从图 2-21 中可以看出:图 (a)、图 (b) 中圈的个数相同,并且都没有重复,其结果都是 4 项。分别为 $Y = A\overline{C}\overline{D} + \overline{B}\overline{C}D + \overline{A}CD + \overline{B}C\overline{D}$ 和 $Y = \overline{A}\overline{B}C + \overline{A}BD + ABC + \overline{A}\overline{B}\overline{D}$ 对于函数的化简其结果不具有唯一性,函数表示的唯一性仅在最大项表达式或最小项表达式才具有。






图 2-20



(a)



(b)

图 2-21

加例题圈 0 法

2.6.3 约束项、任意项和逻辑函数式中的无关项

(1) 约束条件的定义

在一些逻辑电路中，经常遇到对于变量的某些取值，函数值可以任意的，或者这些变量根本不会出现。例如一个电路的输入为 8421BCD 码，则其输入变量中的 16 种组合中 1010~1111 始终不会出现。由于这些输入组合不可能出现或输出在这些组合的情况下它的不管为 0 还是为 1 无所谓，则将这些输入组合称为无关项或任意项。在函数表达式中可以用 d 来表示其为无关项，如： $Y(A, B, C) = \sum m(0, 1, 5, 7) + \sum d(4, 6)$ 。其中 m_4 和 m_6 是无关项。该无关项也可以用 $A\bar{B}\bar{C} + ABC\bar{C} = 0$ 来表达，我们成为约束条件。在卡诺图或真值表中，用 ϕ 或 $\times$ 来表示。

(2) 无关项在函数化简时的处理

含有无关项的函数化简时，无关项一般具有一种特殊的地位，其既可以看作 0 又可以看作 1 来处理，取决于化简有利原则，即作为 1 处理对化简有利则看作 1 处理，否则看作 0 处理。

(3) 含有无关项的函数化简

含有无关项函数化简方法与不含无关项的方法相同，仅对在处理无关项时加以考虑就是了，具体如下：

- 画出函数对应的卡诺图，将无关项对应的小方格用 ϕ 或 $\times$ 填上；
- 圈卡诺圈，如果在圈时约束项当作 1 时圈得可以更大些，则当作 1 来处理，否则当 0 处理，对于没圈的无关项一律看作 0；
- 写出化简的表达式。

【例 2-14】 化简函数 $Y(A, B, C, D) = \sum m(5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15)$

图 2-22 (a) 中，我们在化简时将其无关项全部看作为 1 来处理的，而 (b) 图中将无关项看作为 0 了，从化简不难看出，当无关项看成为 1 时，对化简有利。但不是在一个卡诺图上无关项全部看成 1 或全部看成 0，而是根据化简有利的原则，哪一个无关项为 1 化简有利就看成 1 处理。化简结果为 $Y = A + BD + BC$




图 2-22

2.6 逻辑函数的表达式形式及其转化

在用数字电路实现逻辑函数时,可供选择的数字电路元件主要是各种门电路。常用的门电路有:与门、或门、与非门、与或非门等。为了便于用选定的门电路实现逻辑函数,必须把逻辑函数的最简化成与所用门电路一致的形式。这就需要研究逻辑函数的表达形式以及它们的相互转化。

逻辑函数表达式的一般形式,最常见的有5种,它们是:与或表达式、或与表达式、与非-与非表达式、或非-或非表达式和与-或非表达式。例如:逻辑函数 $Y = AB + \bar{B}C$, 可以表示成:

- | | |
|------------|---|
| ① 与或表达式 | $Y = AB + \bar{B}C;$ |
| ② 或与表达式 | $Y = (A + \bar{B})(B + C);$ |
| ③ 与非-与非表达式 | $Y = \overline{\overline{AB} \cdot \overline{BC}};$ |
| ④ 或非-或非表达式 | $Y = \overline{(A + \bar{B}) + (B + C)};$ |
| ⑤ 与-或非表达式 | $Y = \overline{\bar{B}C + BA}。$ |

前面我们讲过了得到最简与或表达式的方法。我们可以由最简与或表达式得到其它形式的表达式。这里我们还是以 $Y = AB + \bar{B}C$ 为例加以说明。

1. 与或表达式转换为与非-与非表达式

将与或表达式转换为与非-与非表达式,只需要对给定与或表达式两次求反即可。

$$\begin{aligned} Y &= AB + \bar{B}C \\ &= \overline{\overline{AB + \bar{B}C}} \\ &= \overline{\overline{AB} \cdot \overline{BC}} \end{aligned}$$

2. 与或表达式转换为或非-或非表达式

先求 Y 的对偶式 Y' , 再将 Y' 变换成与非-与非式形式,最后求 Y' 的对偶式,即 $Y = (Y')'$ 。先求 Y 的对偶式,得

$$\begin{aligned} Y' &= (A + B)(\bar{B} + C) \\ &= A\bar{B} + BC + AC \\ &= AB + BC \\ &= \overline{\overline{AB} \cdot \overline{BC}} \quad (\text{对 } Y' \text{ 取两次反}) \end{aligned}$$

$$Y = Y'' = \overline{\overline{A + B + \bar{B} + C}} \quad (\text{求上式 } Y' \text{ 的对偶式})$$

3. 与或表达式变换为与或非表达式

将与或非表达式变换为与或非表达式的时候,需要求出逻辑函数反函数 $\bar{Y}$ 的与或表达式,再对 $\bar{Y}$ 求反,可以得到函数 Y 的与或非表达式。

$$\begin{aligned} \bar{Y} &= \overline{AB + \bar{B}C} \quad (\text{求出函数 } Y \text{ 的反函数}) \\ &= \sum m(0, 2, 3, 4) \\ &= \bar{A}\bar{B} + \bar{B}\bar{C} \quad (\text{求最简与或式}) \end{aligned}$$

$$Y = \overline{AB + BC} \quad (\text{对 } \bar{Y} \text{ 求反})$$

【例 2-14】用卡诺图求逻辑函数 $Y = AB + AC + BC$ 的最简与或非表达式。

首先用卡诺图表示逻辑函数如图所示，通过圈“0”得到反函数 $\bar{Y} = \overline{AB} + \overline{AC} + \overline{BC}$

4. 与或表达式变换为或与表达式

将与或表达式变换为或与表达式需要经过如下步骤：首先求出其反函数 $\bar{Y}$ 的表达式，再对反函数 $\bar{Y}$ 求反，最后用摩根定理进行相应变换。

$$\begin{aligned}\bar{Y} &= \overline{AB} + \overline{BC} \\ Y &= \overline{\overline{AB} + \overline{BC}} \quad (\text{对 } \bar{Y} \text{ 求反}) \\ &= \overline{\overline{AB}} \cdot \overline{\overline{BC}} \quad (\text{摩根定理变换}) \\ &= (A + B) \cdot (B + C)\end{aligned}$$

5. 或与表达式变换为或非-或非表达式

将与或表达式变换为或非-或非表达式可以通过一下步骤：首先，求出逻辑函数的对偶式 Y' ，然后化简对偶式 Y' ，求出对偶式的对偶式，即 $Y = (Y')'$ ，对上述 Y 两次求反。

$$\begin{aligned}Y' &= (A + B)(\bar{B} + C) \\ &= A\bar{B} + BC \quad (\text{求 } Y \text{ 的对偶式}) \\ Y &= (Y')' = (A + \bar{B})(B + C) \quad (\text{求 } Y' \text{ 的对偶式}) \\ Y &= \bar{\bar{Y}} = \overline{(A + \bar{B})(B + C)} = \overline{A + \bar{B}} \cdot \overline{B + C} \quad (\text{对 } Y \text{ 两次求反})\end{aligned}$$

加例题与非与非，与或非

本章小结

与、或、非既是 3 种基本逻辑关系，也是 3 种基本逻辑运算，与非、或非、与或非、异或则是由 3 种基本逻辑运算复合而成的 4 种常用逻辑运算。本章还给出了表示这些运算的逻辑符号，要注意理解和记忆。

逻辑代数的公式和定理是推演、变换和化简逻辑函数的依据，有些与普通代数相同，有些则完全不一样，例如摩根定理、同一律、还原律等，要特别注意记住这些特殊的公式、定理。

逻辑函数常用到的表示方法有 5 种：真值表、卡诺图、函数式、逻辑图和波形图。它们各有特点，但本质相通，可以互相转换。尤其是由真值表到逻辑图和由逻辑图到真值表的转换，直接涉及到数字电路的分析与综合问题，应该熟练掌握。

逻辑函数的公式化简法和卡诺图化简法是本章的重点内容。公式化简法的优点是它的使用不受任何条件的限制，但由于这种方法没有固定的步骤可循，所以要想迅速得到函数的最简与或表达式，不仅要对公式、定理的熟悉运用，而且还要具有一定的运算技巧和经验。卡诺图化简法则不同，它简单、直观，有可以遵循的明确步骤，不易出错，初学者也易于掌握。

但是,当函数变量多于5个时,就失去了简单直观的优点,因此也就没有实用价值了。

为了便于选定合适的器件构成最简的电路,需要我们掌握逻辑函数表达式间的相互转换。究竟将函数式化成什么形式的最为有利,要根据选用哪些种类电子器件而定。

习题

[2-1] 试用列真值表的方法证明下列异或运算公式。

- (1) $A \oplus 0 = A$ (2) $A \oplus 1 = \bar{A}$ (3) $A \oplus A = 0$
 (4) $A \oplus \bar{A} = 1$ (5) $\overline{A \oplus B} = A \odot B$ (6) $A(B \oplus C) = AB \oplus AC$

[2-2] 证明下列等式(方法不限)

- (1) $\overline{AB \cdot BC \cdot AC} = \overline{AB + BC + AC}$
 (2) $AB + BC + AC = (A+B)(B+C)(A+C)$
 (3) $\overline{AB + AC} = \overline{AB} \cdot \overline{AC}$
 (4) $(A+\bar{C})(B+D)(B+\bar{D}) = AB + B\bar{C}$

[2-3] 写出下列函数的对偶式及反函数。

- (1) $Y = \overline{AB} + CD$
 (2) $Y = \overline{A+B+C+D+E}$
 (3) $Y = \overline{AB + CD + BC + \bar{D} + \bar{C}E + \bar{D} + E}$
 (4) $Y = \bar{A}[\bar{C} + (B\bar{D} + AC)] + AC\bar{D}E$
 (5) $Y = ABC + (A+B+C)\overline{AB + BC + AC}$
 (6) $Y = \overline{AD} + (B + \bar{C}D)$

[2-4] 已知逻辑函数的真值表见题表 2-1 (a)、(b),试写出对应的逻辑函数式。

题表 2-1 (a)

M	N	P	O	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1


题表 2-1 (b)

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

[2-5] 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式

- (1) $Y = \overline{A}\overline{B} + B + \overline{A}B$
- (2) $Y = \overline{A}\overline{B}C + \overline{A} + B + \overline{C}$
- (3) $Y = \overline{\overline{A}BC} + \overline{A}\overline{B}$
- (4) $Y = (A+B)(A+B+C)(\overline{A}+C)(B+C+D)$
- (5) $Y = \overline{A}\overline{B}(\overline{A}CD + \overline{AD} + \overline{BC})(\overline{A}+B)$
- (6) $Y = AC(\overline{C}D + \overline{A}B) + BC(\overline{B} + \overline{AD} + \overline{CE})$
- (7) $Y = A\overline{C} + \overline{ABC} + AC\overline{D} + CD$
- (8) $Y = A + (B+\overline{C})(A+\overline{B}+C)(A+B+C)$
- (9) $Y = \overline{B}\overline{C} + \overline{A}\overline{B}\overline{C}E + \overline{B}(\overline{A}\overline{D} + \overline{AD}) + B(\overline{A}\overline{D} + \overline{AD})$
- (10) $Y = AC + A\overline{C}D + \overline{A}\overline{B}\overline{E}F + B(D \oplus E) + \overline{B}\overline{C}\overline{D}\overline{E} + \overline{B}\overline{C}\overline{D}E + \overline{A}\overline{B}\overline{E}F$

[2-6] 写出题图 2-1 中各逻辑图的逻辑函数式，并化简为最简与或式。



题图 2-1

[2-7] 将下列各函数式化为最小项之和的形式。

- (1) $Y = \overline{A}(B + \overline{C})$
- (2) $Y = \overline{A}\overline{B} + ABD(\overline{B} + \overline{C}D)$
- (3) $Y = A + B + CD$

$$(4) Y = AB + \overline{BC}(\overline{C} + \overline{D})$$

$$(5) Y = L\overline{M} + M\overline{N} + N\overline{L}$$

[2-8] 将下列各式化为最大项之积的形式。

$$(1) Y = (A + B)(\overline{A} + \overline{B} + \overline{C})$$

$$(2) Y = A\overline{B} + C$$

$$(3) Y = A\overline{B}\overline{C} + \overline{B}C + \overline{A}BC$$

$$(4) Y = B\overline{C}\overline{D} + C + \overline{A}D$$

$$(5) Y = (A, B, C) = \Sigma m(1, 2, 4, 6, 7)$$

[2-9] 用卡诺图化简法将下列函数化为最简与或形式。

$$(1) Y = ABC + ABD + \overline{C}\overline{D} + \overline{A}\overline{B}C + \overline{A}\overline{C}\overline{D} + \overline{A}\overline{C}D$$

$$(2) Y = A\overline{B} + \overline{A}C + BC + \overline{C}D$$

$$(3) Y = \overline{A}\overline{B} + \overline{B}C + \overline{A} + \overline{B} + ABC$$

$$(4) Y = \overline{A}\overline{B} + AC + \overline{B}C$$

$$(5) Y = A\overline{B}\overline{C} + \overline{A}\overline{B} + \overline{A}D + C + BD$$

$$(6) Y(A, B, C) = \Sigma m(0, 1, 2, 5, 6, 7)$$

$$(7) Y(A, B, C) = \Sigma m(1, 3, 5, 7)$$

$$(8) Y(A, B, C, D) = \Sigma m(0, 1, 2, 4, 6, 8, 9, 10, 11, 14)$$

$$(9) Y(A, B, C, D) = \Sigma m(0, 1, 2, 5, 8, 9, 10, 12, 14)$$

[2-10] 化简下列逻辑函数（方法不限）

$$(1) Y = A\overline{B} + \overline{A}C + \overline{C}\overline{D} + D$$

$$(2) Y = A(\overline{C}\overline{D} + \overline{C}D) + B\overline{C}D + A\overline{C}D + \overline{A}\overline{C}\overline{D}$$

$$(3) Y = (\overline{A} + \overline{B})D + (\overline{A}B + BD)\overline{C} + \overline{A}\overline{C}BD + \overline{D}$$

$$(4) Y = A\overline{B}D + \overline{A}\overline{B}\overline{C}D + \overline{B}CD + (\overline{A}B + C)(B + D)$$

$$(5) Y = \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{C}DE + \overline{B}D\overline{E} + \overline{A}\overline{C}\overline{D}\overline{E}$$

[2-11] 证明下列逻辑恒等式（方法不限）

$$(1) A\overline{B} + B + \overline{A}B = A + B$$

$$(2) (A + \overline{C})(B + D)(B + \overline{D}) = AB + B\overline{C}$$

$$(3) (\overline{A} + B + \overline{C})\overline{C}D + (B + \overline{C})(\overline{A}B\overline{D} + \overline{B}\overline{C}) = 1$$

$$(4) \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D} = \overline{A}\overline{C} + \overline{A}C + B\overline{D} + \overline{B}D$$

$$(5) \overline{A}(C \oplus D) + B\overline{C}D + A\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D = C \oplus D$$

[2-12] 试画出用与非门和反相器实现下列函数的逻辑图。

$$(1) Y = AB + BC + AC$$

$$(2) Y = (\overline{A} + B)(A + \overline{B})C + \overline{B}\overline{C}$$

$$(3) Y = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}BC$$

$$(4) Y = \overline{A}\overline{B}\overline{C} + (\overline{A}\overline{B} + \overline{A}\overline{B} + BC)$$

[2-13] 试画出用或非门反相器实现下列函数的逻辑图。

$$(1) Y = \overline{A}BC + \overline{B}C$$

$$(2) Y = (A+C)(\overline{A}+B+\overline{C})(\overline{A}+\overline{B}+C)$$

$$(3) Y = (\overline{ABC} + \overline{BC})\overline{D} + \overline{A}BD$$

$$(4) Y = \overline{C\overline{D}BC\overline{ABC}\overline{D}}$$

[2-14] 对于互相排斥的一组变量 A 、 B 、 C 、 D 、 E (即任何情况下 A 、 B 、 C 、 D 、 E 不可能有 2 个或 2 个以上同时为 1), 试证明:

$$\overline{ABC\overline{D}E} = A, \overline{ABC\overline{D}E} = B, \overline{ABC\overline{D}E} = C, \overline{ABC\overline{D}E} = D, \overline{ABC\overline{D}E} = E$$

[2-15] 将下列函数化为最简与或函数式。

$$(1) Y = \overline{A+C+D} + \overline{ABC\overline{D}} + \overline{AB\overline{C}D} \text{ 给定约束条件为}$$

$$\overline{ABC\overline{D}} + \overline{ABCD} + \overline{ABC\overline{D}} + \overline{AB\overline{C}D} + \overline{ABCD} + \overline{ABCD} = 0$$

$$(2) Y = \overline{CD}(A \oplus B) + \overline{ABC} + \overline{ACD}, \text{ 给定约束条件为 } AB+CD=0$$

$$(3) Y = (\overline{AB}+B)\overline{CD} + \overline{(A+B)(\overline{B}+C)}, \text{ 给定约束条件为}$$

$$ABC+ABD+ACD+BCD=0$$

$$(4) Y(A,B,C,D) = \sum(m_3, m_5, m_6, m_7, m_{10}), \text{ 给定约束条件为}$$

$$m_0+m_1+m_2+m_4+m_8=0$$

$$(5) Y(A,B,C) = \sum(m_0, m_1, m_2, m_4), \text{ 给定约束条件为}$$

$$m_3+m_5+m_6+m_7=0$$

$$(6) Y(A,B,C,D) = \sum(m_2, m_3, m_7, m_8, m_{11}, m_{14}), \text{ 给定约束条件为}$$

$$m_0+m_5+m_{10}+m_{15}=0$$

[2-16] 用卡诺图将下列含有无关项的逻辑函数, 化简为最简的“与或”式, “与非”式, “与或非”式。

$$(1) Y = \sum m(0,1,5,7,8,11,14) + \sum d(3,9,15)$$

$$(2) Y = \sum m(1,2,5,6,10,11,12,15) + \sum d(3,7,8,14)$$

$$(3) Y = \sum m(0,2,3,6,9,10,15) + \sum d(7,8,11)$$

$$(4) Y = \sum m(0,2,3,7,8,10,13) + \sum d(5,6,11)$$

[2-17] 利用卡诺图之间的运算将下列逻辑函数化为最简与或式

$$(1) Y = (AB + \overline{A}C + \overline{B}D)(\overline{A}\overline{B}\overline{C}D + \overline{A}CD + BCD + \overline{B}C)$$

$$(2) Y = (\overline{A}\overline{B}C + \overline{A}B\overline{C} + AC)(\overline{A}\overline{B}\overline{C}D + \overline{A}BC + CD)$$

$$(3) Y = (\overline{A}D + \overline{C}D + C\overline{D}) \oplus (A\overline{C}\overline{D} + ABC + \overline{A}D + CD)$$

$$(4) Y = (\overline{A}\overline{C}\overline{D} + \overline{B}\overline{D} + BD) \oplus (\overline{A}B\overline{D} + \overline{B}D + BCD)$$

第3章 门 电 路

3.1 概述

能够实现基本逻辑运算及复合逻辑运算功能的电路称为逻辑门电路，简称门电路。它是数字电路中最基本的逻辑元件。常用的逻辑门电路有与门、或门、非门、与非门、或非门、与或非、异或门等几种。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。这种功能的实现如图 3-1 所示，在输入信号 v_i 的作用下，当 K 断开时，输出 $v_o = V_{CC}$ 为高电平；当 K 闭合时， $v_o = \text{“地”}$ 为低电平。半导体二极管、三极管和 MOS 管是构成这种电子开关的基本开关元件。此时，电路在 v_i 的作用下，工作在导通或截止状态即可。

集成门按内部有源器件的不同可分为两大类：一类为双极型晶体管集成电路，主要有晶体管 TTL 逻辑、射极耦合逻辑 ECL 和集成注入逻辑 I^2L 等几种类型；另一类为单极型 MOS 集成电路，包括 NMOS、PMOS 和 CMOS 等几种类型。




图 3-1 用来获得高、低电平的基本开关电路

TTL 逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的逻辑器件之一。随着 CMOS 工艺的发展，TTL 的主导地位受到了动摇，有被 CMOS 器件取代的趋势。近年来，可编程逻辑器件（PLD）特别是现场可编程门阵列（FPGA）的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。

3.2 半导体管的开关特性

3.2.1 晶体二极管开关特性

1. 晶体二极管稳态工作状态

晶体二极管开关电路如图 3-2 所示。当 $v_i > V_{th}$ 时，二极管导通，输入电压 V_i 和输出电压 v_o 之间的关系为：

$$v_o = v_i - v_D \quad (3-1)$$

其中， V_{th} 为二极管正向开启电压，又称阈值电压。对于硅二极管 $V_{th} \approx 0.6 \sim 0.7 \text{ V}$ ，锗二极管 $V_{th} \approx 0.2 \sim 0.3 \text{ V}$ 。 v_D 为导通管压降，硅管 $v_D \approx 0.7 \text{ V}$ ，锗管 $v_D \approx 0.3 \text{ V}$ 。

当 $v_i < 0$ 时，二极管截止， $i_D \approx 0$ ， $v_D = -v_i$ ， $v_o = 0$ 。

2. 晶体二极管瞬态开关特性

晶体二极管在外加大信号电压时，将由导通转向截止或由截止转向导通，过渡过程工作

波形如图 3-3 所示。




图 3-2 二极管开关电路




图 3-3 二极管瞬态开关特性

(1) 由导通转向截止

需经历：

- i_D 由 $I_R = -V_R/R$ 降至 $0.9I_R$ 所需驱散存储电荷的时间，称为存储时间 t_s ；
- i_D 由 $0.9I_R$ 逐渐下降至 $0.1I_R$ 所需驱散存储电荷的时间，称为下降时间 t_f 。

$t_{re} = t_s + t_f$ 时间称为反向恢复时间。


(2) 由截止转向导通，

需经历由 $i_{Dmax} = (V_R + V_F)/R$ 下降至 $i_D = V_F/R$ 所需的时间，称为二极管正向恢复时间 t_r 。一般 $t_r \ll t_{re}$ ，所以可以忽略不计。


3.2.2 晶体三极管开关特性

1. 晶体三极管工作状态

NPN 型晶体三极管开关电路如图 3-4 所示。NPN 型晶体三极管截止、放大、饱和和工作状态的特点见表 3-1。



(a)



(b)

图 3-4 三极管开关

表 3-1 NPN 型晶体三极管工作状态的特点

工作状态	截止	放大	饱和
条件	$i_B=0$	$0 < i_B < \frac{I_{CS}}{\beta}$	$i_B > \frac{I_{ES}}{\beta}$
偏置	发射结反偏 集电结反偏	发射结正偏 集电结反偏	发射结正偏 集电结正偏
集电极电流	$i_C \approx 0$	$i_C = \beta i_B$	$i_C = I_{CS} \approx \frac{V_{CC}}{R_C}$ 且不随 i_B 增加而增加
管压降	$v_O = v_{CE} = V_{CC}$	$v_O \approx v_{CE} = V_{CC} - i_C R_C$	$v_O = v_{CES} \approx 0.2 \sim 0.3V$
c、e 间的等效电阻	约为数千欧，相当于开关断开	可变	很小，约为数百欧，相当于开关闭合

晶体三极管作为开关，稳态时主要工作在截止状态，称为稳态断开状态。此时 $i_C \approx 0$ ， $v_O \approx V_{CC}$ 。工作在饱和状态时称为稳态闭合状态，此时 $i_B > i_{BS}$ ， $v_O = v_{CE(set)} \approx 0.3$ 。

2. 晶体三极管的瞬态开关特性

晶体三极管开关稳态是处于截止或饱和态，在外加信号作用下，晶体三极管由截止转向饱和或由饱和转向截止的过渡过程工作波形，如图 3-5 所示。在过渡过程中，晶体三极管处于放大状态。

1) 三极管由截止转向饱和的过程

当 v_I 由 $-V$ 跳至 $+V$ 时：

- 形成集电极电流， i_C 上升至 $0.1I_{CS}$ 的过程，所需时间 t_d 称为延迟时间；
- i_C 由 $0.1I_{CS}$ 上升至 $0.9I_{CS}$ 的过程，所需时间 t_r 称为上升时间。

三极管由截止到饱和所经历的时间，称为开启时间 t_{on} ，其大小为 $t_{on} = t_d + t_r$ 。

2) 三极管由饱和状态转向截止状态的过程

当 v_I 由 $+V$ 下跳至 $-V$ 时，三极管要经历：

- 三极管集电极电流由 I_{CS} 下降至 $0.9I_{CS}$ 所需的时间称为存储时间 t_s ；
- 三极管集电极电流由 $0.9I_{CS}$ 下降至 $0.1I_{CS}$ 所需的时间称为下降时间 t_f 。

三极管由饱和状态转向截止状态所经历的时间称为关断时间 t_{off} ，其大小为 $t_{off} = t_s + t_f$ 。




图 3-5 三极管开关特性

3.2.3 MOS 管开关特性

MOS 管又称为绝缘栅型场效应三极管 (Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET)。MOS 管分为 N 沟道和 P 沟道两类，每一类又分为增强型和耗尽型两种，因此总共有以下 4 种类型的 MOS 管：N 沟道增强型、N 沟道耗尽型、P 沟道增强型和 P 沟道耗尽型。由于 MOS 门电路大多由增强型 MOS 管构成，因此，本节内容主要介绍增强型 MOS 管的结构和开关特性。

MOS 管的结构和工作原理如下。

N 沟道增强型 MOS 管的结构如图 3-6 (a) 所示。在一块掺杂浓度较低的 P 型硅衬底上, 制作两个高掺杂浓度的 N+ 区, 并用金属铝引出两个电极, 分别作漏极 G 和源极 S。然后在半导体表面覆盖一层很薄的二氧化硅 (SiO_2) 绝缘层, 在漏-源极间的绝缘层上再装上一个铝电极, 作为栅极 G。在衬底上也引出一个电极 B, 这就构成了一个 N 沟道增强型 MOS 管。MOS 管的源极和衬底通常是接在一起的 (大多数管子出厂前已连接好)。它的栅极与其他电极间是绝缘的。图 3-6 (b) 代表符号中的箭头方向表示由 P (衬底) 指向 N (沟道)。

增强型 N 沟道 MOS 管的工作原理分析如下:

- 如果在源极和漏极之间加上正向电压 v_{DS} , 而令栅极和源极之间的电压 $v_{GS}=0$, 则由于漏极和源极之间相当于两个背靠背的 PN 结, 漏-源极间没有导电沟道, 所以这时漏极电流 $i_D=0$ 。

- $v_{GS} > v_{GS(th)}$ 时, 漏源之间导电沟道形成若 $v_{GS} > 0$, 则栅极和衬底之间的 SiO_2 绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。当 v_{GS} 数值较小, 吸引电子的能力不强时, 漏-源极之间仍无导电沟道出现。 v_{GS} 增加时, 吸引到 P 衬底表面层的电子就增多, 当 v_{GS} 达到某一数值时, 这些电子在栅极附近的 P 衬底表面便形成一个 N 型薄层, 且与两个 N+ 区相连通, 在漏-源极间形成 N 型导电沟道。 v_{GS} 越大, 作用于半导体表面的电场就越强, 吸引到 P 衬底表面的电子就越多, 导电沟道越厚, 沟道电阻越小。开始形成沟道时的栅-源极电压称为开启电压, 用 $v_{GS(th)}$ 表示。

可见, 当 $v_{GS}=0$ 时, 增强型 N 沟道 MOS 管漏源之间不存在导电沟道; 当 $v_{GS} > v_{GS(th)}$ 时, 漏源之间导电沟道形成。

根据以上分析, 可得出增强型 N 沟道 MOS 管的特点。

- 当 $v_{GS}=0$ 时, 漏极与源极之间的电阻 r_{DS} 非常大, 可达到 $10^6\Omega$ 。当 v_{GS} 增加时, r_{DS} 减小, 最小可达到 10Ω 左右, 因此, MOS 管可看成由电压控制的电阻, 如图 3-7 所示。




图 3-6 N 沟道增强型 MOS 管的结构和符号




图 3-7 MOS 管的电压控制电阻模型

- 因为栅极与漏源之间有一层 SiO_2 绝缘层, MOS 管的栅极有非常高的输入阻抗, 从栅极几乎没有电流流过, 因此 MOS 管为电压控制器件, 但是, 栅极具有电容效应, 在高速电路中应考虑其影响。

增强型 P 沟道 MOS 管的结构及工作原理与 N 沟道 MOS 管类似, 这里不做具体分析。为了叙述方便, 以下内容中将增强型 N 沟道 MOS 管简称为 NMOS 管, 增强型 P 沟道 MOS 管简称为 PMOS 管。NMOS 管和 PMOS 管的开关特性和电路符号见表 3-2。

表 3-2 NMOS 管和 PMOS 管的开关特性和电路符号

MOS 管类型	标准符号	简化符号	开关特性
NMOS			当 $v_{GS} > V_{GS(th)}$ 导通 当 $v_{GS} < V_{GS(th)}$ 截止
PMOS			当 $ v_{GS} > V_{GS(th)}$ 导通 当 $ v_{GS} < V_{GS(th)}$ 截止

3.3 分立元件逻辑门电路

所谓分立元件逻辑门电路就是用分立的元件和导线连接起来构成的门电路。由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。

3.3.1 与门电路

简单的与门电路可以用二极管来实现。其电路和逻辑符号如图 3-8 所示。

设 $V_{CC}=5\text{ V}$ ，A、B 输入端的高低电平分别为 $V_{IH}=3\text{ V}$ ， $V_{IL}=0\text{ V}$ ，二极管正向导通压降为 0.7 V 。若 A、B 当中有一个为低电平时，二极管 D_1 或 D_2 必有一个导通，输出电压 $Y=0.7\text{ V}$ 。A、B 同时为高电平时，二极管 D_1 和 D_2 截止，Y 为 3.7 V 。将输出与输入逻辑电平的关系列表，见表 3-3。




图 3-8 二极管与门及符号

如果规定 3 V 以上为高电平，用逻辑 1 表示； 0.7 V 以下为低电平，用逻辑 0 表示，则可将表 3-3 改写成表 3-4 的真值表。显然 Y 与 A、B 是“与”逻辑关系。

表 3-3 与门电路的逻辑电平

A/V	B/V	Y/V
0	0	0.7
0	3	0.7
3	0	0.7
3	3	3.7

表 3-4 与门电路的真值表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

3.3.2 或门电路

二极管或门电路及符号如图 3-9 所示。

设 $V_{CC}=5\text{ V}$ ，A、B 输入端的高低电平分别为 $V_{IH}=3\text{ V}$ ， $V_{IL}=0\text{ V}$ ，二极管正向导通压降为 0.7 V 。

A、B 两个输入信号都处于低电平时，二极管 D_1 、 D_2 截止，输出电压 $Y=0V$ 。

A、B 两个输入信号有一个处于高电平，二极管 D_1 或 D_2 必有一个导通，输出电压 $Y=2.3 V$ 。输入输出的电压关系见表 3-5。

如果规定 $2.3 V$ 以上为高电平，用逻辑 1 表示； $0 V$ 以下为低电平，用逻辑 0 表示，则可将表 3-5 改写成表 3-6 的真值表。显然 Y 与 A 、 B 是“或”逻辑关系。

表 3-5

A/V	B/V	Y/V
0	0	0
0	3	2.3
3	0	2.3
3	3	2.3

表 3-6

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1




图 3-9 二极管或门及符号




图 3-10 晶体管反相器

3.3.3 非门电路

晶体三极管开关电路的最基本应用电路为反相器电路。反相器电路如图 3-10 所示。

当 $v_i=V_L$ 时，保证三极管截止，即要求 $V_{BE} \leq 0$ ，此时 $v_o \approx V_{CC}$ 。

$$V_{BE} = V_L - \frac{R_1}{R_1 + R_2} (V_L + V_{BB}) \leq 0$$

当 $v_i=V_H$ 时，保证三极管饱和，要求 $i_B \geq i_{BS}$ ，即

$$i_{BS} = \frac{V_{CC} - V_{CE(sat)}}{\beta R_C}$$

$$i_B = \frac{V_H - V_{BE(sat)}}{R_1} - \frac{V_{BE(sat)} + V_{BB}}{R_2}$$

$$\frac{V_H - V_{BE(sat)}}{R_1} - \frac{V_{BE(sat)} + V_{BB}}{R_2} \geq \frac{V_{CC} - V_{CE(sat)}}{\beta R_C}$$

此时， $v_o = V_{CE(sat)} \approx 0.3 V \approx 0 V$ 。

设 $V_{CC} = 5 V$ ，A 输入端的高低电平分别为 $V_{IH} = 5 V$ ， $V_{IL} = 0 V$ 。输入输出的电压关系见表 3-7。

如果规定 $5 V$ 为高电平，用逻辑 1 表示； $0 V$ 为低电平，用逻辑 0 表示，则可将表 3-7 改写成表 3-8 的真值表。显然 Y 与 A 是“非”逻辑关系。

表 3-7

A/V	Y/V
5	0
0	5

表 3-8

A	Y
1	0
0	1

掌握了基本门电路的工作原理后，下面介绍两种分离元件的复合门电路。

3.3.4 与非门电路

与非门电路及逻辑符号如图 3-11 所示，它的真值表见表 3-9。由图 3-11 中可看出与非门电路由二极管与门和三极管非门构成的，只要 A 、 B 有一个为低电平，输出 Y 就为高电平；只有 A 、 B 全为高电平时，输出 Y 才为低电平。




图 3-11 与非门及符号

3.3.5 或非门电路

或非门电路及逻辑符号如图 3-12 所示，它的真值表见表 3-10。由图 3-12 可看出，或非门电路由二极管或门和三极管非门构成的，只要 A 、 B 有一个为高电平，输出 Y 就为低电平；只有 A 、 B 全为低电平时，输出 Y 才为高电平。

表 3-9

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

表 3-10

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0




图 3-12 或非门及符号

由图 3-11、图 3-12 中可看出分立元件门电路的缺点：

- 由于采用分立元件且需要联结, 因此体积大、工作不可靠;
 - 需要不同电源;
 - 各种门的输入、输出电平不匹配。
- 这促使人们采用集成门电路。

3.4 TTL 门电路

把构成门电路的元器件和连线都制作在一块半导体芯片上, 再封装起来, 便构成了集成门电路。现在使用最多的是 CMOS 和 TTL 集成门电路。我们把电路输入输出端的结构都采用三极管的集成逻辑门, 称为三极管—三极管集成逻辑 (Transistor-Transistor Logic) 门电路, 简称 TTL 门电路。国产 TTL 集成电路有 CT54/74 通用系列、CT54H/74H 高速系列、CT54S/74S 肖特基系列和 CT54LS/74LS 低功耗肖特基系列。集成门电路的特点: 体积小、重量轻、功耗低、价格低、可靠性好。

逻辑门电路按其集成度又可分为: SSI (小规模集成电路, 每片组件包含 10~20 个等效门), MSI (中规模集成电路, 每个组件包含 20~100 个等效门), LSI (大规模集成电路, 每组件内含 100~1000 个等效门), VLSI (超大规模集成电路, 每片组件内含 1000 个以上等效门)。

3.4.1 TTL 反相器电路结构及工作原理

TTL 集成非门电路结构如图 3-13 所示。该电路由 3 部分组成: 由三极管 T_1 组成电路的输入级; 由 T_3 、 T_4 和二二极管 D 组成输出级; 由 T_2 组成的中间级作为输出级的驱动电路, 将 T_2 的单端输入信号 v_{i2} 转换为互补的双端输出信号 v_{i3} 和 v_{i4} , 以驱动 T_3 和 T_4 。

1. TTL 反相器的工作原理

这里主要分析 TTL 反相器的逻辑关系, 并估算电路中有关各点的电压, 以得到简单的定量概念。设电源电 $V_{CC}=+5\text{ V}$, A, B 输入信号的高、低电平分别为: $V_{IH}=3.6\text{ V}$, $V_{IL}=0.2\text{ V}$, PN 结的开启电压为 $V_{on}=0.7\text{ V}$ 。

(1) 当 $v_i=V_{IL}$ 时, T_1 的发射结导通, 并将 T_1 的集电极电位钳在 $V_{IL}+V_{on}=0.9\text{ V}$, 由于 T_1 的集电极回路电阻为 R_2 和 T_2 的 b-c 结反向电阻之和, 阻值非常大, 所以 T_1 工作在深度饱和区, $v_{CES1}\approx 0$ 。显然, T_2 的发射结不导通, T_2 截止, v_{C2} 为高电平, v_{E2} 为低电平, 使 T_4 截止, 故 R_2 上的压降很小, $v_{C2}\approx V_{CC}$, T_3 管导通。因此, 输出为高电平 $V_{OH}=3.6\text{ V}$ 。

(2) 当输入信号为高电平 $V_{IH}=3.6\text{ V}$, 假设暂不考虑 T_1 管的集电极支路, 则 T_1 管的发射结均应导通, 可能使 $v_{B1}=V_{IH}+0.7=4.3\text{ V}$ 。但是, 由于 V_{CC} 经 R_1 作用于 T_1 管的集电极、 T_2 和 T_4 管的发射结, 使三个 PN 结必定导通, $v_{B1}=v_{BC1}+v_{BE2}+v_{BE5}=2.1\text{ V}$, 使 T_1 管的发射结均反偏,




图 3-13 TTL 反相器典型电路

T_1 管处于倒置工作状态, T_1 、 T_2 和 T_4 管饱和导通, $v_O = V_{OL} = v_{CES4} = 0.3 \text{ V}$, $v_{C2} = v_{CES2} + v_{BE4} = 0.3 + 0.7 = 1 \text{ V}$, T_3 管截止。

综上所述, TTL 非门输入端输入低电平, 输出即为高电平; 当输入端输入高电平时, 输出为低电平, 实现了非逻辑功能。

2. 采用输入级以提高工作速度

当 TTL 反相器输入电压由高 (3.6 V) 变低 (0.2 V) 的瞬间, $v_{B1} = (0.2 + 0.7) \text{ V} = 0.9 \text{ V}$ 。但由于 T_2 、 T_4 原来是饱和的, 它们的基区存储电荷还来不及消散, 在此瞬间, T_2 、 T_4 的发射结仍处于正向偏置, T_1 的集电极电压为 $v_{C1} = v_{BE2} + v_{BE3} = (0.7 + 0.7) \text{ V} = 1.4 \text{ V}$ 。

此时 T_1 的集电结为反向偏置 [集电结电压 = $v_{B1} - v_{C1} = (1 - 1.4) \text{ V} = -0.4 \text{ V}$], 因输入为低电平 (0.2 V) 时, T_1 的发射结为正向偏置, 于是 T_1 工作在放大区。这时产生基极电流 i_{B1} , 其射极电流 $\beta_1 i_{B1}$ 流入低电平的输入端。集电极电流 $i_{C1} \approx \beta_1 i_{B1}$ 的方向是从 T_2 的基极流向 T_1 的集电极, 它很快地从 T_2 的基区抽走多余的存储电荷, 使 T_2 迅速地脱离饱和而进入截止状态。 T_2 的迅速截止导致 T_3 立刻导通, 相当于 T_4 的负载是个很小的电阻, 使 T_4 的集电极电流加大, 多余的存储电荷迅速从集电极消散而达到截止, 从而加速了状态转换。

3. 采用推拉式输出级以提高开关速度和带负载能力

T_3 、 T_4 组成射极输出器, 优点是既能提高开关速度, 又能提高负载能力。当输入高电平时, T_4 饱和, $v_{B3} = v_{C2} = 0.3 \text{ V} + 0.7 \text{ V} = 1 \text{ V}$, T_3 和 D 截止, T_4 的集电极电流可以全部用来驱动负载。当输入低电平时, T_4 截止, T_3 导通 (为射极输出器), 其输出电阻很小, 带负载能力很强。可见, 无论输入如何, T_3 和 T_4 总是一管导通而另一管截止。这种工作方式称为推拉式 (Push-Pull) 电路或图腾柱 (Totem-Pole) 输出电路。它的优点是带负载能力很强, 而且可减小静态损耗。

3.4.2 TTL 的反相器电气特性

设计实际数字电路时, 除了了解门电路的逻辑功能外, 更重要的是要了解门电路的电气特性。只有这样, 才能使所设计的电路不但满足所需要的逻辑功能, 而且既使在最坏的情况下也能正常工作。门电路的电气特性如下:

- 电压传输特性;
- 输入特性;
- 输出特性;
- 动态特性。

本节在阐述上述电气特性过程中, 还将提出一些重要概念, 如噪声容限、扇出系数、速度、功耗等。

1. 电压传输特性

所谓电压传输特性, 就是指门电路的输出电压 v_O 随输入电压 v_I 变化的特性。电压传输特性可采用如图 3-14 所示的实验电路来测得。图 3.13 示 TTL 反相器的电压传输特性如图 3-15 所示。

在曲线的 AB 段, 当 $v_I < 0.6 \text{ V}$ 时, $v_{B1} < 1.3 \text{ V}$, T_2 和 T_4 管截止, T_3 导通, 输出为高电平 $V_{OH} = V_{CC} - v_{R2} - v_{D2} - v_{BE4} = 3.4 \text{ V}$, 故 AB 段称为截止区。

在曲线 BC 段, 当 $0.7 \text{ V} < v_I < 1.3 \text{ V}$ 时, T_2 管的发射极电阻 R_3 直接接地, 故 T_2 管开始导通并处于放大状态, 所以 v_{C2} 和 v_O 随 v_I 的增高而线性地降低, 但 T_4 管仍截止, 故 BC 段称为

线性区。




图 3-14 电压传输特性测试实验电路




图 3-15 TTL 反相器电压传输特性

在 CD 段，当 $1.3\text{ V} < v_i < 1.4\text{ V}$ 时， $v_{B1}=2.1\text{ V}$ ，使 T_2 和 T_4 管均趋于饱和导通， T_3 管截止，所以 V_O 急剧下降为低电平， $v_o = V_{OL} = 0.3\text{ V}$ ，故称 CD 段为转折区。

在 DE 段， v_i 大于 1.4 V 以后， v_{B1} 被钳位在 2.1 V ， T_2 和 T_4 管均饱和， $v_o = v_{CES} = 0.3\text{ V}$ ，故 DE 段称为饱和区。

为了正确地处理门电路与门电路、门电路与其他电路之间的连接问题，必须了解门电路输入端和输出端的伏安特性，也就是通常所说的输入特性和输出特性。

2. 输入特性

所谓输入特性，是指门电路输入电压和输入电流的关系。TTL 反相器中，如果仅仅考虑输入信号是高电平和低电平而不是某一个中间值的情况，则可忽略 T_2 和 T_4 的 bc 结反向电流以及 R_3 对 T_4 基极回路的影响，输入端的等效电路如图 3-16 所示。

当 $V_{CC} = 5\text{ V}$ ， $v_i = V_{IL} = 0.2\text{ V}$ 时， T_2 和 T_5 管截止， i_I 为负值，输入低电平电流近似为

$$I_{IL} = -\frac{V_{CC} - v_{BE1} - V_{IL}}{R_1} \approx -1\text{ mA}$$

$v_i=0$ 时的输入电流称为输入短路电流 I_{IS} 。显然， I_{IS} 的数值比 I_{IL} 的数值要略大一点。在做近似分析计算时，经常用手册上给出的 I_{IS} 近似代替 I_{IL} 使用。

随 v_i 的增大， v_I 的绝对值随之略有减小，当 v_i 升至 1.4 V 时， T_2 管和 T_4 管都导通， i_I 随 v_i 的增大而迅速减小， i_{R_1} 中的绝大部分经 T_1 管的 bc 结流入 T_2 管的基极。当 $v_i = I_{IH} = 3.4\text{ V}$ 时， T_1 管处于 $v_{BC} > 0$ 、 $v_{BE} < 0$ 的状态。在这种工作状态下，相当于把原来的集电极 c_1 当作发射极使用，而把原来的发射极 e_1 当作集电极使用了，因此称这种状态为倒置状态。倒置状态下三极管的电流放大系数 β_i 极小（在 0.01 以下），如果近似地认为 $\beta_i = 0$ ，则这时的输入电流只是 bc 结的反向电流，所以高电平输入电流 I_{IH} 很小。74 系列门电路每个输入端的 I_{IH} 值在 $40\mu\text{A}$ 以下。

根据图 3-16 的等效电路可以画出输入特性曲线，如图 3-17 所示。输入电压介于高、低电平之间的情况要复杂一些，但考虑到这种情况通常只发生在输入信号电平转换的短暂过程中，所以就不详细分析了。

3. 输出特性

门电路在使用时一般要接负载。负载的种类较多，可以是同类门电路或其他类型门电路，也可以是电阻、二极管和三极管等元件。门电路输出端接了负载就要向负载提供电流。当门电路向负载提供电流时，将会引起输出电压的变化。所谓门电路输出特性，就是指输出电压

和输出电流的关系。




图 3-16 TTL 反向器的输入端等效电路




图 3-17 TTL 反向器的输入特性

为了简单起见,用一只电阻来代替 TTL 反相器门电路的负载,分析 TTL 反相器的输出特性。当门电路输出低电平时, T_4 管导通, 负载电流从外部负载流入门电路, 该电流称为低电平输出电流, 也称为灌电流 (Sinking Current), 用 I_{OL} 表示, 如图 3-19 所示。当门电路输出高电平时, T_3 管导通, 负载电流从门电路流出经过电阻到地, 该电流称为高电平输出电流, 也称为拉电流 (Sourcing Current), 用 I_{OH} 表示。如图 3-20 所示。注意, 由于实际的高电平输出电流与图中规定的电流方向相反, I_{OH} 值为负。从反相器输出端看进去的输出电压与输出电流的关系, 称为输出特性。




图 3-18 TTL 反向器低电平输出等效电路




图 3-19 TTL 反向器低电平输出特性

1) 低电平输出特性 (灌电流)

当驱动门输出低电平时, 电流从负载门灌入驱动门。输出为低电平时, 门电路输出端的 T_4 管饱和导通而 T_3 管截止。由于 T_4 管饱和导通时 ce 间的电阻很小 (10Ω 以内)。当负载门的个数增加, 灌电流增大 i_L 增加, 会使 T_4 脱离饱和, 输出低电平升高 V_{OL} 仅稍有升高。如图 3-19 所示, 一定范围内基本为线性关系。低电平最大输出电流 $I_{OL} \approx -16 \text{ mA}$ 。

2) 高电平输出特性 (拉电流)

当驱动门输出高电平时, T_3 管工作在射极输出状态, 电路的输出阻抗很低。电流从驱动门拉出, 流至负载门的输入端。拉电流增大时, R_4 上的压降增大, 会使输出高电平降低。具体来说, $v_o = V_{OH}$ 时, 当负载电流较小情况下, 负载电流变化时 V_{OH} 变化很小; 当负载电流的进一步增加, R_4 上压降也随之加大, 使 T_3 的 bc 结变为正向偏置, T_3 进入饱和状态, T_3 失去射极跟随功能, 因而 V_{OH} 随 i_L 的增加而迅速下降。74 系列门电路在输出为高电平时的输出特性曲线如图 3-20 所示。从曲线上可见, 在 $|i_L| < 5 \text{ mA}$ 时内 V_{OH} 变化很小; 当 $|i_L| > 5 \text{ mA}$ 以后,

随着 i_L 绝对值的增加 V_{OH} 下降较快。

门电路输出电流增大将引起噪声容限减少, 电路的抗干扰能力降低, 传输延迟时间增加, 器件过热等问题, 因此在使用中应对输出电流的大小应作限制。所以手册上给出的高电平输出电流的最大值要比 5 mA 小得多。74 系列门电路得运用条件规定, 输出为高电平时, 最大负载电流不能超过 0.4 mA。如果 $V_{CC}=5\text{ V}$, $V_{OH}=2.4\text{ V}$, 那么当 $I_{OH}=-0.4\text{ mA}$ 时门电路内部消耗的功率已达到 1 mW。




图 3-20 TTL 反向器低电平输出等效电路




图 3-21 TTL 反向器低电平输出特性

在介绍门电路输入输出特性的基础上, 提出扇出系数的概念。所谓扇出系数是指一个逻辑门可以带同类门的数目。输出低电平时的扇出系数:

$$N_{OL} = \frac{I_{OL}}{I_{IL}}$$

高电平时扇出系数:

$$N_{OH} = \frac{I_{OH}}{I_{IH}} \quad (3-2)$$

一般 $N_{OL} \neq N_{OH}$, 常取两者中的较小值作为门电路的扇出系数, 用 N_O 表示。

【例 3-1】 如图 3-22 所示电路, 已知 74S00 门电路 G_P 参数为: $I_{OH}=1.0\text{ mA}$, $I_{OL}=-20\text{ mA}$, $I_{IH}=50\text{ }\mu\text{A}$, $I_{IL}=-1.43\text{ mA}$, 试求门 G_P 的扇出系数 N 是多少? 要求 G_P 输出的高低电平满足 $V_{OH} \geq 3.2\text{ V}$, $V_{OL} \leq 0.2\text{ V}$

解: 对门 P 输出的高、低电平情况分别进行讨论。门 P 输出的低电平时, 设可带门数为 N_{OL} :

$$N_{OL} \times I_{IL} \leq I_{OL} \quad N_{OL} \leq \frac{I_{OL}}{I_{IL}} = \frac{20}{1.43} = 14.$$

门 P 输出的高电平时, 设可带门数为 N_{OH} :

$$N_{OH} \times 2I_{IH} \leq I_{OH}$$

$$N_{OH} \leq \frac{I_{OH}}{2I_{IH}} = \frac{1.0}{2 \times 0.05} = 10. \text{ 扇出系数}=10.$$

从这个例子可以看到, 由于门电路无论在输出高电平还是输出低电平时均有一定的输出电阻, 所以输出的高、低电平都要随负载电流的改变而发生变化。这种变化越小, 说明门电路




图 3-22 例 3-1 的电路

带负载的能力越强。有时也用输出电平的变化不超过某一规定值时允许的最大负载电流来定量表示门电路带负载能力的大小。

4. 输入端噪声容限

考虑到实际的电压传输特性曲线会受门电路内部参数的分散性和外界条件（如电源电压、温度等）影响，为了使门电路可靠地工作，器件生产商对门电路的高低电平规定了严格的电压范围。在保证输出高低电平基本不变的条件下，允许输入信号的高低电平有一个波动范围，这个范围称为噪声容限。高低电平的电压范围一般采用极限值表示。图 3-23 给出了噪声容限的计算方法。因为在将许多门电路互相连接组成系统时，前一级门电路的输出就是后一级门电路的输入，所以根据输出高电平的最小值 $V_{OH(min)}$ 和输入高电平的最小值 $V_{IH(min)}$ 便可求得输入为高电平时的噪声容限为

$$V_{NH} = V_{OH(min)} - V_{IH(min)}$$

同理，根据输出低电平的最大值 $V_{OL(max)}$ 和输入低电平的最小值 $V_{IL(max)}$ 便可求得输入为低电平时的噪声容限为

$$V_{NL} = V_{IL(max)} - V_{OL(max)}$$




图 3-23 噪声容限

74 系列门电路的典型参数为 $V_{OH(min)}=2.4\text{ V}$, $V_{OL(max)}=0.4\text{ V}$, $V_{IH(min)}=0.2\text{ V}$, $V_{IL(max)}=0.8\text{ V}$, 故得到 $V_{NH}=0.4\text{ V}$, $V_{NL}=0.4\text{ V}$ 。

5. 输入端负载特性

在具体使用门电路时，有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻 R_p ，如图 3-24 所示。由图可知，因为输入电流流过 R_p 上产生压降而形成输入端电位 v_I 。

$$v_I = \frac{R_p}{R_1 + R_p} (V_{CC} - v_{BE1}) \quad (3-3)$$

上式表明，在 $R_p \ll R_1$ 的条件下， v_I 几乎与 R_p 成正比，但是当 v_I 上升到 1.4 V 以后， T_2 和 T_4 的发射结同时导通， v_{BE1} 钳位在了 2.1 V 左右，输入相当于接高电平。此时即使 R_p 再增大， v_I 也不会再升高了。 v_I 与 R_p 的关系也就不再遵守式 (3-3) 的关系，特性曲线趋近于 $v_I=1.4\text{ V}$

的一条水平线。如图 3-25 所示。




图 3-24 TTL 反相器输入端经电阻接地时的等效电路




图 3-25 TTL 反相器输入端负载特性

悬空的输入端相当于接高电平，即认为输入端接一个无穷大的电阻。

6. TTL 反相器的动态特性

(1) 传输延迟时间

在 TTL 电路中，由于二极管和三极管从导通变为截止或从截止变为导通都需要一定的时间，而且由于晶体管的结电容和输入、输出端的寄生电容使输出波形发生了畸变和延迟。如图 3-26 所示。当输出由高电平跳变为低电平时，其传输延迟时间记为 t_{PHL} ，当输出由低电平跳变为高电平时，其传输延迟时间记为 t_{PLH} ，两者之间的平均值称为平均传输延迟时间，即

$$t_{\text{pd}} = \frac{t_{\text{PLH}} + t_{\text{PHL}}}{2}。$$

传输时间的计算一般是由输入波形上升沿的 50%幅值处到输出波形下降沿 50%幅值处所需要的时间，称为导通延迟时间 t_{PHL} ；而从输入波形下降沿 50%幅值处到输出波形上升沿 50%幅值处所需要的时间，称为截止延迟时间 t_{PLH} 。 t_{pd} 越小，电路的开关速度越高。一般 TTL 与非门的 $t_{\text{pd}}=10\sim40\text{ ns}$ 。




图 3-26 门电路的传输延迟时间

(2) 动态功耗

集成电路的功耗和集成密度密切相关。功耗大的元器件集成度不能很高，否则，器件因无法散热而容易烧毁。

当门电路从一种稳定工作状态，突然转变到另一种稳定状态的过程中，将产生附加的功耗，我们称为动态功耗。TTL 门电路平均功耗在毫瓦数量段。

3.4.3 其他类型的 TTL 门电路

1. 其他逻辑功能的门电路

为了便于实现各种不同的逻辑函数，在门电路的定型产品中除了反相器以外还有与门、或门、与非门、或非门、与或非门和异或门几种常见的类型。尽管它们的逻辑功能各异，但输入端、输出端的电路结构形式与反相器基本相同，因此前面所讲的反相器的输入特性和输出特性对这些门电路同样适用。

1) 与非门

与非门电路如图 3-27 所示。它与反相器的区别就在于输入端改成了多发射极三极

管。如图 3-28 (a) 所示, 多发射极三极管它的基区和集电区是共用的。而在 P 型的基区上制作二个 (或多个) 每一个发射极能各自独立的发射极。多发射极晶体管及其等效形式的结构如图 3-28 (b) 所示, 我们可以将多发射极三极管看作两个发射极独立而基极和集电极分别并联在一起的三极管。




图 3-27 TTL 与非门电路




图 3-28 多发射极三极管

设 $v_{CC}=5\text{ V}$, 输入高电平 1, $v_{IH}=3.4\text{ V}$, 低电平 0, $v_{IL}=0.2\text{ V}$, PN 结开启电压 $v_{ON}=0.7\text{ V}$ 。当输入端有一个为低电平时, 则 T_1 必有一个发射结导通, 并将 T_1 的基极钳位在 0.9 V 。这时 T_2 、 T_4 截止, 输出为高电平, 电路处于关门状态。当输入全为高电平时, 这时 T_2 、 T_4 饱和, 输出为低电平, 电路处于开门状态; 由此可见, 电路的输出与输入之间满足与非逻辑关系, 即 $Y = \overline{AB}$

2) 或非门

或非门的典型电路如图 3-29 所示。图中 T_1' T_2' R_1' 所组成的电路和 T_1 T_2 R_1 组成的电路完全相同。当 A 为高电平时, T_2 和 T_4 同时导通, T_3 截止, 输出 Y 为低电平。当 B 为高电平时, T_2' 和 T_4' 同时导通而 T_3 截止, Y 也是低电平。只有 A 、 B 都为低电平时, T_2 和 T_2' 同时截止, T_4 截止而 T_3 导通, 从而使输出称为高电平。因此, Y 和 A 、 B 间为或非关系, 即 $Y = \overline{(A+B)}$ 。可见, 或非门中的输入端和输出端电路结构与反相器相同, 所以输入特性和输出特性也和反相器一样。在将两个或输入端并联时, 无论高电平输入电流还是低电平输入电流, 都是单个输入端输入电流的两倍。




图 3-29 TTL 或非门电路

3) 与或非门

若将图 3-29 所示的或非门电路中的每个输入端改用多发射极三极管，就得到了图 3-30 所示的与或非门电路。




图 3-30 TTL 与或非门

当 A 、 B 同时为高电平时， T_2 和 T_4 导通而 T_3 截止，输出 Y 为低电平。同理，当 C 、 D 同时为高电平时， T_2' 、 T_4 导通而 T_4 截止，也使 Y 为低电平。只有 AB 和 CD 每一组输入都不同时为高电平， T_2 和 T_2' 同时截止，使 T_4 截止而 T_3 导通，输出 Y 为高电平。因此， Y 和 A 、 B 及 C 、 D 间是与或非关系。即 $Y = \overline{(AB + CD)}$ 。

4) 异或门

异或门典型的电路结构如图 3-31 所示。图 3-31 中虚线以右部分和或非门的倒相级、输出级相同，只要 T_6 和 T_7 当中有一个基极为高电平，都能使 T_8 截止、 T_9 导通，输出为低电平。




图 3-31 TTL 异或门

若 AB 同时为高电平，则 T_6 、 T_9 导通而 T_8 截止，输出为低电平。反之，若 AB 同时为低电平，则 T_4 和 T_5 同时截止，使 T_7 和 T_9 导通而 T_8 截止，输出也为低电平。

当 AB 不同时， T_1 正向饱和导通、 T_6 截止。同时，由于 AB 中必有一个是高电平，使 T_4 、 T_5 中有一个导通，从而使 T_7 截止。 T_6 、 T_7 同时截止以后， T_8 导通， T_9 截止，故输出为高电平。因此， Y 和 AB 间为异或关系，即 $Y = A \oplus B$ 。

在与非门、或非门电路的基础上于电路内部增加一极反相级就可以构成与门、或门电路。其输入电路及输出电路和与非门、或非门相同，这里不再详述了。

2. 集电极开路门 (OC)

在工程实践中，往往需要将两个门的输出端并联以实现与逻辑的功能，称为线与。如将两个 TTL 与非门电路的输出端连接在一起，如图 3-32 所示。当一个门输出高电平另一个门输出低电平时，将会产生很大的电流，有可能导致器件损毁，而且，输出端也呈现不高不低的电平，无法形成有效的线与逻辑关系，如图 3-33 所示。




图 3-32 与非门的线与连接示意




图 3-33 TTL 与非门直接线与的情况

其次,在采用推拉式输出级的门电路中,电源一经确定(通常规定为5V),输出的高电平也就固定了(不可能高于电源电压5V),因而无法满足对不同输出高电平的需要。

解决这个问题的方法就是把输出极改为集电极开路的三极管结构。集电极开路输出的门电路称为OC门,OC门的电路结构和逻辑符号如图3-34 OC门电路在工作时需外接负载电阻和电源。




图 3-34 OC 门电路及逻辑符号

OC 门主要有以下几方面的应用。

(1) 实现线与。如图 3-35 电路所示,逻辑关系为 $Y = Y_1 \cdot Y_2 = \overline{AB} \cdot \overline{CD}$;

OC 门进行线与时,外接上拉电阻 R_P 的选择如下。

当输出高电平时, R_P 不能太大。计算 OC 负载电阻最大值的工作状态图如图 3-36 所示。 R_P 为最大值时要保证输出电压为 $V_{OH(min)}$ 。

$$\text{由: } V_{CC} - V_{OH(min)} = (nI_{OH} + mI_{IH})R_{P(max)} \text{ 得: } R_{P(max)} = \frac{V_{CC} - V_{OH(min)}}{nI_{OH} + m \cdot I_{IH}}。$$




图 3-35 OC 门线与结构




图 3-36 计算 OC 负载电阻最大值的工作状态

当输出低电平时, R_P 不能太小。计算 OC 负载电阻最小值的工作状态图如图 3-37 所示。 R_P 为最小值时要保证输出电压为 $V_{OL(max)}$ 。

$$\text{由 } I_{OL(max)} = \frac{V_{CC} - V_{OL(max)}}{R_{P(min)}} + m \cdot I_{IL}, \text{ 得: } R_{P(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL(max)} - m \cdot I_{IL}}$$

(2) 驱动高电压、大电流的负载,即用做驱动器。如继电器、指示灯、发光二极管等等,而普通的与非门则不行。用来驱动发光二极管的电路如图 3-38 所示。




图 3-37 计算 OC 负载电阻最小值的工作状态




图 3-38 OC 门驱动功能逻辑示意

【例 3-2】 试为图 3-39 确定一合适大小的上拉电阻 R_P ，已知 G_1 和 G_2 为 OC 门，输出管截止时的漏电流为 $I_{OH}=200\mu A$ ，输出管导通时允许的最大负载电流为 $I_{OL(max)}=16\text{ mA}$ 。 G_3 、 G_4 和 G_5 均为 74 系列与非门，它们的低电平输入电流为 $I_{IL}=-1\text{ mA}$ ，高电平输入电流为 $I_{IH}=40\mu A$ 。给定 $V_{CC}=5\text{ V}$ ，要求 OC 门输出的高电平 $V_{OH}\geq 3.0\text{ V}$ ，低电平 $V_{OL}\leq 0.4\text{ V}$ 。

解：

根据 $R_{P(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL(max)} - m' \cdot |I_{IL}|}$ 有

$$R_{P(min)} = \frac{5 - 0.4}{16 - 3 \times 1} = 0.35\text{ k}\Omega$$

$$R_{P(max)} = \frac{V_{CC} - V_{OH(min)}}{nI_{OH} + m \cdot I_{IH}} \text{ 有 } R_{P(max)} = \frac{5 - 3}{2 \times 0.2 + 9 \times 0.04} = 2.63\text{ k}\Omega$$

选定的 R_L 值应在 $2.63\text{ k}\Omega$ 与 $0.35\text{ k}\Omega$ 之间，故取 $R_L=1\text{ k}\Omega$ 。

3. 三态逻辑门

(1) 三态输出门的结构及工作原理

三态与非门电路结构图及图形符号如图 3-40 所示。因为这种电路结构总是接在集成电路的输出端，所以也将这种电路称为输出缓冲器（Output Buffer）。当 $\overline{EN}=0$ 时，G 输出为 1，D1 截止，相当于一个正常的二输入端与非门，称为正常工作状态。当 $\overline{EN}=1$ 时，G 输出为 0， T_4 、 T_3 都截止。这时从输出端 Y 看进去，呈现高阻，称为高阻态，或禁止态。当 $\overline{EN}=0$ 时， $Y = \overline{AB}$ ；当 $\overline{EN}=1$ 时，输出端 Y 为高阻。图 3-40 (b) 是三态输出反相器的逻辑符号。三角形记号表示三态输出结构。 $\overline{EN}$ 输入端处的小圆圈表示 $\overline{EN}$ 为低电平有效信号，即只有在 $\overline{EN}$ 为低电平时，电路方处于正常工作状态。反之，则没有这个小圆圈，符号记为 EN ，电路在 EN 为高电平时处于正常工作状态。

(2) 三态门的应用

1) 组成单向总线——实现信号的分时单向传送。

在一些比较复杂的数字系统（例如微型计算机）当中，为了减少各个单元之间的连线数目，希望能用同一条导线分时传递若干个门电路的输出信号。这时三态门可以采用总线结构，如图




图 3-39

3-41 所示,只要多个门的 EN 轮流为 1,就可以使各个门的输出信号轮流送到公共的传输线上。




图 3-40 三态与非门 (TS)

2) 组成双向总线,实现信号的分时双向传送。

如图 3-41 所示。当 $EN=1$ 时, G_1 工作, G_2 高阻, 数据 D_0 经 G_1 反相送到总线传输; 当 $EN=0$ 时, G_1 高阻, G_2 工作, 来自总线的的数据 D_1 经 G_2 反相后送入电路内部。




图 3-41 总线结构




图 3-42 双向传输

3.4.4 TTL 电路的改进系列

在生产实践过程中,对集成门电路提高工作速度、降低功耗、加强抗干扰能力以及提高集成度等方面提出更高、更新的要求。TTL 电路的改进系列主要有: 54H/74H 系列, 又称高速系列; 54S/74S 系列, 又称肖特基系列; 54LS/74LS 系列, 又称低功耗肖特基系列; 54AS/74AS 及 54ALS/74ALS 系列, 又称先进的肖特基系列和先进的低功耗肖特基系列; 不同系列性能比较见表 3-11。在 TTL 门电路中, 无论是哪一种系列, 只要器件品名相同, 那么器件功能就相同, 只是性能不同。

表 3-11 不同系列 TTL 电路 (74××) 性能比较

参数名称与符号	系 列					
	74	74S	74LS	74AS	74ALS	74F
输入低电平最大值 $V_{IL(max)}/V$	0.8	0.8	0.8	0.8	0.8	0.8

续表

参数名称与符号	系 列					
	74	74S	74LS	74AS	74ALS	74F
输出低电平最大值 $V_{OL(max)}/V$	0.4	0.5	0.5	0.5	0.5	0.5
输入高电平最小值 $V_{IH(min)}/V$	2.0	2.0	2.0	2.0	2.0	2.0
输出高电平最小值 $V_{OH(min)}/V$	2.4	2.7	2.7	2.7	2.7	2.7
低电平输入电流最大值 $I_{IL(max)}/mA$	-1.0	-2.0	-0.4	-0.5	-0.2	-0.6
低电平输出电流最大值 $I_{OL(max)}/mA$	16	20	8	20	8	20
高电平输入电流最大值 $I_{IH(max)}/\mu A$	40	50	20	20	20	20
高电平输出电流最大值 $I_{OH(max)}/mA$	-0.4	-1.0	-0.4	-2.0	-0.4	-1.0
传输延迟时间 t_{pd}/ns	9	3	9.5	1.7	4	3
每个门的功耗/mW	10	19	2	8	1.2	4
延迟一功耗积 Pd/pJ	90	57	19	13.6	4.8	12

3.4.5 ECL 和 I^2L

(1) ECL

ECL 是一种非饱和型高速逻辑电路，是发射极耦合电路，主要应用于高速、超高速数字系统中。与 TTL 相比其优点如下：

- 速度最快，目前 ECL 门电路的传输延迟时间已缩短在 0.1 ns 以内；
- 射极输出结构，输出内阻很低，带负载能力很强，扇出系数达 90 以上；
- 设有互补输出端，同时输出端可以并联，实现线或逻辑功能。

其主要缺点是：

- 功耗大，每个门平均功耗可达 100 mW 以上；
- 输出电平稳定性较差；
- 抗干扰能力差，ECL 逻辑摆幅只有 0.8 V，噪声容限只有 200 mW。

(2) I^2L

I^2L 电路的基本单元是由多集电极三极管构成的反相器，反相器偏流由恒流管提供，工作在恒流状态。目前 I^2L 主要用于制作大规模集成电路的内部逻辑电路。

I^2L 电路的优点是：

- 电路结构简单，电路中没有电阻元件，既节省所占硅片面积，又降低功耗；
- 多集电极输出结构可以通过线与将几个门输出端并联，以获得所需的逻辑功能；
- I^2L 电路能在低电压、微电流下工作，最低可以工作在 1 V 以下， I^2L 反相器的工作

电流可以小于 1 nA。

I^2L 电路的缺点是：

- 抗干扰能力差，输出摆幅比较小，通常在 0.6 V，噪声容限很小；
- 开关速度慢，反相器传输时间可达 20~30 ns。

3.5 CMOS 门电路

3.5.1 PMOS 和 NMOS 电路

MOS 集成逻辑门是采用 MOS 管作为开关元件的数字集成电路。它具有工艺简单、集成度高、抗干扰能力强、功耗低等优点。MOS 门有 PMOS、NMOS 和 CMOS 三种类型。

全部使用 PMOS 管组成的电路称为 PMOS 电路。全部使用 NMOS 管组成的集成电路称为 NMOS 电路。在 MOS 电路的发展过程中，最初采用 PMOS 电路，因为它的工艺比较简单、成品率高、价格便宜，所以曾经被广泛采用。

但是，PMOS 反向器有两个严重的缺点。第一，它的工作速度比较低。因为 P 沟道 MOS 管的导通电流是由空穴运动形成的，而空穴的迁移率比电子的迁移率低的多，所以为了获得同样的导通电阻和电流，P 沟道 MOS 管必须有更大的几何尺寸。这就使 P 沟道 MOS 管的寄生电容要比 N 沟道 MOS 管的寄生电容大得多，从而降低了它的开关速度。

第二，由于 PMOS 电路使用负电源，输出电平为负，所以不便于和 TTL 电路连接，使它的应用受到了限制。

基于上述原因，在 NMOS 工艺成熟以后，PMOS 电路就用得越来越少了。

由于 NMOS 电路工作速度快，尺寸小，加之 NMOS 工艺水平的不断提高和完善，目前许多高速 LSI 数字集成电路产品仍采用 NMOS 工艺制造。

NMOS 电路的特点是：工作速度快、集成度高，改进后的 NMOS 工艺比较适合制作大规模集成电路，如存储器和微处理器等。但由于 NMOS 电路带电容性负载的能力较弱，故不适宜制作逻辑门电路。

另一种 MOS 工艺，叫做互补对称 MOS，简称 CMOS，它突出的优点是静态功耗低、抗干扰能力强、工作稳定性好、开关速度高，是性能较好且应用较广泛的一种电路。

鉴于上述原因，本章重点讨论 CMOS 逻辑门电路，下面先讨论 CMOS 反相器，然后再介绍其他 CMOS 逻辑门电路。

3.5.2 CMOS 反相器电路结构及工作原理

CMOS 反相器是由一个 PMOS 管和一个 NMOS 管串接组成，如图 3-43 所示。

T_1 为 PMOS 管， T_2 为 NMOS 管，它们的开启电压分别是： $V_{GS(th)P} < 0$ ， $V_{GS(th)N} > 0$ ，两管的栅极相连构成门电路的输入端，两管的漏极相连构成门电路的输出端。为了使衬底和漏源之间的 PN 结始终处于反偏，将 NMOS 管的衬底接到电路的最低电位，PMOS 管的衬底接到电路的最高电位。为了使门电路能正常工作，CMOS 反相器的电源电压 V_{DD} 必须满足 $V_{DD} > V_{GS(th)N} + |V_{GS(th)P}|$ 。 V_{DD} 的取值范围较大，一般在 3~18V。当 $v_I = v_{IL} = 0$ V 时，有




图 3-43 CMOS 反相器

故 T_1 导通，而且导通内阻很低（在 $|v_{GS1}|$ 足够大时可小于 $1\text{ k}\Omega$ ），而 T_2 截止，内阻很高（可达 $10^8 \sim 10^9 \Omega$ ），因此，输出为高电平 V_{OH} ，且 $V_{OH} \approx V_{DD}$ 。

当 $v_i = V_{OH} = V_{DD}$ 时，则有

$$\begin{cases} v_{GS1} = 0 < |V_{GS(th)P}| \\ v_{GS2} = V_{DD} > V_{GS(th)N} \end{cases}$$

故 T_1 截止 T_2 导通，输出为低电平 V_{OL} ，且 $V_{OL} \approx 0$ 。从以上分析可知，当 CMOS 反相器输入电压为低电平时，输出电压为高电平；当输入电压为高电平时，输出电压为低电平，实现了反相器的逻辑功能。

CMOS 反相器中的 T_1 管， T_2 管都工作在开关状态，可以用如图 3-44 所示的互补开关电路模型来更直观地表示 CMOS 反相器的工作原理。不论 v_i 输入的是高电平还是低电平， T_1 、 T_2 管总是工作在一个导通一个截止的互补状态，所以把这种电路的结构形式称为互补型金属氧化物半导体电路（Complementary-Symmeter Metal-Oxide-Semiconductor Circuit），简称 CMOS 电路。由于静态下无论 v_i 是高电平还是低电平， T_1 和 T_2 总有一个是截止的，而且截止内阻又极高，流过 T_1 和 T_2 的静态电流极小，因而 CMOS 反相器的静态功耗极小。这也是 CMOS 集成电路吸引人的地方，所以便携式的电子产品几乎都采用 CMOS 集成电路。




图 3-44 CMOS 反相器的开关模型

3.5.3 CMOS 的反相器电气特性

1. 电压传输特性和电流传输特性

在图 3-43 所示的 CMOS 反相器电路中, 设 $V_{DD} > V_{GS(th)N} + |V_{GS(th)P}|$, 且 $V_{GS(th)N} = |V_{GS(th)P}|$, T_1 和 T_2 具有同样的导通内阻 R_{ON} 和截至内阻 R_{OFF} , 则电压传输特性如图 3-45 所示。

在 AB 段, 由于 $v_I < V_{GS(th)N}$, 而 $|v_{GS1}| > |V_{GS(th)P}|$, 故 T_1 导通并工作在低内阻的电阻区, T_2 截止, 分压的结果使 $v_O = V_{OH} \approx V_{DD}$ 。

在 CD 段, $v_I > V_{DD} - |V_{GS(th)P}|$, 使 $|v_{GS1}| < |V_{GS(th)P}|$ 故 T_1 截止。而 $|v_{GS2}| > |V_{GS(th)N}|$, T_2 导通, 因此 $v_O = V_{OL} \approx 0$ 。

在 BC 段, $V_{GS(th)N} < v_I < V_{DD} - |V_{GS(th)P}|$ 的区间里, $|v_{GS2}| > |V_{GS(th)N}|$ 、 $|v_{GS1}| > |V_{GS(th)P}|$, T_1 和 T_2 同时导通。如果 T_1 和 T_2 参数完全对称, 则 $v_I = \frac{1}{2}V_{DD}$, 即工作于电压传输特性转折区的中点。我们将电压传输特性转折区中点所对应的输入电压称为反向器的阈值电压 (Threshold Voltage), 用 V_{TH} 表示。因此, CMOS 反向器的阈值电压为 $V_{TH} \approx \frac{1}{2}V_{DD}$ 。

从图 3-45 所示的曲线上还可以看出, CMOS 反相器的电压传输特性上不仅 $V_{TH} = \frac{1}{2}V_{DD}$, 而且转折区的变化率的很大, 因此它更接近于理想开关特性。

图 3-46 所示为漏极电流随输入电压而变化的曲线, 即所谓电流传输特性。这个特性也可以分为三个工作区。在 AB 段, 因为 T_2 工作在截止状态, 内阻非常高, 所以流过 T_1 和 T_2 的漏极电流几乎等于零。




图 3-45 COMS 反向器电压传输特性




图 3-46 COMS 反向器电压传输特性

在 CD 段, 因为 T_1 截止状态, 内阻非常高, 所以流过 T_1 和 T_2 漏极电流也几乎为零。在特性曲线的 BC 段中, T_1 和 T_2 同时导通, 有电流 i_D 流过 T_1 和 T_2 , 而且 $v_I = \frac{1}{2}V_{DD}$ 附近 i_D 最大。考虑到 CMOS 电路的这个特点, 在使用这类器件时不应使之长期工作在电流传输特性的 BC 段 ($V_{GS(th)N} < v_I < V_{DD} - |V_{GS(th)P}|$), 以防止器件因功耗过大而损坏。

由电压传输特性和电流传输特性可以看出, CMOS 反相器具有如下特点:

- 静态功耗极低。

- 噪声容限为 $V_{DD}/2$ (可通过提高电源电压提高输入端噪声容限), 抗干扰能力最强。

需要指出的是, 不同厂商生产或不同类型的 CMOS 门电路, 其高低电平的极限值并不完全一致。在实际使用 CMOS 门电路时, 应以器件数据手册中所提供的参数为准。

- 电源利用率高, 且允许 V_{DD} 可以在一个较宽的范围内变化。
- 输入阻抗高, 带负载能力强。

2. CMOS 门电路输入特性

从 MOS 管的结构可知, 它的栅极和衬底之间存在以 SiO_2 为介质的输入电容, 并且此绝缘介质又非常薄 (约 1000 埃), 极易被击穿, 所以 MOS 电路的在输入端必须采用保护措施。

4000 系列 CMOS 门电路的输入保护电路如图 3-47 所示。在图 3-47 中, D_1 、 D_2 是双极型二极管, 其正向导通压降为 $0.5 \sim 0.7 \text{ V}$, 反向击穿电压约为 30 V ; R_S 阻值在 $1.5 \sim 2.5 \text{ k}\Omega$ 之间; C_1 、 C_2 分别为 T_1 、 T_2 管的栅极等效电容。

在输入信号电压的正常工作范围内 ($0 \leq v_i \leq V_{DD}$) 输入保护电路不起作用。若二极管的正向导通压降为 V_{DF} , 则 $v_i > V_{DD} + V_{DF}$ 时, D_1 导通, 将 T_1 和 T_2 的栅极电位 v_G 钳在 $V_{DD} + V_{DF}$, 保证加到 C_2 上的电压不超过 $V_{DD} + V_{DF}$ 。而当 $v_i < -0.7 \text{ V}$ 时, D_2 导通, 将栅极电位 v_G 钳在 $-V_{DF}$ 。保证加到 C_1 上的电压也不会超过 $V_{DD} + V_{DF}$ 。因为多数 CMOS 集成电路使用的 V_{DD} 不超过 18 V , 所以加到 C_1 和 C_2 上的电压不会超过允许的耐压极限。

在输入端出现瞬时的过冲电压使 D_1 或 D_2 发生击穿的情况下, 只要反向击穿电流不过大, 而且持续时间很短, 那么在反向击穿电压消失后 D_1 和 D_2 的 PN 结仍可恢复工作。

当然, 这种保护措施是有一定限度的。通过 D_1 或 D_2 的正向导通电流过大或反向击穿电流过大, 都会损坏输入保护电路, 进而使 MOS 管栅极被击穿。因此, 在可能出现上述情况时, 还必须采取一些附加的保护措施, 并注意器件的正确使用方法。

根据图 3-47 所示的输入保护电路可以画出它的输入特性曲线如图 3-48 所示。在 $-V_{DF} < v_i < V_{DD} + V_{DF}$ 范围内, 输入电流 $i_i \approx 0$ 。当 $v_i > V_{DD} + V_{DF}$ 或者 $v_i < -V_{DF}$ 以后, i_i 的绝对值随 v_i 绝对值的增加而迅速加大。电流的绝对值将由输入信号的电压和内阻所决定。




图 3-47 CMOS 门电路输入保护电路




图 3-48 COMS 反向器输入特性

根据 CMOS 门电路的输入特性, 可以得到以下结论。

- 当输入电压处于正常范围内时, 门电路的输入阻抗非常大, 输入电流几乎为 0。
- 由于 CMOS 门电路输入阻抗高, 容易接收干扰, 在使用中多余的输入端不能悬空, 否则, 将会由于输入端电平的不确定而造成逻辑错误。

- CMOS 门电路输入端接一电阻到地, 不管其阻值多大, 都相当于低电平。

3. CMOS 门电路输出特性

(1) 高电平输出特性

当 CMOS 反相器的输出为高电平, 即 $v_o = V_{OH}$ 时, P 沟道管导通而 N 沟道管截止, 电路的工作状态图如图 3-49 所示。这时的负载电流 I_{OH} 是从门电路的输出端流出的。在图 3-50 所示的输出特性曲线上为负。 V_{OH} 的数值等于 V_{DD} 减去 T_1 管的导通压降。即拉电流增加, V_{OH} 值下降。因为 MOS 管的导通内阻与 v_{GS} 大小有关, 所以在同样的 I_{OH} 值下 V_{DD} 越高, 则 T_1 导通时 v_{GS1} 越负, 它的导通内阻越小, V_{OH} 也就下降得越少。




图 3-49 COMS 反向器高电平输出电路




图 3-50 COMS 反向器高电平输出特性

(2) 低电平输出特性

当 CMOS 反相器的输出为低电平, 即 $v_o = V_{OL}$ 时, P 沟道管截止而 N 沟道管导通, 电路的工作状态图如图 3-51 所示。这时的负载电流 I_{OL} 是从负载电路注入 T_2 , 输出电平随灌入电流 I_{OL} 增加, V_{OL} 值上升。如图 3-52 所示。此时 V_{OL} 就是 v_{GS2} 、 I_{OL} 就是 i_{D2} , 所以 V_{OL} 与 I_{OL} 的关系曲线实际上也就是 T_2 的导通内阻与 v_{GS2G} 的大小有关, v_{GS2} 越大导通内阻越小, 所以同样的 I_{OL} 值下 V_{DD} 越高, 则 T_2 导通时 v_{GS2} 越大, V_{OL} 也越低。




图 3-51 COMS 反向器低电平输出电路




图 3-52 COMS 反向器低电平输出特性

CMOS 门电路的输出特性曲线 $v_o = f(i_i)$ 总的变化趋势和 TTL 门电路相同。所不同的是, V_{OH} 的下降和 V_{OL} 的上升, 对 TTL 电路来说, 基本是线性的, 对 CMOS 门电路而言, 则为非线性的。

4. CMOS 反相器的动态特性

(1) 传输延迟时间 (Propagation Delay)

由于 CMOS 反相器的 MOS 管的电极之间以及电极和衬底之间都存在寄生电容, 尤其是输出端与其他 CMOS 门电路相连时, 不可避免地存在负载电容。像 TTL 电路那样, 我们将

输出电压滞后于输入电压所需要的时间称为传输延迟时间。如图 3-53 所示。

传输延迟时间是表示门电路工作速度的重要参数。由于传输延迟时间主要是由电路充放电产生的,所以如要减少传输延迟时间必须减少负载电容和 MOS 管的导通电阻。不同系列的 CMOS 门电路其传输延迟时间值相差很大。如 4000 系列 CMOS 反相器 CD4069 的平均传输延迟时间 t_{pd} 超过 100 ns, 74HC 系列 CMOS 反相器 74HC04 的 t_{pd} 只有 9 ns, 而改进型系列的 74AHC04 的 t_{pd} 只有 5 ns。




图 3-53 CMOS 反相器传输延迟时间的定义

(2) 动态功耗

CMOS 反相器的功耗主要取决于动态功耗,它包括在反转过程中,瞬时电压较大产生瞬时导通功率,以及在状态发生变化时对负载电容充放电所消耗的功耗 CMOS 门电路平均功耗在微瓦数量级。

3.5.4 其他类型的 CMOS 门电路

1. 其他逻辑功能的 CMOS 门电路

在 CMOS 门电路的系列产品中,除反相器外,常用的还有或非门、与非门、或门、与门、与或非门、异或门等几种。

为了画图方便,并能突出电路中与逻辑功能有关的部分,以后在讨论各种逻辑功能的门电路时就不再画出每个输入端的保护电路了。

图 3-54 为二输入端的与非门电路。它由两个并联的 PMOS 管 T_1 、 T_3 和两个串联的 NMOS 管 T_4 、 T_2 组成。当输入端 A 和 B 为高电平时, T_4 和 T_2 导通而 T_3 和 T_1 截止,输出低电平;当输入端 A 和 B 有一个或一个以上为低电平时,与该低电平相连的 NMOS 管截止,PMOS 管导通,电路输出高电平,所以该电路具有与非逻辑功能,即 $Y = \overline{AB}$ 。

图 3-55 为二输入端的或非门电路。它由两个并联的 NMOS 管 T_2 、 T_4 和两个串联的 PMOS 管 T_1 、 T_3 组成。当输入端 A 和 B 为低电平时, T_4 和 T_2 截止而 T_3 和 T_1 导通,输出高电平;当输入端 A 和 B 有一个或一个以上为高电平时,与该低电平相连的 NMOS 管导通,PMOS 管截止,电路输出低电平,所以该电路具有或非逻辑功能。即 $Y = \overline{A+B}$ 。




图 3-54 CMOS 与非门




图 3-55 CMOS 或非门

通过以上分析，可以归纳出 CMOS 门电路的一般构成规律：

- CMOS 门电路由 NMOS 管和 PMOS 管组成，NMOS 管和 PMOS 管成对出现。门电路的每个输入端同时加到一个 NMOS 管和一个 PMOS 管的栅极上。
- 将多个 NMOS 管串联，PMOS 管并联，可得到 CMOS 与非门；反之，将多个 NMOS 管并联，PMOS 管串联，可得到 CMOS 或非门。

图 3-54 和图 3-55 所示的与非门和或非门虽然电路很简单，但存在着一些不足之处。比如，门电路的输出电阻受输入电平状态的影响。以图 3-54 所示的与非门为例，假设 MOS 管的导通电阻为 R_{ON} ，截止时电阻为 ∞ ，其输出阻抗分析如下：

- 当 $A=B=1$ 时，输出电阻为 T_2 管和 T_4 管的导通电阻串联，其值为 $2R_{ON}$ ；
- 当 $A=B=0$ 时，输出电阻为 T_1 管和 T_3 管的导通电阻并联，其值为 $R_{ON}/2$ ；
- 当 $A=1$ 、 $B=0$ 时，输出电阻为 T_3 管的导通电阻，其值为 R_{ON} ；
- 当 $A=0$ 、 $B=1$ 时，输出电阻为 T_1 管的导通电阻，其值为 R_{ON} ；

可见，输入电平状态不同，输出电阻可相差 4 倍之多。

另外，门电路输出高低电平也受输入端数目影响，例如，输入端越多，则串联的 NMOS 管越多，输出的低电平电压也越高。为了避免经过多次串、并后带来的电平平移和对输出特性的影响，实际的 CMOS 门电路常常引入反相器作为每个输入端和输出端的缓冲器。如实际的 CMOS 或门电路就是由 4 个非门和 1 个与非门组成，如图 3-56 所示。由于在输入和输出端增加了缓冲器，大大改善了 CMOS 门电路的电气性能，表 3-12 比较了 CMOS 门电路带缓冲电路和不带缓冲电路对门电路电气性能的影响。




图 3-56 带缓冲级的 CMOS 或门电路

表 3-12 缓冲电路对门电路电气性能得影响

特 性	不 带 缓 冲	带 缓 冲
噪声容限	$>20\%V_{DD}$	$>30\%V_{DD}$
输出波形	不对称	对称
输出阻抗	变化	恒定
输入电容	大	小
交流电压增益	低	高
传输延迟	快	慢

2. CMOS 传输门

CMOS 传输门如同 CMOS 反相器一样，也是构成各种逻辑电路的一种基本单元电路。它是由 P 沟道和 N 沟道增强型 MOS 管并联互补组成。电路结构如图 3-57 所示，C 和 $\bar{C}$ 是一对互补的控制信号，设控制信号的高低电平分别为 V_{DD} 和 0V，那么当 $C=0$ 、 $\bar{C}=1$ 时，只要输入信号的变化范围不超出 $0 \sim V_{DD}$ ，则 T_1 和 T_2 同时截止，输入与输出之间呈高阻态（大于 $10^9 \Omega$ ），传输门截止。

反之，若 $C=1$ 、 $\bar{C}=0$ ，而且在 R_L 远大于 T_1 、 T_2 的导通内阻的情况下，则当 $0 < v_1 < V_{DD} - V_{GS(th)N}$ 时 T_1 将导通。而当 $|V_{GS(th)P}| < v_1 < V_{DD}$ 时 T_2 导通。因此， v_1 在 $0 \sim V_{DD}$ 之间变化时， T_1 和 T_2 至少有一个是导通的，使 v_1 与 v_o 两端之间呈低阻态（小于 $1 \text{ k}\Omega$ ），传输门导通。

由于 T_1 、 T_2 管的结构形式是对称的，即漏极和源极可互易使用，因而 CMOS 传输门属于双向器件，它的输入端和输出端也可互易使用。

利用 CMOS 传输门和 CMOS 反相器可以组合成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。

图 3-58 就是用反相器和传输门构成异或门的一个实例。由图可知：




图 3-57 CMOS 传输门




图 3-58 用反相器和传输门构成的异或门电路

- 当 $A=1$ 、 $B=0$ 时， TG_1 截止而 TG_2 导通， $Y = \bar{B} = 1$ ；
- 当 $A=0$ 、 $B=1$ 时， TG_1 导通而 TG_2 截止， $Y = B = 1$ ；
- 当 $A=B=0$ 时， TG_1 导通而 TG_2 截止， $Y = B = 0$ ；
- 当 $A=B=1$ 时， TG_1 截止而 TG_2 导通， $Y = \bar{B} = 0$ 。

因此， Y 与 A 、 B 之间是异或逻辑关系，即 $Y = A \oplus B$ 。

利用传输门可以构成模拟开关，用来传输连续变化的模拟电压信号。模拟开关的基本电路由 CMOS 传输门和一个 CMOS 反相器组成，也是双向器件。电路结构如图 3-59 所示，假定接在输出端的电阻为 R_L ，双向模拟开关的导通内阻为 R_{TG} 。当 $C=0$ （低电平）时，开关截止，输出与输入之间的联系被切断 $V_o=0$ 。当 $C=1$ （高电平）时，开关接通，输出电压为：

$$V_o = \frac{R_L}{R_L + R_{TG}} v_i$$




图 3-59 CMOS 双向模拟开关的电路结构和符号

我们将 v_O 和 v_I 的比值定义为电压传输系数 K_{TG} , 即

$$K_{TG} = \frac{v_O}{v_I} = \frac{R_L}{R_L + R_{TG}}$$

为了得到大而稳定的电压传输系数, 应使 $R_L \gg R_{TG}$, 而且希望 R_{TG} 不受输入电压变化的影响。目前某些精密的 CMOS 模拟开关的导通电阻已经降到了 20Ω 以下。

3. OD 门

如同 TTL 电路中集电极开路与非门 (简称 OC 门) 那样, 在 CMOS 电路中有漏极开路输出的门电路, 也可用于实现“线与”逻辑功能, 但它主要用作输出缓冲/驱动器, 或用作输出电平的变换器以及满足吸收大负载电流的需要等。

图 3-60 就是 CC40107 两输入三态输出反相器的电路结构图, 其输出电路是一个漏极开路的 NMOS 管。




图 3-60 OD 输出的与非门

此电路在输出电平 V_{OL} (小于 $0.5V$) 时, 能吸收的最大负载电流可达 $50mA$ 。其应用和外接负载电阻 R_L 的计算方法, 与 OC 门类同, 这里不再赘述。

【例 3-3】 在图 3-61 所示的电路中, 已知 G_1 、 G_2 、 G_3 为 OD 输出的与非门 74HC03, 输出高电平时的漏电流最大值为 $I_{OH(max)} = 5\mu A$, 输出低电平为 $V_{OL(max)} = 0.33V$ 时允许的最大负载电流为 $I_{OL(max)} = 5.2mA$ 。负载门 $G_4 \sim G_6$ 为 74HC00, 它的高电平输入电流最大值 $I_{IH(max)}$ 和低电平输入电流最大值 $I_{IL(max)}$ 均为 $1\mu A$ 。若 $V_{DD} = 5V$, 要求 $V_{OH} \geq 4.4V$ 、 $V_{OL} \leq 0.33V$, 试求 R_L 取值的允许范围。




图 3-61 例 3-3 的电路

解:

$$\begin{aligned} R_{L(max)} &= (V_{DD} - V_{OH}) / (nI_{OH(max)} + mI_{IH(max)}) \\ &= (5 - 4.4) / (3 \times 5 \times 10^{-6} + 6 \times 10^{-6}) \Omega \\ &= 28.6 k\Omega \\ R_{L(min)} &= (V_{DD} - V_{OL}) / (I_{OL(max)} - m'I_{IL(max)}) \\ &= (5 - 0.33) / (5.2 \times 10^{-3} - 6 \times 10^{-6}) \Omega \\ &= 0.90 k\Omega \end{aligned}$$

故 R_L 允许的取值范围为

$$28.6 \text{ k}\Omega < R_L < 0.90 \text{ k}\Omega$$

4. CMOS 逻辑三态门

三态输出的 CMOS 反相器的电路结构如图 3-62 所示。从这个电路图中可以看到，为了实现三态控制，除了原有的输入端 A 以外，又增加了一个三态控制端 $\overline{EN}$ 。当 $\overline{EN}=0$ 时，若 $A=1$ ，则 G_4 、 G_5 的输出同为高电平， T_1 截止、 T_2 导通， $Y=0$ ；若 $A=0$ ，则 G_4 、 G_5 的输出同为低电平， T_1 导通、 T_2 截止， $Y=1$ 。因此， $Y=\overline{A}$ ，反相器处于正常工作状态。而当 $\overline{EN}=1$ 时，不管 A 的状态如何， G_4 输出高电平而 G_5 输出低电平， T_1 和 T_2 同时截止，输出呈现高阻态。




图 3-62 三态输出的 CMOS 反相器

3.5.5 BiCMOS 电路

BiCMOS 逻辑部分采用 CMOS 结构，输出部分采用双极型三极管，因此它兼有 CMOS 的低功耗和双极型电路低输出内阻的优点。图 3-63 是 BiCMOS 反相器电路。

当 $v_i=V_{IH}$ 时， T_2 、 T_3 、 T_6 导通， T_1 、 T_4 、 T_5 截止，输出 $v_o=V_{OL}$ 。当 $v_i=V_{IL}$ 时， T_1 、 T_4 、 T_5 导通， T_2 、 T_3 、 T_6 截止，输出 $v_o=V_{OH}$ 。

由于 T_5 、 T_6 导通内阻很小，从而减小了传输延迟时间，目前 BiCMOS 反相器传输延迟时间可以减小到 1 ns 以下。




图 3-63 BiCMOS 反相器

3.5.6 CMOS 逻辑门电路技术参数

CMOS 逻辑门电路技术参数性能比较见表 3-13。

表 3-13 各种 CMOS 系列门电路性能的比较（以 74××04 为例）

参数名称和符号	74HC04	74HCT04	74AHC04	74AHCT04	74LVC04	74ALVC04
电源电压范围 V_{DD}/V	2~6	4.5~5.5	2~5.5	4.5~5.5	1.65~3.6	1.65~3.6
输入高电平最小值 $V_{IH(\min)}/V$	3.15	2	3.15	2	2	2

续表

参数名称和符号	74HC04	74HCT04	74AHC04	74AHCT04	74LVC04	74ALVC04
输入低电平最大值 $V_{IL(max)}/V$	1.35	0.8	1.35	0.8	0.8	0.8
输出高电平最小值 $V_{OH(min)}/V$	4.4	4.4	4.4	4.4	2.2	2.0
输出低电平最大值 $V_{OL(max)}/V$	0.33	0.33	0.44	0.44	0.55	0.55
高电平输出电流最大值 $I_{OH(max)}/mA$	-4	-4	-8	-8	-24	-24
低电平输出电流最大值 $I_{OL(max)}/mA$	4	4	8	8	24	24
高电平输入电流最大值 $I_{IH(max)}/\mu A$	0.1	0.1	0.1	0.1	5	5
低电平输入电流最大值 $I_{IL(max)}/\mu A$	-0.1	-0.1	-0.1	-0.1	-5	-5
平均传输延迟时间 t_{pd}/ns	9	14	5.3	5.5	3.8	2
输入电容最大值 C_i/pF	10	10	10	10	5	3.5
功耗电容 C_{pd}/pF	20	20	12	14	8	27.5

3.6 数字集成电路的正确使用

3.6.1 TTL 电路的正确使用

1. 电源

电源电压的稳定性一般要求小于等于 5%~10%，即电源电压应限制在 $5V \pm (0.25 \sim 0.5)V$ 以内。应给电流容量留出一定的富余量。特别注意：电源的极性不能接反，否则会将集成电路的芯片烧坏。为了消除电源的纹波电压，在电路板的电源总入口处，需加一个 $20 \sim 50 \mu F$ 的滤波电容。逻辑电路回路的地线与控制电路回路的地线要分开，以消除控制电路地线对系统的干扰。在每个芯片的电源与地线之间接一个 $0.01 \sim 0.1 \mu F$ 的电容，用以消除电源的高频干扰。

2. 输入端

TTL 集成门电路使用时，对于闲置输入端（不用的输入端）一般不悬空，主要是防止干扰信号从悬空端引入电路。输入端不能与低内阻电源相连，否则，由于电流过大会烧坏芯片。对于闲置输入端的处理以不改变电路逻辑状态及工作稳定性为原则。常用的方法有：

- 对于与非门的闲置输入端可直接接电源电压，或通过 $1 \sim 10 k\Omega$ 的电阻接电源；
- 如前级驱动能力允许时，可将闲置输入端与有用输入端并联使用；
- 在外界干扰很小时，与非门的闲置输入端可以剪断或者悬空，但不允许接开路长线，

以免引入干扰而产生逻辑错误;

- 或非门不使用的闲置输入端应接地, 对与或非门中不使用的与门至少有一个输入端接地。

3. 输出端

具有推拉输出结构的 TTL 门电路的输出端不允许直接并联使用。输出端不允许直接接电源或直接接地。使用时, 输出电流应小于产品手册上规定的最大值。三态输出门的输出端可并联使用, 但在同一时刻只能有一个门工作, 其他门输出处于高阻状态。集电极开路门输出端可并联使用(线与), 但公共输出端和电源 V_{CC} 之间应接负载电阻。

3.6.2 CMOS 电路的正确使用

在使用 CMOS 电路时, 要注意技术手册上给出的各种参数, 包括电源电压, 允许功耗、输入电压幅度、工作环境温度等, 不要超出参数的极限。

1. 电源

CMOS 电路的工作电压范围比较宽, 可达 $3\sim 18\text{ V}$, 使用时不要超出此极限。在一个系统有几个电源分别供电时, 多电源的开、关顺序必须合理。启动时先接 CMOS 电路电源, 后接输入信号和负载电路电压; 关机时, 先关输入信号和负载电源, 后关 CMOS 电源。

2. 输入端

在存储和运输 CMOS 器件时, 用金属屏蔽层做包装材料; 组装调试时, 电烙铁和其他工具、仪表、工作台面均需良好接地, 不用的输入端不能悬空。输入高电平不得高于 $V_{DD}+0.5\text{ V}$, 输入低电平不得低于 $V_{SS}-0.5\text{ V}$ (V_{SS} 为 CMOS 管源极所接电压)。输入端的电流应限制在 1 mA 以内。

3. 输出端

CMOS 电路的输出端不能进行线与。CMOS 电路的驱动能力比 TTL 电路小得多, 但 CMOS 驱动 CMOS 的能力却很强, 在高速时扇出系数取 $10\sim 20$ 为益。另外, 对于 CMOS 电路应特别注意静电击穿的问题。

3.7 TTL 电路与 CMOS 电路的接口

在数字电路或系统的设计中, 往往由于工作速度或者功耗指标的要求, 需要采用多种逻辑器件混合使用, 例如, TTL 和 CMOS 两种器件都要使用。由于每种器件的电压和电流参数各不相同, 因而需要采用接口电路, 一般需要考虑下面 3 个条件:

- 驱动器件必须能对负载器件提供灌电流最大值;
- 驱动器件必须对负载器件提供足够大的拉电流;
- 驱动器件的输出电压必须处在负载器件所要求的输入电压范围, 包括高、低电压值。

其中条件 1 和条件 2, 属于门电路的扇出数问题, 已做过详细的分析。条件 3 属于电压兼容性的问题。其余如噪声容限、输入和输出电容以及开关速度等参数在某些设计中也必须予以考虑。

下面就 CMOS 门驱动 TTL 门或者相反的两种情况的接口问题进行分析。

1. CMOS 门驱动 TTL 门

在这种情况下, 只要两者的电压参数兼容, 不需另加接口电路, 仅按电流大小计算出扇

出数即可。CMOS 门驱动 TTL 门的简单电路如图 3-64 所示。当 CMOS 门的输出为高电平时，它为 TTL 负载提供拉电流，反之则提供灌电流。

【例 3-4】 一 74HC00 与非门电路用来驱动一个基本的 TTL 反相器和 6 个 74LS 门电路。试验算此时的 CMOS 门电路是否过载？

解：(1) 由附录查得接口参数如下：一个基本的 TTL 反相器， $I_{IL}=1.6\text{ mA}$ ，6 个 74LS 门的输入电流。 $I_{IL}=6\times 0.4\text{ mA}=2.4\text{ mA}$ 。总的输入电流 $I_{IL}(\text{total})=1.6\text{ mA}+2.4\text{ mA}=4\text{ mA}$ 。

(2) 因 74HC00 门电路的 $I_{OL}=I_{IL}=4\text{ mA}$ ，所驱动的 TTL 门电路未过载。

2. TTL 驱动 CMOS

此时 TTL 为驱动器件，CMOS 为负载器件。由附录查得，当 TTL 输入为低电平时，它的输出电压参数与 CMOS HC 的输入电压参数是不兼容的。例如，LSTTL 的 $V_{OH(\min)}$ 为 2.7 V ，而 CMOS 的 $V_{IH(\min)}$ 为 3.5 V 。为了克服这一矛盾，常采用如图 3-65 所示的接口措施。由图 3-64 可知，用上拉电阻 R_P 接到 V_{DD} 可将 TTL 的输出高电平电压升到约 5 V ，上拉电阻的值取决于负载器件的数目以及 TTL 和 CMOS 的电流参数。此时 R_P 可作具体的计算得出。




图 3-64 CMOS 门驱动 TTL 门




图 3-65 TTL 门驱动 CMOS 门

OC 门作为 TTL 电路可以和其他不同类型不同电平的逻辑电路进行连接。图 3-66 (a) 所示 CMOS 电源电压 $V_{DD}=5\text{ V}$ 时，一般的 TTL 门可以直接驱动 CMOS 门。图 3-66 (b) 所示 CMOS 电路的 $V_{DD}=5\sim 18\text{ V}$ ，特别是 $V_{DD} > V_{CC}$ 时，必须选用集电极开路 (OC 门) TTL 电路。




图 3-66 TTL(OC)驱动 CMOS 门电路

3.8 门电路带负载时的接口电路

3.8.1 用门电路直接驱动显示器件

在数字电路中, 往往需要用发光二极管来显示信息的传输, 如简单的逻辑器件的状态, 七段数码显示, 图形符号显示等。在每种情况下均需接口电路将数字信息转换为模拟信息显示。

图 3-67 表示 CMOS 反相器 74HC04 驱动发光二极管 LED 的方法, 电路中串接了限流电阻 R 以保护 LED。限流电阻的大小可分两种情况来计算。




图 3-67 CMOS 74HC04 驱动 LED 的电路

对于图 3-67 (a), 当门电路的输入为低电平时, 输出为高电平, 于是

$$R = \frac{V_{OH} - V_F}{I_D}$$

对于图 3-67 (b) 当门电路的输入为高电平时, 输出为低电平, 故有

$$R = \frac{V_{CC} - V_F - V_{OL}}{I_D}$$

以上两式中, I_D 是 LED 的电流, V_F 是 LED 的正向压降, V_{OH} 和 V_{OL} 为门电路的输出高、低电平电压, 常取典型值。

【例 3-5】 试用 CMOS 反相器 74HC04 作为接口电路, 使门电路的输入为高电平时, LED 导通。设 $I_D = 10 \text{ mA}$, $V_F = 2.2 \text{ V}$, $V_{CC} = 5 \text{ V}$, $V_{OL} = 0.1 \text{ V}$ 。

解: 根据题意, 得: $R = \frac{5 - 2.2 - 0.1}{10\text{mA}} = 270 \Omega$

相应的电路如图 3-68 所示。

3.8.2 机电性负载接口

在工程实践中, 往往会遇到各种数字电路以控制机电性系统的功能, 如控制电动机的位置和转速, 继电器的接通与断开, 流体系统中的阀门的开通和关闭, 自动生产线中的机械手多参数控制等。下面以继电器的接口电路为例来说明。在继电器的应用中, 继电器本身有额定的电压和电流参数。一般情况下, 需用运算放大器以提升到必须的数一模电压和电流接口值。对于小型继电器, 可以将两个反相器并联作为驱动电路, 如图 3-69 所示。




图 3-68 例 3-5 的电路




图 3-69 继电器驱动电路

本章小结

利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC 门、OD 门和传输门。随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。

TTL 电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。


CMOS 电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS 电路的工作速度已有了大幅度的提高。

CMOS 器件不用的输入端必须连到高电平或低电平，这是因为 CMOS 是高输入阻抗器件，理想状态是没有输入电流的。如果不用的输入引脚悬空，很容易感应到干扰信号，影响芯片的逻辑运行，甚至静电积累永久性的击穿这个输入端，造成芯片失效。另外，只有 4000 系列的 CMOS 器件可以工作在 15V 电源下，74HC、74HCT 等都只能工作在 5V 电源下，现在已经有工作在 3V 和 2.5V 电源下的 CMOS 逻辑电路芯片了。TTL 悬空时相当于输入端接高电平。

TTL 电流控制，速度快，功耗大 (mA 级)，输入阻抗小，驱动能力强。CMOS 电压控制，速度慢，功耗小 (uA 级)，输入阻抗大，驱动能力小，具有比 TTL 宽的噪声容限。


习题

[3-1] 请写出题图 3-1 中 Y_1 、 Y_2 和 Y_3 的逻辑表达式。




题图 3-1

[3-2] 写出题图 3-2 中 Y_1 、 Y_2 、 Y_3 和 Y_4 的逻辑表达式。



题图 3-2

[3-3] 指出题图 3-3 中各门电路的输出是什么状态（高电平、低电平或高阻态）。已知这些门电路都是 74 系列 TTL 电路。



题图 3-3

[3-4] 在题图 3-4 电路中 R_1 、 R_2 和 C 构成输入滤波电路。当开关 S 闭合时，要求门电路


的输入电平 $V_{IL} \leq 0.4 \text{ V}$ ；当开关 S 断开时，要求门电路的输入电压 $V_{IH} \geq 4 \text{ V}$ ，试求 R_1 和 R_2 的最大允许阻值。 $G_1 \sim G_5$ 为 74LS 系列 TTL 反相器，它们的高电平输入电流 $I_{IH} \leq 20 \mu\text{A}$ ，低电平输入电流 $I_{IL} \leq -0.4 \text{ mA}$ 。

[3-5] 已知 TTL 与非门带灌电流负载最大值 $I_{OL}=15 \text{ mA}$ ，带拉电流负载最大值为 $I_{OH}=-40 \text{ mA}$ ，输出高电平 $V_{OH}=3.6 \text{ V}$ ，输出低电平 $V_{OL}=0.3 \text{ V}$ ；发光二极管正向导通电压 $V_D=2 \text{ V}$ ，正向电流 $I_D=5 \sim 10 \text{ mA}$ ，三极管导通时 $V_{BE}=0.7 \text{ V}$ ，饱和电压降 $V_{CES} \approx 0.3 \text{ V}$ ， $\beta=50$ 。如题图 3-5 所示两电路均为发光二极管驱动电路，试问：


(1) 两个电路的主要不同之处；

(2) 题图 3-5 (a) 中 R 和题图 3-5 (b) 中 R_b 的取值范围。

[3-6] 在题图 3-6 由 74 系列 TTL 与非门组成的电路中，计算门 G_M 能驱动多少同样的与非门。要求 G_M 输出的高、低电平满足 $V_{OH} \geq 3.2 \text{ V}$ ， $V_{OL} \leq 0.4 \text{ V}$ 。与非门的输入电流为 $I_{IL} \leq -1.6 \text{ mA}$ ， $I_{IH} \leq 40 \mu\text{A}$ ， $V_{OL} \leq 0.4 \text{ V}$ 时输出电流最大值为 $I_{OL(\max)}=16 \text{ mA}$ ， $V_{OH} \geq 3.2 \text{ V}$ 时输出电流最大值为 $I_{OH(\max)}=-0.4 \text{ mA}$ 。 G_M 的输出电阻可忽略不计。




题图 3-4




题图 3-5

[3-7] 在题图 3-7 由 74 系列或非门组成的电路中，试求门 G_M 能驱动多少同样的或非门。要求 G_M 输出的高、低电平满足 $V_{OH} \geq 3.2 \text{ V}$ ， $V_{OL} \leq 0.4 \text{ V}$ 。或非门每个输入端的输入电流为 $I_{IL} \leq -1.6 \text{ mA}$ ， $I_{IH} \leq 40 \mu\text{A}$ ， $V_{OL} \leq 0.4 \text{ V}$ 时输出电流的最大值为 $I_{OL(\max)}=16 \text{ mA}$ ， $V_{OH} \geq 3.2 \text{ V}$ 时输出电流的最大值为 $I_{OH(\max)}=-0.4 \text{ mA}$ ， G_M 的输出电阻可忽略不计。




题图 3-6




题图 3-7

[3-8] 分别写出题图 3-8 所示电路当 $X=0$ 和 $X=1$ 时输出 F_1 和 F_2 的表达式。若已知各电路输入波形如题图 3-9 所示, 试对应画出输出 F_1 、 F_2 的波形。




题图 3-8




题图 3-9

[3-9] 计算题图 3-10 电路中上拉电阻 R_L 的阻值范围。其中 G_1 、 G_2 、 G_3 是 74LS 系列 OC 门, 输出管截止时的漏电流 $I_{OH} \leq 100 \mu A$, 输出低电平 $V_{OL} \leq 0.4 V$ 时允许的最大负载电流 $I_{LM} = 8 mA$, G_4 、 G_5 、 G_6 为 74LS 系列与非门, 它们的输入电流为 $I_{IL} \leq -0.4 mA$ 、 $I_{IH} \leq 20 \mu A$ 。OC 门的输出高、低电平应满足 $V_{OH} \geq 3.2 V$ 、 $V_{OL} \leq 0.4 V$ 。

[3-10] 题图 3-11 是一个继电器线圈驱动电路。要求在 $v_i = V_{IH}$ 时三极管 T 截止, 而 $v_i = 0$ 时三极管 T 饱和导通。已知 OC 门输出管截止时的漏电流 $I_{OH} \leq 100 \mu A$, 导通时允许流过的最大电流 $I_{LM} = 10 mA$, 管压降小于 $0.1 V$ 。三极管 $\beta = 50$, 继电器线圈内阻 240Ω , 电源电压 $V_{CC} = 12 V$ 、 $V_{EE} = -8 V$ 、 $R_2 = 3.2 k\Omega$, $R_3 = 18 k\Omega$, 试求 R_1 的阻值范围。




题图 3-10




题图 3-11

[3-11] 在题图 3-12 (a) 电路中已知三极管导通时 $V_{BE} = 0.7 V$, 饱和压降 $V_{CE(sat)} = 0.3 V$ 三极管的 $\beta = 100$ 。OC 门 G_1 输出管截止时的漏电流约为 $50 \mu A$, 导通时允许的最大负载电流为 $16 mA$, 输出低电平 $V_{OL} \leq 0.3 V$ 。 $G_2 \sim G_5$ 均为 74 系列 TTL 电路, 其中 G_2 为反相器, G_3 和 G_4 是与非门, G_5 是或非门, 它们的输入特性如题图 3-12 (b) 所示。试问



(a)



(b)

题图 3-12

(1) 在三极管集电极输出的高、低电平满足 $v_{OH} \geq 3.5 \text{ V}$, $v_{OL} \leq 0.3 \text{ V}$ 的条件下, R_B 的取值范围有多大?


(2) 若将 OC 门改推拉式输出的 TTL 门电路, 会发生什么问题?

[3-12] 试说明在下列情况下, 用万用表测量题图 3-13 的 v_{12} 端得到的电压各为多少? 图中的与非门为 74 系列的 TTL 电路, 万用表使用 5 V 量程, 内阻为 $20 \text{ k}\Omega/\text{V}$ 。


- (1) v_{11} 悬空;
- (2) v_{11} 接低电平 (0.2 V);
- (3) v_{11} 接高电平 (3.2 V);
- (4) v_{11} 经 51Ω 电阻接地;
- (5) v_{11} 经 $10 \text{ k}\Omega$ 电阻接地。

[3-13] 若将上题中的与非门改为 74 系列 TTL 或非门, 试问在上列 5 种情景下测得的 v_{12} 各为多少?

[3-14] 试绘出题图 3-14 电路的高电平输特性和低电平输出特性。已知 $V_{CC} = 5 \text{ V}$, $R_L = 1 \text{ k}\Omega$ 。OC 门截止时输出管的漏电流 $I_{OH} = 200 \mu\text{A}$, $v_1 = V_{IH}$ 时 OC 门输出管饱和导通, 在 $i_L < I_{IM}$ 的范围内导通内阻小于 20Ω 。




题图 3-13




题图 3-14

[3-15] 双极型数字集成电路有哪些类型? 各有什么特点?


[3-16] 说明题图 3-15 中各门电路的输出是高电平还是低电平。已知它们都是 CC4000 系列的 CMOS 电路。




(a)



(b)



(c)




(d)

题图 3-15

[3-17] 若将题图 3-13 中的门电路改为 CMOS 与非门, 试说明当 v_{11} 为 [题 3-12] 给出的 5 种状态时测得的 v_{12} 各等于多少?


[3-18] 电路如题图 3-16 所示。

- (1) 写出 Y_1 、 Y_2 、 Y_3 、 Y_4 的逻辑表达式;
- (2) 说明 4 种电路的相同之处与不同之处。



题图 3-16

[3-19] 在 CMOS 电路中有时采用题图 3-17 (a) ~ (d) 所示的扩展功能用法, 试分析各图的逻辑功能, 写出 $Y_1 \sim Y_4$ 的逻辑式。已知电源电压 $V_{DD} = 10\text{ V}$, 二极管的正向导通压降为 0.7 V 。



题图 3-17


[3-20] 上题中使用的扩展方法能否用于 TTL 门电路? 试说明理由。

[3-21] 试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。


- (1) 具有推拉式输出级的 TTL 电路;
- (2) TTL 电路的 OC 门;
- (3) TTL 电路的三态输出门;
- (4) 普通的 CMOS 门;
- (5) 漏极开路输出的 CMOS 门;
- (6) CMOS 电路的三态输出门。

[3-22] 计算题图 3-18 电路中接口电路输出端 v_C 的高、低电平, 并说明接口电路参数的选择是否合理。CMOS 或非门电源电压 $V_{DD} = 10\text{ V}$, 空载输出的高、低电平分别为 $V_{OH} = 9.95\text{ V}$ 、 $V_{OL} = 0.05\text{ V}$, 门电路的输出电阻小于 200Ω 。TTL 与非门的高电平输入电流 $I_{IH} = 20\text{ }\mu\text{A}$, 低电平输入电流 $I_{IL} = -0.4\text{ mA}$ 。

[3-23] 题图 3-19 是用 TTL 电路驱动 CMOS 电路的实例, 试计算上拉电阻 R_L 的取值范围。TTL 与非门在 $V_{OL} \leq 0.3\text{ V}$ 时的最大输出电流为 8 mA , 输出端的 T_5 管截止时有 $50\text{ }\mu\text{A}$ 的漏电流。CMOS 或非门的输入电流可以忽略。要求加到 CMOS 或非门输入端的电压满足 $V_{IH} \geq 4\text{ V}$, $V_{IL} \leq 0.3\text{ V}$ 。给定电源电压 $V_{DD} = 5\text{ V}$ 。



题图 3-18



题图 3-19

第4章 组合逻辑电路

4.1 概述

在数字电路中,任何时刻输出状态仅取决于该时刻的输入,而与前一时刻的状态无关,具备这种逻辑功能的电路称为组合逻辑电路(Combined Logic Circuit),简称组合电路。

组合电路在电路结构上的基本特点是:

- 单纯由各类逻辑门组成;
- 电路的输出和输入之间没有反馈途径;
- 电路中不包含存储元件。

多端输入、多端输出组合逻辑电路的一般框图如图 4-1 所示,其中 $x_1 x_2 \dots x_m$ 是输入信号, $y_1 y_2 \dots y_n$ 是输出信号。输出和输入间的逻辑关系可以用下面的逻辑函数式表示:

$$y_i = f(x_1, x_2, \dots, x_m) \quad i = 1, 2, \dots, n \quad (4-1)$$

组合电路可以单独完成各种复杂的逻辑功能,在数字系统中的应用十分广泛。研究组合逻辑电路主要有两大类问题,一类是组合电路的分析,另一类是组合逻辑电路的设计。




图 4-1 组合逻辑电路一般框图

4.2 组合逻辑电路的分析

组合逻辑电路的分析主要是找出电路的输出与输入之间的逻辑关系,进而判断电路的逻辑功能和性能。通过逻辑分析也可以发现电路原设计的不足之处,以便加以改进。组合逻辑电路一般分析流程如图 4-2 所示。




图 4-2 组合逻辑电路分析流程图

下面举例说明组合电路的一般分析方法和步骤。

【例 4-1】 组合电路如图 4-3 所示,分析该电路的逻辑功能。

(1) 由逻辑图逐级写出逻辑表达式。为了写表达式方便,借助中间变量 P

$$\begin{aligned} P &= \overline{ABC} \\ L &= AP + BP + CP \\ &= \overline{A}BC + A\overline{B}C + AB\overline{C} \end{aligned}$$

(2) 化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与或式最小项表达式。

$$L = \overline{ABC}(A+B+C) = \overline{ABC} + \overline{A+B+C} = \overline{ABC} + \overline{A} \overline{B} \overline{C}$$

(3) 由表达式列出真值表。经过化简与变换的表达式为两个最小项之和的非，所以很容易列出真值表，见表 4-1。

表 4-1

例 4-1 的真值表

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

(4) 分析逻辑功能。由真值表可知，当 A、B、C 三个变量不一致时电路输出为“1”，所以这个电路称为“不一致电路”。

上例中输出变量只有一个，对于多输出变量的组合逻辑电路，分析方法完全相同。

【例 4-2】 组合电路如图 4-4 所示，分析该电路的逻辑功能。




图 4-3 例 4-1 电路图




图 4-4 例 4-2 电路图

解：(1) 由给定的组合电路写出输出函数表达式

$$D = \overline{A\overline{B}C'} \cdot \overline{\overline{A}BC'} \cdot \overline{\overline{A}\overline{B}C} \cdot \overline{ABC}$$

$$C = \overline{A\overline{B}C'} \cdot \overline{\overline{A}BC'} \cdot \overline{AB}$$

(2) 化简输出函数

$$D = \overline{A\overline{B}C'} \cdot \overline{\overline{A}BC'} \cdot \overline{\overline{A}\overline{B}C} \cdot \overline{ABC}$$

$$= \overline{A\overline{B}C'} + \overline{\overline{A}BC'} + \overline{\overline{A}\overline{B}C} + \overline{ABC}$$

$$= \sum(1,2,4,7)$$

$$C = \overline{A\overline{B}C'} \cdot \overline{\overline{A}BC'} \cdot \overline{AB}$$

$$= \overline{A\overline{B}C'} + \overline{\overline{A}BC'} + \overline{AB}$$

$$= \sum(1,2,3,7)$$

(3) 由表达式列出真值表, 见表 4-2。

表 4-2

例 4-2 真值表

A	B	C	D	C
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

(4) 分析逻辑功能

分析真值表可以看出, 该组合电路是一位全减器, 其中 A 为被减数, B 为减数, C' 为来自低位的借位, D 为差数, C 为向高位的借位。

综上所述, 分析组合逻辑电路的基本步骤可归纳为:

- 由给定的逻辑电路写出各个输出端的逻辑表达式;
- 化简输出函数表达式;
- 列出函数的真值表;
- 从真值表分析其执行的逻辑功能;
- 对电路的逻辑功能进行评述, 用文字对电路的逻辑功能进行描述, 并对原电路的设计方法进行评定, 在必要时可以提出相应的改进意见。

以上步骤并非一定要遵循, 应视具体情况而定, 可略去其中的某些步骤。在实际工作中, 可以用实验的方法测出输出与输入逻辑状态的对应关系, 从而确定电路的逻辑功能。

4.3 常用的组合逻辑器件

数字系统中的逻辑问题是层出不穷的, 为解决这些逻辑问题而设计的逻辑电路也是不胜枚举。本节只对数字系统中经常使用的几种常用逻辑器件进行讨论, 它们是: 编码器、译码器、数据选择器、加法器、数值比较器和奇偶校验器等。这些组合逻辑器件, 目前都制作成中规模集成芯片, 下面我们将简要地讨论它们的逻辑功能及使用方法。

4.3.1 编码器

将二进制码按一定的规律进行编排, 使每一组代码具有一定的含义 (代表某个数或符号), 这一过程称为编码。实现编码的逻辑电路称为编码器。常用的编码器有普通编码器和优先编码器两类, 编码器又可分为二进制编码器和二—十进制编码器。

1. 普通编码器

在普通编码器中, 任何时刻只允许输入一个编码信号, 否则输出将发生混乱。现以三位二进制编码器为例, 分析普通编码器的工作原理。图 4-5 是 3 位二进制编码器的框图, 它的输入是 $I_0 \sim I_7$ 8 个高电平信号, 输出是 3 位二进制代码 $A_2A_1A_0$ 。为此, 又将它称为 8 线-3 线编码器。输出与输入的对应关系见表 4-3。在表中仅列出输入变量的八种状态, 输入变量其他取值等于 1 的那些最小项均为约束项。

表 4-3 8/3 编码器功能表 (高电平编码有效)

输 入								输 出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	A_2	A_1	A_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

由真值表写出各输出端的逻辑表达式并利用约束项化简得到

$$A_2 = \overline{I_7} \overline{I_6} \overline{I_5} \overline{I_4}; \quad A_1 = \overline{I_7} \overline{I_6} \overline{I_3} \overline{I_2}; \quad A_0 = \overline{I_7} \overline{I_5} \overline{I_3} \overline{I_1} \quad (4-2)$$

用门电路实现的逻辑电路如图 4-6 所示。




图 4-5 8 线-3 线编码器的框图




图 4-6 3 位二进制编码器

可以看出, I_0 端是多余的, 可以去掉。 I_0 端对应的代码可以通过令其余编码端全为“0”来编出。这种情况下, I_0 端被称为“隐含端”, 意为没有 I_0 端, 也能编出 I_0 端对应的代码。

2. 优先编码器

普通编码器电路比较简单, 但同时有两个或更多输入信号有效时, 将造成输出状态混乱, 采用优先编码器可以避免这种现象出现。优先编码器首先对所有的输入信号按优先顺序排队, 然后选择优先级最高的一个输入信号进行编码。下面以优先编码器 74HC148 和 74LS147 为例, 介绍优先编码器的逻辑功能和使用方法。

(1) 8 线-3 线二进制优先编码器 74HC148

74HC148 是一种常用的 8 线-3 线优先编码器。其逻辑功能见表 4-4, 其中, $\overline{I_7} \sim \overline{I_0}$ 为编码输入端, 低电平有效。 $\overline{Y_0} \sim \overline{Y_2}$ 为编码输出端, 输出 3 位二进制反码。其功能为:

- $\overline{S}$ 端为使能输入端, 低电平有效;
- $\overline{Y_S}$ 端为使能输出端, 只有当所有的编码输入端都是高电平 (即没有编码输入), 而且 $\overline{S} = 0$ 时, $\overline{Y} = 0$, 即“电路工作, 但无编码输入”;
- $\overline{Y_{EX}}$ 端为编码器工作标志, 也称 $\overline{Y_{EX}}$ 为输出扩展端, 可在需要增加输出端时使用;
- 优先顺序为 $\overline{I_7} \rightarrow \overline{I_0}$, 即 $\overline{I_7}$ 的优先级最高, 依次 $\overline{I_0}$ 的优先级最低。

表 4-4 74LS148 优先编码器功能表（低电平编码有效）

输 入									输 出				
$\bar{S}$	$\bar{I}_7$	$\bar{I}_6$	$\bar{I}_5$	$\bar{I}_4$	$\bar{I}_3$	$\bar{I}_2$	$\bar{I}_1$	$\bar{I}_0$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$	$\bar{Y}_S$	$\bar{Y}_{EX}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	0	×	×	×	×	×	×	×	0	0	0	1	0
0	1	0	×	×	×	×	×	×	0	0	1	1	0
0	1	1	0	×	×	×	×	×	0	1	0	1	0
0	1	1	1	0	×	×	×	×	0	1	1	1	0
0	1	1	1	1	0	×	×	×	1	0	0	1	0
0	1	1	1	1	1	0	×	×	1	0	1	1	0
0	1	1	1	1	1	1	0	×	1	1	0	1	0
0	1	1	1	1	1	1	1	0	1	1	1	1	0

从功能表可导出输出函数的逻辑表达式：

$$\begin{cases} \bar{Y}_2 = \overline{(I_4 + I_5 + I_6 + I_7) \cdot S} \\ \bar{Y}_1 = \overline{(I_2 \bar{I}_4 \bar{I}_5 + I_3 \bar{I}_4 \bar{I}_5 + I_6 + I_7) \cdot S} \\ \bar{Y}_0 = \overline{(I_1 \bar{I}_2 \bar{I}_4 \bar{I}_6 + I_3 \bar{I}_4 \bar{I}_6 + I_5 \bar{I}_6 + I_7) \cdot S} \\ \bar{Y}_S = \overline{(\bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 S)} \\ \bar{Y}_{EX} = \bar{Y}_S \cdot \bar{S} \end{cases} \quad (4-3)$$

根据上式就可画出如图 4-7 所示的功能逻辑图。




图 4-7 74HC148 优先编码器的逻辑图

集成编码器输入输出端的数目都是一定的，利用二进制编码器的输入使能端 $\bar{S}$ 、使能输出端 $\bar{Y}_S$ 和输出扩展端 $\bar{Y}_{EX}$ 可以扩展编码器的输入输出端。

用两片 8/3 线优先编码器 74HC148 串行扩展实现的 16/4 线优先编码器如图 4-8 所示。

它共有 16 个编码输入端，用 $\bar{X}_0 \sim \bar{X}_{15}$ 表示；有 4 个编码输出端，用 $\bar{Y}_0 \sim \bar{Y}_3$ 表示。片 1 为低位片，其输入端 $\bar{I}_0 \sim \bar{I}_7$ 作为总输入端 $\bar{X}_0 \sim \bar{X}_7$ ；片 2 为高位片，其输入端 $\bar{I}_0 \sim \bar{I}_7$ 作为总输入端 $\bar{X}_8 \sim \bar{X}_{15}$ 。

当片 2 的输入端没有信号输入，即 $\bar{X}_8 \sim \bar{X}_{15}$ 全为 1 时， $\bar{Y}_{EX2}=1$ （即 $Y_3=1$ ）， $\bar{Y}_{S2}=0$ （即 $S_2=0$ ），片 1 处于允许编码状态。设此时 $\bar{X}_5=0$ ，则片 1 的输出为 $\bar{Y}_2\bar{Y}_1\bar{Y}_0=010$ ，由于片 2 输出 $\bar{Y}_2\bar{Y}_1\bar{Y}_0=111$ ，所以总输出的反码为 $\bar{Y}_2\bar{Y}_1\bar{Y}_0=1010$ ，原码为 $Y_3Y_2Y_1Y_0=0101$ 。

当片 2 有信号输入时， $\bar{Y}_{S2}=1$ （即 $S_1=1$ ），片 1 处于禁止编码状态。设此时 $\bar{X}_{12}=0$ （即片 2 的 $\bar{I}_4=0$ ），则片 2 的输出为 $\bar{Y}_2\bar{Y}_1\bar{Y}_0=011$ ，且 $\bar{Y}_{EX2}=0$ 。由于片 1 输出 $\bar{Y}_2\bar{Y}_1\bar{Y}_0=111$ ，所以总输出的反码为 $\bar{Y}_2\bar{Y}_1\bar{Y}_0=0011$ ，原码为 $Y_3Y_2Y_1Y_0=1100$ 。其余类推。

在由中规模集成电路组成的应用电路中，习惯上采用逻辑框图来表示中规模集成电路器件，如图 4-8 所示，在逻辑框图内部标注输入输出原变量的名称。如果以低电平作为有效的输入或输出信号，则于框图外部相应的输入或输出端外加画小圆圈，并在外部标注的输入或输出端信号名称上加非号“—”。




图 4-8 串行扩展实现的 16 线—4 线优先编码器

(2) 10 线—4 线二进制优先编码器 74LS147

10 线—4 线二进制优先编码器 74LS147 为二—十进制编码器，它的符号如图 4-9 所示，编码见表 4-5。该编码器的特点是可以对输入进行优先编码，以保证只编码最高位输入数据线，该编码器输入为 1~9 九个数字，输出是反码形式的 BCD 码，数字 0 不是输入信号。输入与输出都是低电平有效。




图 4-9 74LS147 优先编码器符号

表 4-5 74LS147 真值表

输 入									输 出			
1	2	3	4	5	6	7	8	9	D	C	B	A
1	1	1	1	1	1	1	1	1	1	1	1	1
×	×	×	×	×	×	×	×	0	0	1	1	0
×	×	×	×	×	×	×	0	1	0	1	1	1
×	×	×	×	×	×	0	1	1	1	0	0	0
×	×	×	×	×	0	1	1	1	1	0	0	1
×	×	×	×	0	1	1	1	1	1	0	1	0
×	×	×	0	1	1	1	1	1	1	0	1	1
×	×	0	1	1	1	1	1	1	1	1	0	0
×	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0

图 4-10 所示电路是 74LS147 的典型应用电路，该电路可以将 0~9 十个按钮信号转换成 BCD 码。当没有按钮按下时，信号 $Y=0$ 。若有按钮按下，则信号 $Y=1$ 。虽然 0 信号未进入 74LS147，但是当 0 按钮按下时，信号 $Y=1$ ，同时编码输出 1111，这就相当于 0 的编码是 1111。




图 4-10 将 0-9 数字按钮信号转换成 BCD 码的编码电路

4.3.2 译码器

译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应

的输出信号。具有译码功能的逻辑部件称为译码器。根据译码的概念，译码器的输出端子数 N 和输入端子数 n 之间应该满足关系式： $N \leq 2^n$ 。

1. 二进制译码器

(1) 2 线—4 线译码器

2 线—4 线译码器的逻辑功能见表 4-6。它的输入是两位二进制原码，4 位译码输出为低电平有效。

表 4-6 2 线—4 线译码器功能表

输 入			输 出			
$\bar{S}$	A	B	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
1	×	×	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

$\bar{S}=0$ 时，由表 4-6 可写出各输出函数式：

$$\bar{Y}_0 = \bar{A}\bar{B} = m_0; \quad \bar{Y}_1 = \bar{A}B = m_1;$$

$$\bar{Y}_2 = AB = m_2; \quad \bar{Y}_3 = A\bar{B} = m_3。$$

用门电路实现 2 线—4 线译码器的逻辑电路如图 4-11 所示。

(2) 3 线—8 线译码器

3 线—8 线译码器 74LS138 是一种典型的二进制译码器，其逻辑电路如图 4-12 所示，功能表见表 4-7。它有 3 个输入端 A_2 、 A_1 、 A_0 ，8 个输出端 $\bar{Y}_0 \sim \bar{Y}_7$ 。输出低电平有效， S_1 、 $\bar{S}_2$ 、 $\bar{S}_3$ 为使能输入端，当 $S_1\bar{S}_2\bar{S}_3 = 100$ 时，译码器工作，否则译码器禁止，输出全 1。




图 4-11 2 线—4 线译码器逻辑图




图 4-12 74LS138 集成译码器逻辑图

表 4-7 3 线—8 线译码器 74LS138 功能表

输 入						输 出							
S_1	$\bar{S}_2$	$\bar{S}_3$	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
×	1	×	×	×	×	1	1	1	1	1	1	1	1
×	×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

译码器工作时，由表 4-7 可写出各输出函数式：

$$\begin{aligned}\bar{Y}_0 &= \bar{A} \bar{B} \bar{C} = \bar{m}_0 & \bar{Y}_4 &= \bar{A} \bar{B} \bar{C} = \bar{m}_4 \\ \bar{Y}_1 &= \bar{A} \bar{B} C = \bar{m}_1 & \bar{Y}_5 &= \bar{A} \bar{B} C = \bar{m}_5 \\ \bar{Y}_2 &= \bar{A} B \bar{C} = \bar{m}_2 & \bar{Y}_6 &= \bar{A} B \bar{C} = \bar{m}_6 \\ \bar{Y}_3 &= \bar{A} B C = \bar{m}_3 & \bar{Y}_7 &= \bar{A} B C = \bar{m}_7\end{aligned}$$

利用译码器的使能端可以方便地扩展译码器的容量。图 4-13 是将两片 74LS138 扩展为 4 线—16 线译码器连线图。其工作原理如下。




图 4-13 两片 74LS138 扩展为 4 线—16 线译码器

当 $E=1$ 时，两个译码器都禁止工作，输出全 1；当 $E=0$ 时，译码器工作。这时，如果 $A_3=0$ ，高位片（1）禁止，低位片（2）工作，输出 $\bar{Y}_0 \sim \bar{Y}_7$ 由输入二进制代码 $A_2A_1A_0$ 决定；如果 $A_3=1$ ，低位片（2）禁止，高位片（1）工作，输出 $\bar{Y}_8 \sim \bar{Y}_{15}$ 由输入二进制代码 $A_2A_1A_0$ 决定。从而实现了 4 线—16 线译码器的功能。

译码器一个很重要的应用就是构成数据分配器。所谓数据分配器是将一路输入数据根据地址码分配给多路输出中的某一路。数据分配器的作用与单刀多掷开关相似，如图 4-14 所示。

也正因为如此，市场上没有集成数据分配器产品，只有集成译码器产品。当需要数据分配器时，可以用译码器改接。

【例 4-3】 用译码器设计一个“1 线—8 线”数据分配器。

解：1 线—8 线数据分配器功能见表 4-8。为了实现表 4-8 功能，按图 4-15 所示使用 3/8 译码器 74LS138 即可。

表 4-8 数据分配器功能

地址选择信号			输 出
A_2	A_1	A_0	
0	0	0	$D_0=D$
0	0	1	$D_1=D$
0	1	0	$D_2=D$
0	1	1	$D_3=D$
1	0	0	$D_4=D$
1	0	1	$D_5=D$
1	1	0	$D_6=D$
1	1	1	$D_7=D$




图 4-14 数据分配器示意图




图 4-15 用译码器构成数据分配器

2. 数字显示译码器

在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。

在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。

(1) 数字显示器

常用的数字显示器有多种类型：按显示方式分，有字型重叠式、点阵式、分段式等；按发光物质分，有半导体显示器、（又称发光二极管（LED）显示器）、荧光显示器、液晶显示器、气体放电管显示器等。

目前应用最广泛的是由发光二极管构成的 7 段数字显示器。7 段数字显示器就是将 7 个（加小数点为 8 个）发光二极管按一定的方式排列起来，7 段 a、b、c、d、e、f、g（小数点 DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。如图 4-16 所示。




图 4-16 7 段数字显示器及发光段组合图

按内部连接方式不同，7 段数字显示器分为共阳极和共阴极两种，如图 4-17 所示。





图 4-17 半导体数字显示器内部接法

共阳极数字显示器的驱动电平为“0”，共阴极数字显示器的驱动电平为“1”。半导体显示器的优点是工作电压较低（1.5~3 V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大，每个字段的工作电流约为 10 mA 左右。

(2) 数字显示译码器

74LS48 是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的 4 位二进制代码转换成显示器所需要的 7 个段信号 $a \sim g$ 。其逻辑功能见表 4-9。

表 4-9 7 段显示译码器 74LS48 的逻辑功能表

功能（输入）	输 入				输入/输出	输 出							显示字形		
	$\overline{LT}$	$\overline{RBI}$	A_3	A_2	A_1	A_0	$\overline{BI} / \overline{RBO}$	a	b	c	d	e		f	g
0	1	1	0	0	0	0	1	1	1	1	1	1	1	0	
1	1	×	0	0	0	1	1	0	1	1	0	0	0	0	
2	1	×	0	0	1	0	1	1	1	0	1	1	0	1	
3	1	×	0	0	1	1	1	1	1	1	1	0	0	1	
4	1	×	0	1	0	0	1	0	1	1	0	0	1	1	
5	1	×	0	1	0	1	1	1	0	1	1	0	1	1	
6	1	×	0	1	1	0	1	0	0	1	1	1	1	1	
7	1	×	0	1	1	1	1	1	1	1	0	0	0	0	
8	1	×	1	0	0	0	1	1	1	1	1	1	1	1	
9	1	×	1	0	0	1	1	1	1	1	0	0	1	1	
10	1	×	1	0	1	0	1	0	0	0	1	1	0	1	
11	1	×	1	0	1	1	1	0	0	1	1	0	0	1	

续表

功能（输入）	输 入				输入/输出	输 出							显示字形		
	$\overline{LT}$	$\overline{RBI}$	A_3	A_2	A_1	A_0	$\overline{BI} / \overline{RBO}$	a	b	c	d	e		f	g
12	1	×	1	1	0	0	1	0	1	0	0	0	1	1	

图 4-18 是 74LS48 的逻辑符号, $a \sim g$ 为译码输出端。另外还有 3 个控制端: 试灯输入端 $\overline{LT}$ 、灭零输入端 $\overline{RBI}$ 、特殊控制端 $\overline{BI}/\overline{RBO}$ 。其功能为:

(1) 正常译码显示。 $\overline{LT}=1$, $\overline{BI}/\overline{RBO}=1$ 时, 对输入为十进制数 1~15 的二进制码 (0001~1111) 进行译码, 产生对应的 7 段显示码。

(2) 灭零。当输入 $\overline{RBI}=0$, 而输入为 0 的二进制码 0000 时, 则译码器的 $a \sim g$ 输出全 0, 使显示器全灭; 只有当 $\overline{RBI}=1$ 时, 才产生 0 的 7 段显示码, 所以 $\overline{RBI}$ 称为灭零输入端。

(3) 试灯。当 $\overline{LT}=0$ 时, 无论输入怎样, $a \sim g$ 输出全 1, 数码管 7 段全亮。由此可以检测显示器 7 个发光段的好坏。 $\overline{LT}$ 称为试灯输入端。

(4) 特殊控制端 $\overline{BI}/\overline{RBO}$, $\overline{BI}/\overline{RBO}$ 可以作输入端, 也可以作输出端。

作输入使用时, 如果 $\overline{BI}=0$ 时, 不管其他输入端为何值, $a \sim g$ 均输出 0, 显示器全灭, 因此 $\overline{BI}$ 称为灭灯输入端。

作输出端使用时, 受控于 $\overline{RBI}$ 。当 $\overline{RBI}=0$, 输入为 0 的二进制码 0000 时, $\overline{RBO}=0$, 用以指示该片正处于灭零状态。所以, $\overline{RBO}$ 又称为灭零输出端。

将 $\overline{BI}/\overline{RBO}$ 和 $\overline{RBI}$ 配合使用, 可以实现多位数显示时的“无效 0 消隐”功能。在多位十进制数码显示时, 整数前和小数后的 0 是无意义的, 称为“无效 0”。在图 4-19 所示的多位数码显示系统中, 就可将无效 0 灭掉。从图 4-19 中可见, 由于整数部分 7448 除最高位的 $\overline{RBI}$




图 4-18 74LS48 逻辑符号




图 4-19 半导体数字显示器的内部接法

接 0、最低位的 $\overline{RBI}$ 接 1 外，其余各位的 $\overline{RBI}$ 均接受高位的 $\overline{RBO}$ 输出信号。所以整数部分只有在高位是 0，而且被熄灭时，低位才有灭零输入信号。同理，小数部分除最高位的 $\overline{RBI}$ 接 1、最低位的 $\overline{RBI}$ 接 0 外，其余各位均接受低位的 $\overline{RBO}$ 输出信号，所以小数部分只有在低位是 0、而且被熄灭时，高位才有灭零输入信号。从而实现了多位十进制数码显示器的“无效 0 消隐”功能。

4.3.3 数据选择器

根据地址码从一组输入数据选出一个作为输出的过程叫做数据选择，具有数据选择功能的电路称为数据选择器。它的作用与单刀多掷开关相似，如图 4-20 所示。




图 4-20 数据选择器示意

常用的数据选择器有 4 选 1、8 选 1、16 选 1 等多种类型。下面以双 4 选 1 数据选择器 74HC153 为例，介绍数据选择器的基本功能、工作原理。74HC153 逻辑图如图 4-21 所示。它包含两个完全相同的 4 选 1 数据选择器。两个数据选择器有公共的地址输入端，而数据输入端和输出端是各自独立的。通过给定不同的地址代码（即 A_1A_0 的状态），即可从 4 个输入数据中选出所要的一个，并送至输出端 Y 。图 4-21 中的 $\overline{S}_1$ 和 $\overline{S}_2$ 是附加控制端，用于控制电路的工作状态和扩展功能。由图 4-21 可得到，双 4 选 1 数据选择器 74LS153 的功能见表 4-10。

表 4-10 双 4 选 1 数据选择器功能

输 入								输 出	
$\overline{S}_1$	$\overline{S}_2$	A_1	A_0	D_3	D_2	D_1	D_0	Y_1	Y_2
1	1	×	×	×	×	×	×	0	0
0	0	0	0	×	×	×	0	0	0
				×	×	×	1	1	1
0	0	0	1	×	×	0	×	0	0
				×	×	1	×	1	1
0	0	1	0	×	0	×	×	0	0
				×	1	×	×	1	1
0	0	1	1	0	×	×	×	0	0
				1	×	×	×	1	1

根据功能表， $\overline{S}_1=0$ 时，即工作状态，可写出输出逻辑表达式

$$Y_1 = \overline{A_1}\overline{A_0}D_{10} + \overline{A_1}A_0D_{11} + A_1\overline{A_0}D_{12} + A_1A_0D_{13}$$

8 选 1 集成数据选择器 74LS151 具有 8 个输入信号 $D_0 \sim D_7$ ，一对互补输出信号 Y 和 $\overline{Y}$ ，3 个数据选择信号 C 、 B 、 A 和使能信号 $\overline{S}$ 。符号图如图 4-22 所示，功能表见表 4-11。




图 4-21 双 4 选 1 数据选择器的逻辑图




图 4-22 8 选 1 数据选择器 74LS151 符号

表 4-11 8 选 1 数据选择器 74LS151 功能表

选 择			使 能		输 出	
C	B	A	$\bar{S}$		Y	$\bar{Y}$
×	×	×	1		0	1
0	0	0	0		D_0	$\bar{D}_0$
0	0	1	0		D_1	$\bar{D}_1$
0	1	0	0		D_2	$\bar{D}_2$
0	1	1	0		D_3	$\bar{D}_3$
1	0	0	0		D_4	$\bar{D}_4$
1	0	1	0		D_5	$\bar{D}_5$
1	1	0	0		D_6	$\bar{D}_6$
1	1	1	0		D_7	$\bar{D}_7$

由功能表 4-11 得到该选择器的输出信号为:

$$Y = (\sum_{i=0}^7 m_i D_i) \bar{S}$$

这里 Y 是输出信号, $\bar{Y}$ 是 Y 的互补信号, m_i 是选择信号的最小项, D_i 是输入信号, $\bar{S}$ 是

使能信号。若 $\bar{S}=0$ ，选择器正常工作，否则选择器输出低电平。

如果需要更大规模的数据选择器，可进行通道扩展。例如用两片 74LS151 和 3 个门电路就可以组成一个 16 选 1 的数据选择器，连接电路如图 4-23 所示。




图 4-23 两片 74LS151 组成 16 选 1 数据选择器的逻辑图

4.3.4 加法器

在数字系统对二进制数进行加、减、乘、除运算时，都是转化成加法运算完成的，所以加法运算是构成运算电路的基本单元。

1. 加法器的基本概念及工作原理

1) 半加器

半加器的真值表见表 4-12。表 4-12 中的 A 和 B 分别表示被加数和加数输入， S 为本位和输出， C 为向相邻高位的进位输出。由真值表可直接写出输出逻辑函数表达式：

表 4-12 半加器的真值表

输 入		输 出	
被加数 A	加数 B	和数 S	进位数 C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = \bar{A}B + A\bar{B} = A \oplus B$$

$$C = AB$$

可见，可用一个异或门和一个与门组成半加器，如图 4-24 所示。

如果想用与非门组成半加器，则将上式用代数法变换成与非形式：

$$S = \bar{A}B + A\bar{B} = \bar{A}B + \bar{A}\bar{B} + A\bar{A} + B\bar{B} = A(\bar{A} + \bar{B}) + B(\bar{A} + \bar{B}) = A \cdot \overline{AB} + B \cdot \overline{AB}$$

$$= \overline{A \cdot AB \cdot B \cdot AB}$$




图 4-24 异或门组成的半加器

$$C = AB = \overline{\overline{A} \overline{B}}$$

由此画出用与非门组成的半加器，如图 4-25 所示。半加器的符号如图 4-26 所示。




图 4-25 与非门组成的半加器




图 4-26 半加器的符号

2) 全加器

在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位。全加器就有这种功能。全加器的真值表见表 4-13。表中的 A_i 和 B_i 分别表示被加数和加数输入， C_{i-1} 表示来自相邻低位的进位输入。 S_i 为本位和输出， C_i 为向相邻高位的进位输出。

表 4-13 全加器的真值表


输 入			输 出	
A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

由真值表直接写出 S_i 和 C_i 的输出逻辑函数表达式，再经代数法化简和转换得：


$$\begin{aligned} S_i &= \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1} \\ &= (\overline{A_i} \oplus \overline{B_i}) C_{i-1} + (A_i \oplus B_i) \overline{C_{i-1}} = A_i \oplus B_i \oplus C_{i-1} \end{aligned} \quad (4-4)$$

$$\begin{aligned} C_i &= \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1} \\ &= A_i B_i + (A_i \oplus B_i) C_{i-1} \end{aligned} \quad (4-5)$$

根据式 (4-4) 和式 (4-5) 式画出全加器的逻辑电路如图 4-27 (a) 所示。图 4-27 (b) 所示为全加器的代表符号。



(a) 逻辑图



(b) 符号

图 4-27 全加器

2. 多位数加法器

要进行多位数相加，最简单的方法是将多个全加器进行级联，称为串行进位加法器。图 4-28 所示是 4 位串行进位加法器，从图中可见，两个 4 位相加数 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数。最低位全加器的 C_{i-1} 端应接 0。




图 4-28 4 位串行进位加法器

串行进位加法器的优点是电路比较简单，缺点是速度比较慢。因为进位信号是串行传递，图 4-28 中最后一位的进位输出 C_3 要经过 4 位全加器传递之后才能形成。如果位数增加，传输延迟时间将更长，工作速度更慢。

为了提高速度，人们又设计了一种多位数快速进位（又称超前进位）的加法器。所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输入端。现在的集成加法器，大多采用这种方法。

3. 快速进位集成 4 位加法器 74LS283

74283 是一种典型的快速进位的集成加法器。首先介绍快速进位的概念及实现快速进位的思路。

重新写出全加器 S_i 和 C_i 的输出逻辑表达式：

$$S_i = A_i \oplus B_i \oplus C_{i-1} \quad (4-6)$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1} \quad (4-7)$$

考察进位信号 C_i 的表达式，可见：

当 $A_i=B_i=1$ 时， $A_i B_i=1$ ，得 $C_i=1$ ，即产生进位，所以定义 $G_i=A_i B_i$ ， G_i 称为产生变量；

当 $A_i \oplus B_i=1$ ，则 $A_i B_i=0$ ，得 $C_i=C_{i-1}$ ，即低位的进位信号能传送到高位的进位输出端，

所以定义 $P_i = A_i \oplus B_i$ ， P_i 称为传输变量。

G_i 和 P_i 都只与被加数 A_i 和加数 B_i 有关，而与进位信号无关。

将 G_i 和 P_i 代入式 (4-6) 和式 (4-7)，得：

$$S_i = P_i \oplus C_{i-1} \quad (4-8)$$

$$C_i = G_i + P_i C_{i-1} \quad (4-9)$$

由式 (4-9) 得各位进位信号的逻辑表达式如下：

$$C_0 = G_0 + P_0 C_{-1} \quad (4-10a)$$


$$C_1 = G_1 + P_1 C_0 = G_1 + P_1 G_0 + P_1 P_0 C_{-1} \quad (4-10b)$$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_{-1} \quad (4-10c)$$


$$C_3 = G_3 + P_3C_2 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_{-1} \quad (4-10d)$$

由式(4-10)可以看出:各位的进位信号都只与 G_i 、 P_i 和 C_{-1} 有关,而 C_{-1} 是来自最低位的进位信号,其值为 0,所以各位的进位信号都只与被加数 A_i 和加数 B_i 有关,它们是可以并行产生的,从而可实现快速进位。

根据以上思路构成的快速进位的集成 4 位加法器 74LS283 的逻辑图如图 4-29 所示。



(a) 逻辑图



(b) 引脚图

图 4-29 集成 4 位加法器 74LS283

4. 集成加法器的应用

(1) 加法器级联实现多位二进制数加法运算

一片 74LS283 只能进行 4 位二进制数的加法运算,将多片 74LS283 进行级联,就可扩展加法运算的位数。用 2 片 74LS283 组成的 8 位二进制数加法电路如图 4-30 所示。

(2) 用 74LS283 实现 8421BCD 码余 3 码到的转换

对同一个十进制数符,余 3 码比 8421BCD 码多 3。因此实现 8421BCD 码到余 3 码的变换,只需将 8421BCD 码中加 3 (即 0011)。所以,从 74LS283 的 $A_3 \sim A_0$ 输入 8421BCD 码的

4 位代码, $B_3 \sim B_0$ 接固定代码 0011, 就能实现相应的转换, 其逻辑图如图 4-31 所示。




图 4-30 2 片 74283 组成的 8 位二进制加法电路图

(3) 用 74LS283 构成一位 8421BCD 码加法器。

当两个用 8421BCD 码表示的一位十进制数相加时, 每个数都不会大于 9 (1001), 考虑到低位来的进位, 最大的和为 $9+9+1=19$ 。

当用 4 位二进制数加法器 74LS283 完成这个加法运算时, 加法器输出的是 4 位二进制数表示的和, 而不是 BCD 码, 因此, 必须想办法将 4 位二进制数表示的和转换成 8421BCD 码。将 0~19 的二进制数和用 8421BCD 码表示的数进行比较发现, 当数小于 1001(9) 时, 二进制码与 8421BCD 码相同; 当数大于 1001 时, 只要在二进制码上加 0110(6) 就可以把二进制码转换为 8421BCD 码, 同时产生进位输出。这一转换可以由一个修正电路来完成。设 C 为修正信号, 则

$$C = C_3 + C_{(S>9)}$$

其中, C_3 为 74LS283 最高位的进位输出信号, $C_{(S>9)}$ 表示和数大于 9 的情况。上式的意思是, 当两个一位 8421BCD 码相加时, 若和数超过 9, 或者有进位时都应该对和数进行加 6 (即 0110) 修正。 $C_{(S>9)}$ 的卡诺图如图 4-32 所示。化简得

$$C_{(S>9)} = S_3S_2 + S_3S_1$$




图 4-31 将 8421BCD 码转换成余 3 码

S_1S_0	S_3S_2			
	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	1	1

图 4-32 $C_{(S>9)}$ 的卡诺图

所以有:

$$C = C_3 + S_3S_2 + S_3S_1$$

当 $C=1$ 时, 把 0110 加到二进制加法器输出端即可, 同时 C 作为一位 8421BCD 码加法器的进位信号。因此, 可用一片 74283 加法器进行求和运算, 用门电路产生修正信号, 再用一片 74283 实现加 6 修正, 即得一位 8421BCD 码加法器, 如图 4-33 所示。




图 4-33 一位 8421BCD 码加法器

4.3.5 数值比较器

1. 1 位数值比较器

1 位数值比较器的功能是比较两个 1 位二进制数 A 和 B 的大小, 比较结果有 3 种情况, 即: $A > B$ 、 $A < B$ 、 $A = B$ 。其真值表见表 4-14。

表 4-14 **1 位数值比较器真值表**

输 入		输 出		
A	B	$Y_{(A>B)}$	$Y_{(A<B)}$	$Y_{(A=B)}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

由真值表写出逻辑表达式:

$$Y_{(A>B)} = \bar{A}\bar{B}; \quad Y_{(A<B)} = \bar{A}B; \quad Y_{(A=B)} = \bar{A}\bar{B} + AB = A \square B$$

由以上逻辑表达式可画出逻辑图如图 4-34 所示。




图 4-34 1 位数值比较器逻辑图

2. 考虑低位比较结果的多位比较器

1 位数值比较器只能对两个 1 位二进制数进行比较，而实用的比较器一般是多位的，而且考虑低位的比较结果。下面以 2 位为例讨论这种数值比较器的结构及工作原理。

2 位数值比较器的真值表见表 4-15。其中 A_1B_1 、 A_0B_0 为数值输入端， $I_{(A>B)}$ 、 $I_{(A<B)}$ 、 $I_{(A=B)}$ 为输入低位片比较结果，是为了实现 2 位以上数码比较时而设置的。 $Y_{(A>B)}$ 、 $Y_{(A<B)}$ 、 $Y_{(A=B)}$ 为本位片 3 种不同比较结果输出端。

表 4-15 2 位数值比较器的真值表

数 值 输 入		级 联 输 入			输 出		
A_1	B_1	A_0	B_0	$I_{(A>B)}$	$I_{(A<B)}$	$I_{(A=B)}$	
$A_1 > B_1$	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	$Y_{(A>B)} = 1$
$A_1 < B_1$	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	$Y_{(A<B)} = 1$
$A_1 = B_1$	$A_0 > B_0$	$\times$	$\times$	$\times$	$\times$	$\times$	$Y_{(A>B)} = 1$
$A_1 = B_1$	$A_0 < B_0$	$\times$	$\times$	$\times$	$\times$	$\times$	$Y_{(A<B)} = 1$
$A_1 = B_1$	$A_0 = B_0$	1	0	0	0	0	$Y_{(A=B)} = 1$
$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	0	$Y_{(A=B)} = 1$
$A_1 = B_1$	$A_0 = B_0$	0	0	1	0	0	$Y_{(A=B)} = 1$

由此可写出如下逻辑表达式：

$$Y_{(A>B)} = (A_1 > B_1) + (A_1 = B_1) \cdot (A_0 > B_0) + (A_1 < B_1) \cdot (A_0 < B_0) \cdot I_{(A>B)}$$

$$Y_{(A<B)} = (A_1 < B_1) + (A_1 < B_1) \cdot (A_0 < B_0) + (A_1 < B_1) \cdot (A_0 < B_0) \cdot I_{(A<B)}$$

$$Y_{(A=B)} = (A_1 < B_1) \cdot (A_0 < B_0) \cdot I_{(A=B)}$$

根据表达式画出逻辑图如图 4-35 所示。图中用了两个 1 位数值比较器，分别比较 (A_1, B_1) 和 (A_0, B_0) ，并将比较结果作为中间变量，这样逻辑关系比较明确。




图 4-35 2 位数值比较器逻辑图

3. 集成数值比较器及其应用

1) 集成数值比较器 74LS85

74LS85 是典型的集成 4 位二进制数比较器。逻辑图和图 4-35 所示的 2 位二进制数比较

器类似。

2) 集成数值比较器的应用

• 单片应用

一片 74LS85 可以对两个 4 位二进制数进行比较, 此时级联输入端 $I_{(A>B)}$ 、 $I_{(A<B)}$ 、 $I_{(A=B)}$ 应分别接 0、0、1。当参与比较的二进制数少于 4 位时, 高位多余输入端可同时接 0 或 1。

• 数值比较器的位数扩展

常用串联扩展方式如图 4-36 所示。




图 4-36 采用串联方式组成的 8 位数值比较器

按照上述级联方式可以扩展成任何位数的二进制数比较器。但是, 由于这种级联方式中比较结果是逐级进位的, 工作速度较慢, 级联芯片数越多, 传递时间越长, 工作速度越慢, 因此, 当扩展位数较多时, 常采用并联方式。

目前生产的数值比较器产品中, 也有采用其他电路结构形式的。因为电路结构不同, 扩展输入端的用法也不完全一样, 使用时应注意加以区别。

4.4 组合逻辑电路的设计方法

组合逻辑电路的设计是根据给出的实际逻辑问题, 经过逻辑抽象, 列出真值表和进行逻辑化简、变换等步骤, 求出能实现该逻辑问题的最佳逻辑电路。它是组合电路分析的逆过程。

本节将首先讨论组合电路的基础设计方法, 然后通过实例说明用小规模数字集成门电路 (SSI) 和中规模集成组件 (MSI) 设计组合逻辑电路的具体步骤。

4.4.1 组合逻辑电路的设计方法

根据给定的逻辑问题, 设计出最佳 (或最简) 的组合电路。但是, 由于设计中使用器件类型的不同, 其最佳组合电路的具体含意也不同。以逻辑门作为电路基本单元的设计, 其“最简”含意是, 所用门的数目最少, 而且各门输入端的数目和电路的级数也要最少。以中规模集成组件作为电路的基本单元时, 则以所用的 MSI 组件个数最少, 品种最少, 组件之间的连线最少作为最佳电路的标准。组合逻辑电路的设计, 可按如下步骤进行。

- 对给出的逻辑设计问题, 进行逻辑抽象。即从逻辑的角度来描述设计问题的因果关系, 再根据因果关系, 确定输入、输出变量, 规定变量状态的逻辑赋值 (即确定哪种状态用逻辑“0”表示, 哪种状态用逻辑“1”表示)。

- 根据设计问题的逻辑抽象, 列出逻辑真值表。

- 由真值表写出该设计问题的逻辑函数表达式。

- 选定器件的类型为小规模集成门电路或中规模集成器件。当采用小规模集成电路设计时，则要根据所选用的门进行函数化简，以求用最少的门来实现。当采用中、大规模集成电路设计时，需对表达式进行适当的变换，以适应所选 MSI 器件的需要，然后再用最少的集成块来实现。

- 画出相应的逻辑图。

上述组合逻辑电路的设计步骤，可归纳成如图 4-37 所示的流程图。




图 4-37 组合逻辑电路设计流程图

随着设计问题陈述形式的不同，上述设计步骤可作相应的简化。例如：有的设计问题是以真值表的形式给出的，就不必对设计问题进行逻辑抽象了，有的设计问题的逻辑关系既简单又十分明确，则可以不经列写真值表而直接写出逻辑表达式。

4.4.2 用 SSI 设计组合逻辑电路

组合逻辑电路有单端输出和多端输出两大类，这两大类组合电路的设计，其设计步骤是完全相同的，但对逻辑函数的化简方法稍有不同。

下面通过具体的设计举例来说明此类组合电路的设计过程和设计方法。

【例 4-4】 试用与非门设计一个组合逻辑电路，完成如下逻辑功能：有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：

- 一个班学生上自习，开小教室的灯；
- 两个班上自习，开大教室的灯；
- 三个班上自习，两教室均开灯。

解：第一步：逻辑抽象。确定输入、输出变量的个数，根据电路要求，设输入变量 A、B、C 分别表示三个班学生是否上自习，1 表示上自习，0 表示不上自习；输出变量 Y、G 分别表示大教室、小教室的灯是否亮，1 表示亮，0 表示灭。

第二步：列真值表，见表 4-16。

表 4-16			例 4-4 真值表	
A	B	C	Y	G
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

第三步：写出逻辑表达式并利用卡诺图化简（如图 4-38 所示），将化简后的与或逻辑表达式转换为与非形式。

$$Y = AC + BC + AB$$

$$= \overline{\overline{AC} \overline{BC} \overline{AB}}$$

$$G = \overline{A} \overline{B} C + \overline{A} B \overline{C} + A \overline{B} \overline{C} + ABC$$

$$= \overline{\overline{\overline{A} \overline{B} C} \overline{\overline{A} B \overline{C}} \overline{A \overline{B} \overline{C}} \overline{ABC}}$$




图 4-38 例 4-4 卡诺图

第四步：画逻辑图。如图 4-39 所示的用与非门实现的组合逻辑电路。




图 4-39 用与非门实现的组合逻辑电路

【例 4-5】 设计一个电路，用于判别一位 8421 码是否大于 5。大于 5 时，电路输出 1，否则输出 0。分别用与非门和或非门实现。

解：（1）用与非门实现的步骤如下：

第一步：根据题意列真值表

假设输入的 8421 码用 4 个变量 A、B、C、D 表示，输出用 Y 表示。当输入 A、B、C、D 代表的 8421 码的值在 0~5 之间，输出 Y 为 0；输入的值在 6~9 时，Y 为 1。因为输入 A、B、C、D 表示 8421 码，所以 A、B、C、D 的取值在 1010~1111 是不可能出现的，因此把它们视为无关项。由此可得到表 4-17 的真值表。

表 4-17

例 4-5 真值表

A	B	C	D	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	×
1	0	1	1	×
1	1	0	0	×
1	1	0	1	×
1	1	1	0	×
1	1	1	1	×

第二步：求最简的与或表达式

由表 4-17 所示的真值表可得如图 4-40 所示的含有无关项的卡诺图。

无关项的取值是任意的，我们可以充分利用它这一特点，使化简得函数达到最简。显然无关项取 1 对化简最有利。

$$Y=A+BC$$

第三步：根据选择的器件类型，求出相应的表达式。

$$Y = A + BC = \overline{\overline{A} + \overline{BC}} = \overline{\overline{A} \overline{BC}}$$

第四步：画逻辑电路图，如图 4-41 所示。




图 4-40 例 4.4.2 卡诺图




图 4-41 例 4.4.2 逻辑电路

(2) 用或非门实现的步骤如下：

第一步：根据题意列真值表，与 (1) 相同。

第二步：求最简的与或表达式

圈卡诺图中 0 方格，得如图 4-42 所示的卡诺图。得出 $\bar{Y}$ 的最简与或表达式：

$$\bar{Y} = \bar{A} \bar{B} + \bar{A} \bar{C}$$

第三步：根据选择的器件类型，求出相应的表达式。用反演规则，求出 Y 的最简或与表达式。

$$Y = (A + B)(A + C) = \overline{\overline{A + B}} \overline{\overline{A + C}} = \overline{\overline{A + B} + \overline{A + C}}$$

第四步：画逻辑电路图，如图 4-43 所示。




图 4-42 例 4-5 卡诺图




图 4-43 例 4-5 逻辑电路

【例 4-6】 用门电路设计一个将 8421BCD 码转换为余 3 码的变换电路。

解：(1) 分析题意，列真值表。

该电路输入为 8421BCD 码，输出为余 3 码，因此它是一个四输入、四输出的码制变换电路，其框图如图 4-44 (a) 所示。根据两种 BCD 码的编码关系，列出真值表见表 4-18。由于 8421BCD 码不会出现 1010~1111 这 6 种状态，因此把它们视为无关项。

表 4-18

例 4-6 例题真值表

A	B	C	D	E_3	E_2	E_1	E_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0
1	0	1	0	x	x	x	x
1	0	1	1	x			
1	1	0	0	x	x	x	x
1	1	0	1	x			
1	1	1	0	x	x	x	x
1	1	1	1	x			

(2) 选择器件，由卡诺图如图 4-44 (b)，写出输出函数表达式。

$$E_3 = A + BC + BD = \overline{\overline{A} \overline{BC} \overline{BD}}$$

$$E_2 = \overline{BC} \overline{D} + \overline{BC} + \overline{BD} = \overline{BC} + \overline{D} + \overline{B}(C + D)$$

$$= B \oplus (C + D)$$

$$E_1 = \overline{C} \overline{D} + CD = C \oplus \overline{D}$$

$$E_0 = \overline{D}$$

(3) 画逻辑电路，如图 4-45 所示。




图 4-44 例 4-6 框图及卡诺图




图 4-45 逻辑电路

4.4.3 用 MSI 设计组合逻辑电路

用中规模集成组件 (MSI) 设计组合逻辑电路, 使设计工作量大为减少, 同时设计中电路体积小、连线少, 大大提高了电路的可靠性。

虽然, 大多数 MSI 组件都是专为实现某些特殊逻辑问题而设计的专用产品, 不能用它来实现其他逻辑问题。不过, 有一些通用的标准 MSI 产品, 诸如上节中讨论的译码器、数据选择器、全加器, 和后面将要讨论的只读存储器等均能用它们来产生组合逻辑函数。

本节将通过实例来讨论用译码器和数据选择器 MSI 组件实现组合逻辑函数的方法。用只读存储器 (ROM) 和可编程序阵列 (PLA) 产生组合逻辑函数的方法将在第 7 章、第 8 章中介绍。

1. 用译码器实现组合逻辑函数

由于译码器的每个输出端分别对应一个最小项，因此辅以适当的门电路，便可实现任何组合逻辑函数。

【例 4-7】 试用译码器和门电路实现逻辑函数 $Y = AB + BC + AC$

解：(1) 先将逻辑函数转换成最小项表达式，再转换成与非与非式。

$$Y = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$= m_3 + m_5 + m_6 + m_7 = \overline{\overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7}}$$

(2) 该函数有 3 个变量，所以可用 3 线—8 线译码器来实现。用一片 74LS138 加一个与非门就可实现逻辑函数 Y ，逻辑图如图 4-46 所示。

【例 4-8】 某组合逻辑电路的真值表见表 4-19，试用译码器和门电路设计该逻辑电路。

表 4-19 例 4-7 的真值表

输 入			输 出		
A	B	C	L	F	G
0	0	0	0	0	1
0	0	1	1	0	0
0	1	0	1	0	1
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	0	1	0
1	1	0	0	1	1
1	1	1	1	0	0

解：(1) 写出各输出的最小项表达式，再转换成与非—与非形式。

$$L = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC = m_1 + m_2 + m_4 + m_7 = \overline{\overline{m_1 \cdot m_2 \cdot m_4 \cdot m_7}}$$

$$F = \overline{A}BC + A\overline{B}C + AB\overline{C} = m_3 + m_5 + m_6 = \overline{\overline{m_3 \cdot m_5 \cdot m_6}}$$

$$G = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC = m_0 + m_2 + m_4 + m_7 = \overline{\overline{m_0 \cdot m_2 \cdot m_4 \cdot m_7}}$$

(2) 选用 3 线—8 线译码器 74LS138。设 $A_2=A$ 、 $A_1=B$ 、 $A_0=C$ 。用一片 74LS138 加 3 个与非门就可实现该组合逻辑函数，逻辑图如图 4-47 所示。




图 4-46 例 4-7 逻辑图




图 4-47 例 4-8 逻辑图

可见，用译码器实现多输出逻辑函数时，优点更明显。

2. 用数据选择器实现组合逻辑函数

由于任何逻辑函数都可以表示成最小项之和的形式，因此应用对照比较法，利用数据选择器，当使能端有效时，将地址输入、数据输入代替逻辑函数中的变量实现逻辑函数。一般情况下，具有 n 位地址码的数据选择器，可以产生不多于 $n+1$ 个变量的任意逻辑函数。

• 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。

【例 4-9】 试用 8 选 1 数据选择器 74151 实现逻辑函数 $L = AB + BC + AC$

解：因为 L 函数的输入变量有 3 个，8 选 1 数据选择器的地址码也为 3 个，所以可用下述方法实现 L 函数。

(1) 将逻辑函数转换成最小项表达式 $L = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC = m_3 + m_5 + m_6 + m_7$ 。

(2) 将函数的输入变量接至数据选择器的地址输入端，权位高低要一一对应，即 $A=A_2$ ， $B=A_1$ ， $C=A_0$ 。函数的输出变量接至数据选择器的输出端，即 $L=Y$ 。将逻辑函数 L 的最小项表达式与 74LS151 的功能表相比较，显然， L 式中出现的最小项，对应的数据输入端应接 1， L 式中没出现的最小项，对应的数据输入端应接 0。即 $D_3=D_5=D_6=D_7=1$ ； $D_0=D_1=D_2=D_4=0$ 。

(3) 根据上述分析画出连线图如图 4-48 所示。

• 当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。

【例 4-10】 试用 4 选 1 数据选择器产生逻辑函数 $Z = \overline{A}\overline{B}\overline{C} + \overline{A}BC + AB$ 。

解：因为 Z 函数的输入变量有 3 个，所以可用 4 选 1 数据选择器实现 Z 函数。方法如下：

(1) 写出 4 选 1 数据选择器的输出表达式 $Y = \overline{A_1}\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3$

(2) 将 Z 式整理成与 Y 式完全对应的形式 $Z = \overline{A}\overline{B}\cdot\overline{C} + \overline{A}B\cdot 0 + A\overline{B}\cdot C + AB\cdot 1$

(3) 对照 Y 式与 Z 式知，只要令： $A_1 = A$ ； $A_0 = B$ ； $D_0 = \overline{C}$ ； $D_1 = 0$ ； $D_2 = C$ ； $D_3 = 1$ 。

则数据选择器的输出函数 Y 就是 Z 式所表示的逻辑函数。

(4) 按照对应关系画连线图如图 4-49 所示。




图 4-48 例 4-8 逻辑图




图 4-49 例 4-10 逻辑图

4.5 组合逻辑电路中的竞争冒险

前面在分析和设计组合逻辑电路时，都没有考虑门电路延迟时间对电路的影响。实际上，由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从

而产生瞬间的错误输出，这一现象称为竞争冒险。

1. 产生竞争冒险的原因

图 4-50 (a) 所示的电路中，逻辑表达式为 $L = A\bar{A}$ ，理想情况下，输出应恒等于 0。但是由于 G_1 门的延迟时间 t_{pd} ， A 下降沿到达 G_2 门的时间比 A 信号上升沿晚 t_{pd} ，因此，使 G_2 输出端出现了一个正向窄脉冲，如图 4-50 (b) 所示，通常称之为“1 冒险”。




图 4-50 产生 1 冒险

同理，在图 4-51 (a) 所示的电路中，由于 G_1 门的延迟时间 t_{pd} ，会使 G_2 输出端出现了一个负向窄脉冲，如图 4-51 (b) 所示，通常称之为“0 冒险”。




图 4-51 产生 0 冒险

“0 冒险”和“1 冒险”统称冒险，是一种干扰脉冲，有可能引起后级电路的错误动作。产生冒险的原因是由于一个门（如 G_2 ）的两个互补的输入信号分别经过两条路径传输，由于延迟时间不同，而到达的时间不同，这种现象称为竞争。

2. 冒险现象的识别

可采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0 或 1）时，如果表达式能转换为 $L = A\bar{A}$ 则存在 1 冒险； $L = A + \bar{A}$ 则存在 0 冒险。


【例 4-11】 判断图 4-52 (a) 所示电路是否存在冒险，如有，指出冒险类型，画出输出波形。

解： 写出逻辑表达式： $L = A\bar{C} + BC$


若输入变量 $A=B=1$ ，则有 $L = C + \bar{C}$ ，因此，该电路存在 0 冒险。下面画出 $A=B=1$ 时 L 的波形。在稳态下，无论 C 取何值， L 恒为 1，但当 C 变化时，由于信号的各项传输路径的时延不同，将会出现图 4-52 (b) 所示的负向窄脉冲，即 0 冒险。

【例 4-12】 判断逻辑函数 $L = (A+B)(\bar{B}+C)$ 是否存在冒险。

解： 如果令 $A=C=0$ ，则有 $L = B \cdot \bar{B}$ ，因此，该电路存在 1 冒险。



(a) 例 4-11 逻辑图



(b) 例 4-11 波形图

图 4-52

3. 冒险现象的消除方法

当组合逻辑电路存在冒险现象时，可以采取以下方法来消除冒险现象。

(1) 加冗余项

在例 4-11 的电路中，存在冒险现象。如在其逻辑表达式中增加乘积项 AB ，使其变为 $L = A\bar{C} + BC + AB$ ，则在原来产生冒险的条件 $A=B=1$ 时， $L=1$ ，不会产生冒险。这个函数增加了乘积项 AB 后，已不是“最简”，故这种乘积项称冗余项。

(2) 变换逻辑式，消去互补变量

例 4-12 的逻辑式 $L = (A+B)(\bar{B}+C)$ 存在冒险现象。如将其变换为 $L = A\bar{B} + AC + BC$ ，则在原来产生冒险的条件 $A=C=0$ 时， $L=0$ ，不会产生冒险。

(3) 增加选通信号

在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。

(4) 增加输出滤波电容

由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为 $4\sim 20\text{ pF}$ ），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。

本章小结

组合逻辑电路是由各种门电路组成的没有记忆功能的电路，它没有输出至输入的反馈延迟电路。它的特点是任时刻的输出信号只取决于该时刻的输入信号，而与电路原来的状态无关。

组合逻辑电路的分析方法：写出逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。

本章着重介绍了具有特定功能常用的中规模集成组件（MSI），如编码器、译码器、数据选择器和数据分配器、数值比较器、加法器等，这些组件应用十分广泛。


组合逻辑电路的设计关键步骤是：对给定的逻辑问题通过逻辑抽象后，能以真值表（或逻辑表达式）的形式作出正确的功能描述。

用 MSI 设计组合逻辑电路关键问题是，必须熟悉各类 MSI 部件的逻辑功能及输出函数表达式，以便能选择最合适的 MSI 组件，满足所设计的逻辑问题。其次，必须把按设计问题得到的逻辑表达式，变换成与所选 MSI 组件的逻辑函数式相类似的形式，以便通过两个逻辑函数的对应关系，确定输入变量的连接关系。

按给定的逻辑问题，设计出来的组合逻辑电路，在输入变量的状态发生变化的瞬间过渡过程中，组合电路的输出会产生瞬时尖峰脉冲（俗称电压毛刺），这就是组合电路中的竞争-冒险现象。若电路的负载对电压毛刺敏感，就会使负载电路误动作，造成危害。为此，在组合电路的设计中应采取消除竞争-冒险的有效措施。


习题

[4-1] 写出如题图 4-1 所示各电路的逻辑表达式，并将其化为最简与或式。




题图 4-1

[4-2] 分析如题图 4-2 所示两个逻辑电路的逻辑功能是否相同？要求写出逻辑表达式，列出真值表。




题图 4-2

[4-3] 写出如题图 4-3 所示电路输出信号的逻辑表达式，并说明电路的逻辑功能。




题图 4-3

[4-4] 写出如题图 4-4 所示各电路输出信号的逻辑表达式，并说明电路的逻辑功能。




题图 4-4

[4-5] 在如题图 4-5 所示电路中, 并行输入数据 $D_3D_2D_1D_0$ 为 1010, $X=0$, A_1A_0 变化顺序为 00、01、10、11, 画出输出 Y 的波形。



题图 4-5

[4-6] 题图 4-6 是对十进制数 9 求补的集成电路 CC14561 的逻辑图, 写出当 $COMP=1$ 、 $Z=0$ 和 $COMP=0$ 、 $Z=0$ 时, $Y_1 \sim Y_4$ 的逻辑式, 列出真值表。




题图 4-6

[4-7] 某高校毕业班有一个学生还需修满 9 个学分才能毕业, 在所剩的 4 门课程中, A 为 5 个学分, B 为 4 个学分, C 为 3 个学分, D 为 2 个学分。试用与非门设计一个逻辑电路, 其输出为 1 时表示该生能顺利毕业。

[4-8] 试设计一个温度控制电路, 其输入为 4 位二进制数 $ABCD$, 代表检测到的温度, 输出为 X 和 Y , 分别用来控制暖风机和冷风机的工作。当温度低于或等于 5 时, 暖风机工作, 冷风机不工作; 当温度高于或等于 10 时, 冷风机工作, 暖风机不工作; 当温度介于 5 和 10 之间时, 暖风机和冷风机都不工作。

[4-9] 设计一个组合逻辑电路, 使其输出信号 F 与输入信号 A 、 B 、 C 、 D 的关系满足题图 4-7 所示的波形图。




题图 4-7


[4-10] 有一水箱由大、小两台泵 M_L 和 M_S 供水, 如题图 4-8 所示。水箱中设置了 3 个水位检测元件 A 、 B 、 C 。水面低于检测元件时, 检测元件给出高电平; 水面高于检测元件时, 检测元件给出低电平。现要求当水位超过 C 点时水泵停止工作; 水位低于 C 点而高于 B 点时 M_S 单独工作; 水位低于 B 点而高于 A 点时 M_L 单独工作; 水位低于 A 点时 M_L 和 M_S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路, 要求电路尽量简单。

[4-11] 试画出用 4 片 8 线-3 线优先编码器 74HC148 组成 32 线-5 线优先编码器的逻辑图。74HC148 的逻辑图见图 4-7。允许附加必要的门电路。

[4-12] 画出用两片 4 线-16 线译码器 74LS154 组成 5 线-32 线译码的接线图。题图 4-9 是 74LS154 的逻辑框图, 图中 $\bar{S}_A$ 、 $\bar{S}_B$ 是两个控制端 (亦称片选端) 译码器工作时应使 $\bar{S}_A$ 、 $\bar{S}_B$ 同时为低电平, 输入信号 A_3 、 A_2 、 A_1 、 A_0 为 0000~1111 这 16 种状态时, 输出端从 $\bar{Y}_0$ 到 $\bar{Y}_{15}$ 依次给出低电平输出信号。



题图 4-8



题图 4-9

[4-13] 试画出用 3 线-8 线译码器 74LS138 和门电路产生多输出逻辑函数的逻辑图 (74LS138 逻辑图如图 4-12 所示, 功能表如表 4-7 所示)。

$$\begin{cases} Y_1 = AC \\ Y_2 = \bar{A}\bar{B}C + A\bar{B}\bar{C} + BC \\ Y_3 = \bar{B}\bar{C} + ABC \end{cases}$$

[4-14] 画出用 4 线-16 线译码器 74LS154 (参见题 4-12) 和门电路产生如下多输出逻辑函数的逻辑图。


$$\begin{aligned} Y_1 &= \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + A\bar{B}\bar{C}\bar{D} + \bar{A}B\bar{C}\bar{D} \\ Y_2 &= \bar{A}BCD + A\bar{B}CD + AB\bar{C}D + ABC\bar{D} \\ Y_3 &= \bar{A}B \end{aligned}$$

[4-15] 用 3 线-8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路。输入为被减数、减数和来自低位的借位; 输出为两数之差及向高位的借位信号。

[4-16] 试用两片双 4 选 1 数据选择器 74LS153 和 3 线-8 线译码器 74LS138 接成 16 选 1 数据选择器。74LS153 的逻辑图见图 4-21, 74LS138 的逻辑图见图 4-12。

[4-17] 题图 4-10 是用两个 4 选 1 数据选择器组成的逻辑电路, 试写出输出 Z 与输入 M 、 N 、 P 、 Q 之间的逻辑函数。已知数据选择器的逻辑函数式为

$$Y = [D_0\bar{A}_1\bar{A}_0 + D_1\bar{A}_1A_0 + D_2A_1\bar{A}_0 + D_3A_1A_0] \cdot \bar{S}$$



题图 4-10

[4-18] 试用 4 选 1 数据选择器产生逻辑函数 $Y = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C} + BC$ 。

[4-19] 用 8 选 1 数据选择器 74LS151 (功能表如 4-11 所示) 产生逻辑函数

$$Y = AC + \bar{A}B\bar{C} + \bar{A} \cdot \bar{B}C$$

[4-20] 设计用 3 个开关控制一个电灯的逻辑电路, 要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。

[4-21] 用 8 选 1 数据选择器设计一个函数发生器电路, 它的功能表如题表 4-1 所示。

题表 4-1

$S_1 S_0$	Y
0 0	$A \cdot B$
0 1	$A+B$
1 0	$A \oplus B$
1 1	$\bar{A}$

[4-22] 用数据选择器 74LS153 (功能表如 4-10) 分别实现下列逻辑函数。

(1) $Y_1 = \bar{A} \bar{B} + AB$

(2) $Y_2 = \bar{A}B + A\bar{B}$

(3) $Y_3 = \bar{A} \bar{B}C + AB$

(4) $Y_4 = \bar{A}B + A\bar{C} + A\bar{B}$

[4-23] 试用 4 位并行加法器 74LS283 (见图 4-29) 设计一个加/减运算电路。当控制信号 $M=0$ 时它将两个输入的 4 位二进制数相加, 而 $M=1$ 时它将两个输入的 4 位二进制数相减。允许附加必要的电路。


[4-24] 能否用一片 4 位并行加法器 74LS283 (见图 4-29) 将余 3 代码转换成 8421 的十进制代码? 如果可能, 应当如何连线?

[4-25] 设计一个乘法器, 输入是两个 2 位二进制数 $A=A_1A_0$ 、 $B=B_1B_0$, 输出是两者的乘积 (一个 4 位二进制数) $Y=Y_3Y_2Y_1Y_0$ 。

[4-26] 若使用 4 位数值比较器 74LS85 (见图 4-35) 组成 10 位数值比较器, 需要用几片? 各片之间的应如何连接?

[4-27] 试用两个 4 位数值比较器组成三个数的判断电路。要求能够判别三个 4 位二进制数 $A(a_3a_2a_1a_0)$ 、 $B(b_3b_2b_1b_0)$ 、 $C(c_3c_2c_1c_0)$ 是否相等、A 是否最大、A 是否最小, 并分别给出 “三个数相等”、“A 最大”、“A 最小” 的输出信号。可以附加必要的门电路。

[4-28] 试分析题图 4-11 电路当中 A 、 B 、 C 、 D 单独一个改变状态时是否存在竞争-冒险现象? 如果存在竞争-冒险现象, 那么都发生在其他变量为何种取值的情况下?



题图 4-11

第5章 触 发 器

5.1 概述

在现代的计算机、信息与数字系统中，不但需要组合逻辑电路，还需要有能够存储状态的器件来实现电路操作过程的记忆，从而能连续进行各种复杂的运算与控制。在数字电路中，带有存储能力器件的电路称为时序电路，而将能够存储一位“0”或“1”的二值信号器件统称为触发器。

触发器是构成时序逻辑电路的一种基本单元电路。它在触发信号的作用下，根据不同的输入信号可将触发器输出状态置成“0”或“1”的两个稳态之一，可分别代表数值的0或1。在没有触发信号作用时，则保持原有状态不变，直到再次触发，才能翻转。

触发器的种类按逻辑功能可分为：SR 触发器、JK 触发器、D 触发器、T 触发器与 T' 触发器。

按触发脉冲方式分，触发器有：基本触发器、电平触发器、主从触发器（或称脉冲触发器）、边沿触发器。

同样逻辑功能的触发器，触发方式不同，其电路的工作情况也不同，因此，灵活掌握触发器的逻辑功能与触发方式，对于学好时序电路是至关重要的。

触发器是各种时序电路的基础器件，通常可根据实际情况选用。

5.2 基本触发器

基本触发器（又称锁存器）是构成各种触发器的基础电路，它可由与非门或非门构成。本节主要讨论由与非门组成的基本 SR 触发器。

5.2.1 与非门组成的基本 SR 触发器

1) 电路结构

基本 SR 触发器又称直接置位-复位触发器，可由两个与非门交叉耦合构成，其逻辑电路如图 5-1 (a) 所示。

在图 5-1 (a) 中， $\bar{S}_D$ 、 $\bar{R}_D$ 是触发器的两个输入端，其中 $\bar{S}_D$ 为置位 (Set) 端，又称置“1”端， $\bar{R}_D$ 为复位 (Reset) 端，也称置“0”端。 Q 与 $\bar{Q}$ 为两个互补输出端， Q 为原码输出端， $\bar{Q}$ 为反码输出端。通常两个输出端呈互补输出状态。图 5-1 (b) 为其逻辑符号。逻辑符号中的小圆圈表示为负逻辑有效，即输入信号为低电平时对触发器起作用，显然，这是由与非门的逻辑特点决定的。




图 5-1 与非门构成的基本 SR 触发器

2) 电路工作原理

基本 SR 触发器具有两个输入端, 所以有 4 种组合输入信号。

(1) 触发器置 0

输入 $\bar{S}_D=1$ 、 $\bar{R}_D=0$ 时, 根据与非门的逻辑功能, 无论此时 $\bar{Q}$ 的状态是 0 还是 1, $\bar{R}_D=0$ 定会迫使触发器 $\bar{Q}=1$, $\bar{Q}=1$ 的状态反馈后再与 $\bar{S}_D=1$ 同时作用, 便使 $Q=0$, 从而达到触发器置 0 功能。

(2) 触发器置 1

输入 $\bar{S}_D=0$ 、 $\bar{R}_D=1$ 时, 由于触发器是对称构成的, 同理, 无论此时 Q 的状态是 0 还是 1, $\bar{S}_D=0$ 定会迫使触发器 $Q=1$, 即触发器置 1, 同样 $Q=1$ 的状态反馈后再与 $\bar{R}_D=1$ 同时作用, 使 $\bar{Q}=0$ 。

(3) 触发器的记忆功能

输入 $\bar{S}_D=1$ 、 $\bar{R}_D=1$ 时, 触发器将保持原态 (0 或 1) 不变, Q 与 $\bar{Q}$ 保持互补状态, 若 $Q=1$, 则 $\bar{Q}=0$; 若 $Q=0$, 则 $\bar{Q}=1$ 。这就是说 $\bar{S}_D$ 、 $\bar{R}_D$ 都不作用触发器时, 触发器将保持原有的状态不变, 这就是所谓的记忆功能。

(4) 触发器不允许状态

输入 $\bar{S}_D=0$ 、 $\bar{R}_D=0$, 两个输入端同时作用时, 根据与非门的逻辑功能, 两个与非门的输出会同时为 1, 触发器的两个输出端不再是互补状态, 即 $Q=1$, $\bar{Q}=1$, 而当两个触发信号同时撤销时, 即 $\bar{S}_D$ 、 $\bar{R}_D$ 两输入信号同时由 0 变为 1 时, 触发器将会出现不确定状态, 其状态是 0 还是 1, 取决于两个构成触发器的与非门的传输延迟时间 t_{pd} 的长短, 哪个与非门的 t_{pd} 短, 那个门的输出就先翻转, 即先由 1 变成 0, 并再将 0 反馈到另一与非门的输入, 使其与非门的输出端保持 1 不变。然而, 由于两个与非门 t_{pd} 值不能绝对相等, 所以在触发输入信号同时撤出时, 触发器状态也将是不确定的。因此, 为了保证触发器的工作稳定, 要求输入信号 $\bar{S}_D$ 、 $\bar{R}_D$ 不允许同时为 0, 即遵守 $\bar{S}_D + \bar{R}_D = 1$ 的约束条件。

由上可见, $\bar{R}_D$ 为低电平触发时, 触发器就置 0, 即 $Q=0$, 而 $\bar{S}_D$ 低为电平触发时, 触发器就置 1, 显然由与非门构成的基本 SR 触发器是低电平触发有效。

3) 特性表

上述触发器的输入与输出之间的逻辑关系可用真值表来描述, 则得到如表 5-1 所示特征表, 而特性简表见表 5-2。

表 5-1 与非门组成的基本 SR 触发器特征表

原 态	输 入 信 号	新 状 态	功 能
Q^n	$\bar{S}_D \quad \bar{R}_D$	Q^{n+1}	
0	1 0	0	置 0
1	1 0	0	
0	0 1	1	置 1
1	0 1	1	
0	1 1	0	保持 (记忆)
1	1 1	1	
0	0 0	1	不正常 (不允许)
1	0 0	1	

表 5-2

表 5-1 的简化特征表

$\bar{S}_D$	$\bar{R}_D$	Q^{n+1}
1	0	置 0
0	1	置 1
1	1	Q^n (保持)
0	0	ϕ (不定态)

注：其中 ϕ 形象的表示 1 与 0 的不定状态。

表 5-1 完整地描述了在输入信号 $\bar{S}_D$ 和 $\bar{R}_D$ 的作用下，触发器原态（现态）和新状态（次态）之间的转换关系，即触发器的逻辑功能。它与组合逻辑的真值表的区别在于其包含了时间先后（ $n, n+1$ ）的因素，故将此表称为特征表。

【例 5-1】 由与非门构成的基本 SR 触发器的输入 $\bar{S}_D$ 和 $\bar{R}_D$ 的波形如图 5-2 所示，试画出其 Q 与 $\bar{Q}$ 的波形。设触发器的初态 $Q=0$ ，忽略门的传输延迟时间。




图 5-2 例 5-1 与非门构成 SR 触发器工作波形

5.2.2 或非门组成的基本 SR 触发器

基本 SR 触发器还可由或非门组成，如图 5-3（a）所示，图 5-3（b）是其逻辑符号。




图 5-3 或非门构成的基本 SR 触发器

由或非门的逻辑功能可知，这种触发器的触发方式与前述由与非门构成的触发器刚好相反，输入 S_D 和 R_D 是高电平触发有效。也即当 $S_D=1, R_D=0$ 时，触发器置 1，即 $Q=1, \bar{Q}=0$ ；当 $S_D=0, R_D=1$ 时，触发器复位置 0，即 $Q=0, \bar{Q}=1$ ；当 $S_D=R_D=0$ 时，状态保持原态不

变；当 $S_D = R_D = 1$ 同时作用时， Q 输出端与 $\bar{Q}$ 输出端均为“0”，而当输入信号同时撤出时，即 S_D 、 R_D 同时由高电平“1”变为低电平“0”时，输出状态则为不定状态。

详细功能请自行分析。

5.3 钟控电平触发器

上述基本触发器的特点是输入信号一经出现，触发器的输出状态就随之发生变化。但在实际应用中，往往要求数字电路系统中各触发器要按一定时间节拍同步协调动作。这就需要对各触发器引入控制脉冲信号，这种控制脉冲称为时钟脉冲，简称 CP (Clock Pulse)。能被时钟控制的触发器统称为钟控触发器，只有 CP 到来时，钟控触发器才能按照输入信号作相应的翻转。

5.3.1 电平触发 SR 触发器

1) 电路结构与时钟控制

钟控电平触发 SR 触发器原理电路如图 5-4 (a) 所示，它是在与非门组成的基本 SR 触发器信号输入的前端增加了一级由两个与非门构成的时钟控制电路。输入信号除了将 $\bar{S}_D$ 和 $\bar{R}_D$ 变成了 S 和 R 外，还增加了一个 CP 时钟控制端。其电路逻辑符号如图 5-4 (b) 所示。




图 5-4 电平触发 SR 触发器

当 $CP=0$ ，即 CP 高电平没有到达时，该输入端总是处于低电平，与非门 G_3 、 G_4 被封锁，使得基本触发器的输入端全为高电平，即 $\bar{S}_D = \bar{R}_D = 1$ ，所以此时无论输入信号 S 、 R 如何变化，触发器的状态都会保持不变。

当 $CP=1$ ，即 CP 到来时，与非门 G_3 、 G_4 被开启，输入信号 S 、 R 通过 G_3 、 G_4 反相传送给 $\bar{S}_D$ 、 $\bar{R}_D$ ，使基本触发器做相应翻转。

2) 特征表与特征方程

特征表是描述触发器逻辑功能的列表方式，它给出了在各种输入信号的作用下，触发器由原状态 Q^n 转换到新状态 Q^{n+1} 的具体情况。而特征方程则是以逻辑代数的方式描述了触发器的逻辑功能。

由于 $CP=1$ 时，输入信号 S 、 R 分别与基础触发器的输入 $\bar{S}_D$ 、 $\bar{R}_D$ 反相，所以只要将表

5-1 输入值取反, 即可得到钟控电平 SR 触发器的特征表 5-3。需要注意的是, 表中的 Q^n 是 CP 到来之前触发器的原态 (现态), Q^{n+1} 则是 CP 到来之后, 触发器的新状态 (次态), S、R 是 CP 到达时, 触发器的输入值。由于此触发器属电平触发, 即在整个 CP=1 的高电平持续时间, 触发器的输出状态 Q 都会随输入变化而变化。为保证触发器同步工作, 要求 CP 为高电平期间, S、R 保持不变, 从而保证每个 CP 到来时, 触发器 Q 的状态只发生一次翻转。

表 5-3 钟控 SR 触发器的特征表

S	R	Q^{n+1}
0	1	置 0
1	0	置 1
0	0	Q^n (保持)
1	1	ϕ (不定态)

与基本 SR 触发器同理, 表中的 ϕ 代表的含义是, 在 CP=1 期间, S、R 不能同时为 1, 否则, 一是触发器的两个输出端 Q 与 $\bar{Q}$ 同时为 1 而不互补, 工作不正常, 其次是在 CP 撤销时, 即 CP 由高电平 1 变为低电平 0 时, 触发器的输出 Q 将出现不定状态。故此要求 S、R 不能同时为 1, 即规定 $SR=0$ 为约束条件。

表也可用卡诺图形式描述, 如图 5-5 所示。

由图 5-5 所示的卡诺图, 可求得 SR 触发器的逻辑关系表达式, 即特征方程为

$$Q^{n+1} = S + \bar{R} Q^n$$

$$SR = 0 \quad (\text{约束条件}) \quad (5-1)$$




图 5-5 SR 触发器卡诺图

3) SR 触发器激励表

触发器的特性表与特征方程是用来描述触发器逻辑功能的。但在设计数字时序电路时, 往往还需要知道从当前状态转换为指定的下一个状态时所要求的输入条件, 描述这种条件的表就称为触发器的激励表。激励表可从特征表派生出来, 是触发器逻辑功能的另一种表达形式。由特性表 5-3 可推出 SR 触发器激励表, 见表 5-4。

表 5-4 SR 触发器激励表

Q^n	Q^{n+1}	S	R
0	0	0	ϕ
0	1	1	0
1	0	0	1
1	1	ϕ	0

由表 5-4 可见, 若使原态 $Q^n=0$ 在 CP 到来时仍保持 $Q^{n+1}=0$ 不变, 输入信号可有两种选择: 若 $SR=00$, 可保持 0 状态不变, 若 $SR=01$, 可使状态置 0。所以为维持触发器 0 状态不变, 只要使 $S=0$, 而 R 取值随意, 若用 ϕ 形象表示 1 和 0 的任意取值, 则有 $SR=0\phi$ 。同理, 若在 CP 到来时保持 $Q=1$ 不变, 则 $SR=00$ 保持状态不变; 或 $SR=10$ 状态置 1, 所以有 $SR=\phi 0$; 若要使状态由 0 变 1, 应使 $SR=10$; 若使状态由 1 变 0, 应使 $SR=01$ 。

【例 5-2】钟控电平触发 SR 触发器的输入 S、R 及钟控脉冲 CP 的波形如图 5-6 所示,

试画出输出 Q 与 $\bar{Q}$ 的波形，设触发器的初态 $Q=0$ 。

解：输出波形如图 5-6 所示。




图 5-6 例 5-2 电平触发 SR 触发器工作波形

5.3.2 电平触发 D 触发器

1) 电路结构

为了从根本上避免 SR 触发器输入同时为 1 时输出状态不确定的情况，可在 S 与 R 间接一非门，使 $R=\bar{S}$ ，信号由 S 端输入，并改称数据输入 S 端为 D 端，如此就构成了电平触发 D 触发器，如图 5-7 (a) 所示，其逻辑符号如图 5-7 (b) 所示。

2) 特征表与特征方程

$CP=0$ 时，输入控制门被封锁，触发器保持原态不变。

$CP=1$ 时， $D=S=\bar{R}$ 。若 $D=0$ ，相当 $S=0$ ， $R=1$ ，则 $Q^{n+1}=0$ ；若 $D=1$ ，相当 $S=1$ ， $R=0$ ，则 $Q^{n+1}=1$ 。其特征表见表 5-5。




图 5-7 电平触发 D 触发器

表 5-5 电平触发 D 触发器特征表

D	Q^{n+1}
0	0
1	1

由电路构成特点有 $D=S=\bar{R}$ ，将此带入 SR 触发器特征方程式 5-1，即钟控电平 D 触发器的特征方程

$$Q^{n+1}=D \quad (5-2)$$

另外，D 触发器的特征方程，也可由特征表直接得出。

由上述分析可知，钟控电平 D 触发器的逻辑功能是：CP 到来（即 $CP=1$ ）时，将数据存入触发器，CP 过后（即 $CP=0$ ），触发器保存该数据不变，只有等到下一个 CP 到来时，才能改变原存数据。

同样，它也要求 $CP=1$ 时输入 D 要保持不变，避免触发器发生误翻转。

3) D 触发器激励表

由 D 触发器特性表同样可以生成激励表，见表 5-6。

表 5-6 D 触发器激励表

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

5.3.3 电平触发 JK 触发器

JK 触发器也是为避免 SR 触发器在输入全 1 时其输出发生的不正常状态，基于 SR 触发器电路改进而成的。

1) 电路结构

电平触发 JK 触发器是在电平触发 SR 触发器的两个互补输出端 Q 与 $\bar{Q}$ 各自引出 1 条反馈线，交叉反馈到触发器的输入门而构成的，并将对应 S 端的输入用 J 表示，对应 R 端的输入用 K 表示，逻辑电路如图 5-8（a）所示，逻辑符号如图 5-8（b）所示。该触发器是利用 Q 与 $\bar{Q}$ 不能同时为 1 的特点，将它们分别反馈到对方的输入门，以此阻止全 1 输入时触发器发生输出状态不定的现象。




图 5-8 电平触发 JK 触发器

2) 工作原理

当时钟脉冲未到， $CP=0$ 时， G_3 、 G_4 门均被封锁，它们的输出都为 1，使基本 SR 触发器 $\bar{S}_D=\bar{R}_D=1$ ，因此，无论 J、K 输入如何变化，触发器都将保持原态不变。

当时钟脉冲到来， $CP=1$ 时，触发器的新状态将随 J、K 输入状态的变化而有以下 4 种情况。

- J=0、K=0 时， G_3 、 G_4 门均被封锁，CP 到来时对触发器不起作用，因此输出状态保

持不变, 即 $Q^{n+1}=Q^n$ 。

• J=0、K=1 时, 若触发器当前状态 $Q^n=0$, 则 G_3 被 J=0 封锁、 G_4 门被 $Q^n=0$ 反馈后封锁, 因此, $CP=1$ 时, 触发器仍保持 0 状态不变, 即 $Q^{n+1}=Q^n=0$ 。若当前状态 $Q^n=1$, 则在 $CP=1$ 时, G_4 门的 3 个输入端均为 1, 其输出为 0, 即 $\bar{R}_D=0$, 而 J=0 使得 G_3 门的输出为 1, 即 $\bar{S}_D=1$, 故此, 触发器的输出端 $Q=0$, $\bar{Q}=1$ 。综上所述, 当 J=0、K=1 时, 无论触发器当前状态如何, 在 CP 作用下, 其新状态都会为 0, 即完成的是触发器的置 0 功能。

• J=1、K=0 时, 因 JK 触发器的电路是完全对称的, 则结果也一定是对称的。也就是说, 若触发器当前状态 $Q^n=0$, 则 $\bar{Q}=1$ 。则在 $CP=1$ 时, G_3 门的 3 个输入端均为 1, 其输出为 0, 即 $\bar{S}_D=0$, 而 K=0 使得 G_4 门的输出为 1, 即 $\bar{R}_D=1$, 故此, 触发器的输出端 $Q=1$, $\bar{Q}=0$ 。若触发器当前状态 $Q=1$, 则 $\bar{Q}=0$, G_4 门被 K=0 封锁、 G_3 门被 $\bar{Q}=0$ 反馈后封锁, 因此, $CP=1$ 时, 触发器仍保持 1 状态不变, 即 $Q^{n+1}=Q^n=1$ 。无论触发器当前状态如何, 在 CP 作用下, 其新状态都会为 1, 即完成的是触发器的置 1 功能。

• J=1、K=1 时, 若触发器当前状态 $Q=0$, $\bar{Q}=1$, 当时钟脉冲 $CP=1$ 时, G_3 门的 3 个输入端均为 1, 其输出为 0, 即 $\bar{S}_D=0$, 而 $Q=0$ 使得 G_4 门的输出为 1, 即 $\bar{R}_D=1$, 故此, 触发器的输出端 $Q=1$, $\bar{Q}=0$ 。

若触发器当前状态 $Q=1$, $\bar{Q}=0$, 当时钟脉冲 $CP=1$ 时, G_4 门的 3 个输入端均为 1, 其输出为 0, 使 $\bar{R}_D=0$, 而 $\bar{Q}=0$ 使得 G_3 门的输出为 1, 使 $\bar{S}_D=1$, 因此, 触发器的输出端 $Q=0$, $\bar{Q}=1$ 。

可见, JK 触发器的输入 J=K=1 时, 在 CP 的作用下总要发生反转, 即 $Q^{n+1}=\bar{Q}^n$ 。显然, JK 触发器克服了 SR 触发器全 1 输入时输出发生不定状态的现象。

3) 特征表与特征方程

将上述 JK 触发器的逻辑关系用真值表描述, 即得 JK 触发器的特征表, 见表 5-7, 特性简表见表 5-8。

表 5-7

JK 触发器的特征表

J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

表 5-8

JK 触发器特性简表

J	K	Q^{n+1}
0	0	Q^n 保持
0	1	0 置 0
1	0	1 置 1
1	1	$\bar{Q}^n$ 变反

其特征方程，可根据特性表 5-7，并运用卡诺图进行函数化简求得。也可将 $S=J\bar{Q}$ 、 $R=KQ$ ，带入到钟控 SR 触发器特征方程 $Q^{n+1}=S+\bar{R}Q^n$ 求得 JK 触发器特性方程

$$Q^{n+1}=J\bar{Q}^n+\bar{K}Q^n \quad (5-3)$$

显然 JK 触发器没有输入约束条件，具有置 0、置 1、保持和计数翻转的完善功能，所以得以广泛应用。

4) JK 触发器激励表

由 JK 触发器的特征表，可衍生 JK 激励表，见表 5-9。

表 5-9 JK 触发器激励表

Q^n	Q^{n+1}	J	K
0	0	0	ϕ
0	1	1	ϕ
1	0	ϕ	1
1	1	ϕ	0

5.3.4 电平触发 T 触发器

1) 电路结构

将 JK 触发器的两个输入端 J 与 K 相连，合并成一个输入端为 T，就构成了 T 触发器。电平触发 T 触发器逻辑电路如图 5-9 所示。




图 5-9 电平触发 T 触发器

2) 特征表与特征方程

由于 T 触发器是 JK 触发器令 $J=K=T$ 的一种特例，所以由特征表 5-7 容易得出 T 触发器的特征表，见表 5-10 (a)，特征简表见表 5-10 (b)。

表 5-10 (a) T 触发器的特征表

Q^n	T	Q^{n+1}
0	0	0
1	0	1
0	1	1
1	1	0

(b) T 特征简表

T	Q^{n+1}
0	Q^n
1	$\bar{Q}^n$

由 T 触发器的特征表填写卡诺图, 或将 $T=J=K$ 代入 JK 触发器特征方程即得 T 触发器的特征方程

$$Q^{n+1} = T \oplus Q^n \quad (5-4)$$

T 触发器又称可控计数触发器。由上述, $T=0$ 时, 无论有否钟控脉冲, 触发器都不会翻转, 保持原态不变, 即停止计数, $Q^{n+1}=Q^n$; 而当 $T=1$, 在 $CP=1$ 时, $Q^{n+1}=\overline{Q}^n$, 即触发器翻转一次, 也就是计一次数。可见, 触发器输入端 T 即为计数控制端。

若将 T 触发器的输入端 T 接高电平 “1”, 则构成 T' 触发器。其特征方程

$$Q^{n+1} = \overline{Q}^n \quad (\text{T' 触发器}) \quad (5-5)$$

显然, 这种 T' 触发器, 每来一个时钟脉冲就翻转一次, 它没有信号输入端, 只能完成计数翻转功能, 因此称为计数触发器。

3) T 触发器激励表

由 T 触发器特征表可求得其激励表, 见表 5-11。

表 5-11 T 触发器激励表

Q^n	Q^{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

5.3.5 电平触发器的空翻现象

由 4 个与非门构成的钟控电平触发器, 虽然能够实现各自触发器的逻辑功能, 但其时钟 CP 都是电平触发方式, 其特点是: 在整个 $CP=1$ 保持高电平的持续时间内, 输入信号的变化都能引起输出状态的变化。

在时序数字电路中, 为使各触发器有序工作, 要求各触发器在每个 CP 时钟到来时只能翻转一次。因此, 在使用钟控电平触发器时, 要求在时钟信号 $CP=1$ 期间输入信号保持恒定不变, 否则就可发生触发器的输出随其输入信号变化而多次翻转的现象, 从而使整个系统不能正常工作。这种在同一时钟脉冲信号持续时间里, 触发器发生 2 次及 2 次以上翻转的现象称为空翻现象。

显然, 电平触发器的抗干扰能力很差。为了克服电平触发器的缺点, 需改变触发器的电路结构, 以改进触发器的触发方式, 从而防止空翻现象的出现。

5.4 主从触发器

为提高触发器的抗干扰能力与工作的可靠性, 避免电平触发器出现的空翻现象, 保证在每个 CP 时钟脉冲周期内, 触发器的状态只翻转一次, 特将两个电平触发 SR 触发器级联, 再加之相应控制, 便构成各种主从触发器。

5.4.1 主从 SR 触发器

1) 电路结构

主从 SR 触发器由两个相同的电平触发 SR 触发器构成。如图 5-10 (a) 所示, 其逻辑符

号如图 5-10 (b) 所示。其中 $G_5 \sim G_8$ 构成的触发器称为主触发器，是信号的输入端， $G_1 \sim G_4$ 构成的触发器称为从触发器，也是触发器状态的输出端，这种触发器故此得名。通常还称这种触发器为脉冲触发器。




图 5-10 主从 SR 触发器

2) 工作原理

由主从 SR 触发器的电路原理图可知。

当 $CP=1$ 时，门 G_7 、 G_8 被打开，主触发器的状态根据 S 与 R 的输入信号进行翻转，从触发器则因门 G_3 、 G_4 被封锁而保持不变。

当时钟脉冲由高电平变为低电平后 $CP=0$ ，门 G_7 、 G_8 被封锁，主触发器的状态不再随输入 S 、 R 信号的变化而变化，而保持了在 $CP=1$ 时的状态不变。与此同时，门 G_3 、 G_4 被打开，主触发器将状态传送给从触发器，从而使触发器的输出状态发生翻转，使 $Q=Q_m$ ， $\bar{Q}=\bar{Q}_m$ 。这可由 SR 触发器的输入输出特征表显见。

主从触发器的输入是在 CP 上升沿及高电平的持续期间触发，而主从触发器状态的翻转是在 CP 下降沿到来时刻完成，可见，在一个 CP 时钟周期内只能翻转一次，从而避免了触发器的空翻现象。

需要注意的是，主触发器是电平触发，因此，在 $CP=1$ 的全部持续期间内输入信号都将对主触发器起控制作用，也即主触发器的状态是随输入信号变化而变化的。而从触发器状态的翻转仅取决于 $CP=0$ 到来时刻之前主触发器的状态。可见，主从触发器的动作特点是 CP 高电平期间接受输入信号触发， CP 下降沿到来时触发器输出状态随主触发器状态翻转。

【例 5-3】 如图 5-10 所示主从 SR 触发器中，若 CP 、 S 和 R 的电压波形如图 5-11 所示，试求 Q 与 $\bar{Q}$ 端的电压波形。设触发器的初态为 $Q=0$ 。

解： 在 $CP=1$ 期间，根据输入 S 、 R 可得到主触发器 Q_m 、 $\bar{Q}_m$ 电压波形。然后，再根据 CP 下降沿到达时 Q_m 、 $\bar{Q}_m$ 的状态画出从触发器 Q 、 $\bar{Q}$ 的电压波形。

图 5-11 中, 第 1 个 CP 实现的是置 1 功能, 第 2 个 CP 实现的是置 0 功能, 第 3 个 CP 是保持, 第 4 个 CP 看到的是主从触发器如何克服可空翻现象, 第 5 个 CP 给出了 $S=R=1$ 时出现 $Q_m = \bar{Q}_m = 1$ 不互补, 而后又置 0 的情况, 第 5 个 CP 给出了 $S=R=1$ 时出现 $Q_m = \bar{Q}_m = 1$ 不互补, 而后由于 CP 下降沿到来时, 仍然维持 $S=R=1$ 而使主触发器出现不定状态, 从而使触发器状态出现不定。




图 5-11 例 5-3 波形图

正因如此, 为避免 SR 触发器出现不定状态而构建了主从 JK 触发器。

5.4.2 主从 JK 触发器

主从 SR 触发器克服了空翻现象, 但仍然存在 S 、 R 同时为高电平 (即 $S=R=1$) 时触发器输出产生不定状态。与电平触发器同理, 主从 JK 触发器也可以克服这一缺陷。

1) 电路结构

与钟控电平 JK 触发器构成类似, 也是将主从 SR 触发器的两个互补输出端 Q 与 $\bar{Q}$ 交叉反馈到主触发器的输入门, 将对应 S 的输入端令为 J , 对应 R 的端令为 K , 就可构成了主从 JK 触发器。其逻辑电路如图 5-12 (a) 所示, 逻辑符号如图 5-12 (b) 所示。




图 5-12 主从 JK 触发器

2) 工作原理

由图 5-12 与 SR 触发器的特征方程，可推导出主从 JK 触发器的特征方程。

$CP=0$ 时，主触发器保持现态 Q_m^n ，从触发器跟随主触发器状态，即 $Q^n = Q_m^n$ 。此时，触发器的输出交叉反馈到主触发器的输入，使得

$$S = J\bar{Q}^n, \quad R = KQ^n$$

当 $CP=1$ 时，主触发器的新状态可由电平触发 SR 触发器的特征方程式 (5-6) 求得

$$\begin{aligned} Q_m^{n+1} &= S + \bar{R}Q^n \quad (\text{因 } Q^n = Q_m^n) \\ &= J\bar{Q}^n + \bar{K}Q^n \\ &= J\bar{Q}^n + \bar{K}Q^n \end{aligned} \quad (5-6)$$

再由 $CP=1$ 高电平回到低电平 ($CP=0$) 时，从触发器又跟随主触发器的新状态，即 $Q^{n+1} = Q_m^{n+1}$ ，故此求得主从 JK 触发器的新状态方程

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

可见，主从 JK 触发器既克服了空翻现象，又避免了 SR 触发器输入同时为高电平时发生的不定状态。显然增强了其抗干扰能力，但主从 JK 触发器仍有不足，即存在“一次性翻转”问题。

3) 主从 JK 触发器的一次性翻转现象

所谓主从 JK 触发器的一次性翻转是指在 $CP=1$ 持续期间，无论输入信号 J 、 K 如何变化，主从触发器最多只能翻转一次的现象。该问题的存在，可能使得主触发器在 $CP=1$ 期间，由于干扰信号叠加到输入信号上，使主触发器误动翻转而又无法修复，最终造成触发器误翻。显然，这将影响触发器的抗干扰能力。下面将具体说明一次性翻转是如何发生的。

由图 5-12 可知，当 $CP=1$ 时，由于从触发器的时钟经反相使其输出 Q 与 $\bar{Q}$ 保持不变。若 $Q=0$ ，反馈后封锁了 G_8 门，因此 K 就无法作用触发器，相当保持 $K=0$ 不变的情况；而由于 $\bar{Q}=1$ 反馈后开放了 G_7 门，所以信号 J 变为 1 可使主触发器置 1，然而，置 1 后输入信号再变化，即相当于 $JK=10$ 或 00 ，显然也不能将主触发器再翻转回到 0 状态。同理，若 $\bar{Q}=0$ ，则反馈后封锁了 G_7 门，使得 J 作用无效，相当于 $J=0$ 的情况，而此时 $Q=1$ 反馈使 G_8 门开放， $K=1$ 可使主触发器置 0，同样，置 0 后输入信号再变化，即相当于 $JK=00$ 或 01 ，显然也不能将主触发器翻转回到 1 状态，直到下个 CP 到来。

可用图 5-13 所示波形图具体描述主从 JK 触发器工作波形及一次性翻转造成的误翻现象。




图 5-13 主从 JK 触发器工作波形及一次性翻转

图 5-13 中，第一个 CP 实现置 1，第二个 CP 实现置 0，第三个 CP 保持不变，第四个 CP 完成了变反，第五个、第六个 CP 分别给出 CP 到来时及其后两种情况下的一次性翻转情况。

为保证主从 JK 触发器正常工作, 避免一次性翻转造成的触发器误翻, 在使用时一定要保证 $CP=1$ 期间, CP 信号需保持恒定不变。

主从 JK 触发器存在一次性翻转, 影响了触发器抗干扰能力。产生这一缺点的内在原因是由于其输入级主触发器仍是电平触发方式, 在 $CP=1$ 持续期间主触发器输入开放, 相对较宽的 CP 脉冲期间, 给干扰信号的迭入创造了更多的机会。而边沿触发器将会有效改善主从触发器的抗干扰能力。

5.5 边沿触发器

边沿触发器输出状态的翻转仅取决于 CP 信号上升沿或下降沿到达时刻输入信号的状态, 而此前和此后输入信号的变化对触发器的输出状态不产生影响。显然, 可降低干扰信号作用触发器的概率, 从而增强触发器的抗干扰能力。目前有多种边沿触发器。

5.5.1 边沿 D 触发器

1) 电路结构

边沿 D 触发器也是采用两个相同结构的基本触发器以主从触发方式构成的, 它通过巧妙使用传输门 $TG_1 \sim TG_4$, 避免了一次性翻转现象, 实现了边沿触发, 逻辑电路原理图示于如图 5-14 (a) 所示, 逻辑符号见图 5-14 (b) 所示。




图 5-14 边沿 D 触发器

2) 工作原理与波形图

主、从触发器的开放与封锁分别是由传输门 TG_1 、 TG_3 控制；而传输门 TG_2 、 TG_4 则分别控制两个基本触发器自锁电路的通与断。 CP 与 $\overline{CP}$ 是控制传输门通断的互为反相的时钟脉冲。由传输门的功能可知, 当 $CP=1$ 、 $\overline{CP}=0$ 时, 传输门通, 当 $CP=0$ 、 $\overline{CP}=1$ 时, 传输门断。具体工作如下。

当 $CP=1$, $\overline{CP}=0$ 时, TG_1 通, TG_2 断, 主触发器开放, 但因 TG_2 断而失去自锁作用, D 信号经两非门到达 Q_m 端, 即 $Q_m=D$, $\overline{Q}_m=\overline{D}$ 。虽然此时 Q_m 随 D 的变化而变化, 但由于 TG_2 的闭锁作用, 不会产生一次性翻转而误翻触发器状态, 避免造成错误。另外, TG_3 断, 使输入 D 的变化不会影响到从触发器的状态, TG_4 通, 从触发器形成自锁, 保持触发器原态不变。

当 CP 由 0 变到 1, $\overline{CP}$ 由 1 变为 0 后, TG_1 断, 主触发器输入闭锁, 主触发器状态不再

受输入 D 作用, 其状态因 TG_2 导通而自锁, 保持了 CP 由 0 变为 1 之前瞬间的 D 信号。同时, TG_3 通, TG_4 断, 从触发器输入开放, 且失去自锁作用, 输出状态跟随主触发器状态而变, 即 $\bar{Q}_m$ 经 TG_3 与非门 G_3 到达 Q 端, 使 $Q^{n+1} = \bar{Q}_m = D$ 。又因 $CP=1$ 时, 主触发器封锁, 故触发器不会产生空翻与误翻。

可见, 上述边沿 D 触发器, 由于主触发器开放时, 是一个无记忆的触发器, 因而避免了一次性翻转, 它是一个改进型主从结构的边沿触发器, 只有在 CP 上升沿前的瞬间所接收的 D 信号才对触发器的翻转起作用, 因此, 它是上升沿触发的边沿触发器。显然其抗干扰能力强。其理想工作波形如图 5-15 所示。




图 5-15 边沿 D 触发器工作波形

5.5.2 对称型维持阻塞型 SR 触发器

维持阻塞触发器是边沿触发器的另一种电路结构形式, 常见于 TTL 电路。

1) 电路结构

对称型维持阻塞 SR 触发器电路如图 5-16 所示, 其中, G_1 、 G_2 门构成基本触发器, G_3 、 G_4 、 G_5 、 G_6 门与维持阻塞线组成导引电路。




图 5-16 对称型维持阻塞 SR 触发器电路

2) 工作原理

当 $CP=0$ 时, G_3 、 G_4 门被封锁, $G_3=G_4=1$, 基本触发器保持原态不变。且 $G_3=G_4=1$ 反馈至 G_5 、 G_6 门输入端, 使其两门开放, 输入信号 S 、 R 取反后送达 G_3 、 G_4 门输入端, 等待 CP 到来。

当时种 $CP=1$ 到来时, 按输入状态分 4 种情况讨论。

(1) 若 $\bar{S}=0$, $\bar{R}=1$, CP 到来前, $G_5=1$, $G_6=0$ 。在 CP 到来时, G_3 门输入全 1, 即 $G_3 = \overline{G_4 G_5 CP} = \overline{111} = 0$, 而 $G_4 = \overline{G_3 G_6 CP} = 1$, 由于此时 $G_3=0$, $G_4=1$, 所以 $Q=1$, $\bar{Q}=0$, 实现置 1 功能。

当 $CP=1$ 到来经 $1t_{pd}$, G_3 由 1 变 0, 通过置 1 维持线反馈封锁 G_5 门, 使 G_5 维持高电平输

出，而通过置 0 阻塞线封锁 G_4 门，防止触发器置 0。

(2) 若 $\bar{S}=1$, $\bar{R}=0$, 情况刚好与上述情况相反, 在 CP 到来时, G_4 门输入全 1, 使 $G_4=0$, 而 G_3 门因输入 $G_5=0$, 使 $G_3=1$, 由于此时 $G_3=1$, $G_4=0$, 使 $Q=0$, $\bar{Q}=1$, 实现置 0 功能。

当 $CP=1$ 到来经 $1t_{pd}$, G_4 由 1 变 0, 通过置 0 维持线反馈封锁 G_6 门, 使 G_6 维持高电平输出, 而通过置 1 阻塞线封锁 G_3 门, 防止触发器置 1。

(3) 若 $\bar{S}=1$, $\bar{R}=1$, 因 CP 到来前, $G_5=G_6=0$, 将 G_3 、 G_4 门封锁, 所以在 $CP=1$ 到来时, $G_3=G_4=1$ 保持不变, 从而触发器状态也保持不变。但由于 $G_3=G_4=1$ 使 G_5 、 G_6 门开放, 若此时 $\bar{S}$ 或 $\bar{R}$ 发生变化, 都将影响 G_3 、 G_4 门的状态, 从而导致触发器的状态误翻。因此, 应避免使用 $\bar{S}=1$, $\bar{R}=1$ 输入。

(4) 若 $\bar{S}=0$, $\bar{R}=0$, 因 $G_5=G_6=1$, 在 $CP=1$ 到来时, 使 G_3 、 G_4 输入同时全为 1, 而使 $G_3=0$, $G_4=0$, 从而使触发器出现不定状态。这也是不允许的输入状态。

显然, 维持阻塞 SR 触发器也是一种边沿触发器, 且在 CP 上升沿到来时, 状态发生翻转, 故此, 该触发器为上升沿触发。

为使维持阻塞 SR 触发器能更稳定工作, 避免 $\bar{S}$ 、 $\bar{R}$ 同时为 0 或同时为 1 的输入情况, 通常将维持阻塞 SR 触发器变换为维持阻塞 D 触发器, 以避免上述情况的发生。

5.6 触发器的动态特性

上述触发器工作原理的讨论是在理想情况下进行的, 为确保触发器可靠工作, 还需讨论其动态特性, 以找出时钟信号及输入信号间相互配合的要求。

5.6.1 基本 SR 触发器 (或称锁存器)

基本 SR 触发器是多种触发器电路的基本组成部分, 因此讨论其动态特性是十分必要的。

1) 输入信号宽度 t_w

实际的门电路都存在传输延迟时间, 假定所有门电路的平均传输延迟时间 t_{pd} 相等。设基本 SR 触发器的初始状态为 $Q=0$ 、 $\bar{Q}=1$, 输入信号波形如图 5-17 所示。




图 5-17 基本 SR 触发器的电路与动态波形

当 $\bar{S}_D$ 的下降沿到达后, 经门 G_1 的传输延迟时间 t_{pd} 后, Q 端变为高电平。该高电平反馈到门 G_2 的输入端, 经门 G_2 的传输延迟时间 t_{pd} , 使 $\bar{Q}$ 变为低电平。当 $\bar{Q}$ 的低电平再反馈到 G_1 的输入端以后, 即使 $\bar{S}_D=0$ 的信号消失 (即 $\bar{S}_D$ 回到高电平), 基本 SR 触发器被置成 $Q=1$ 状态也将保持不变。可见, 为保证基本 SR 触发器可靠地翻转, 必须等到 $\bar{Q}=0$ 的状态反馈到 G_1 的输入以后, $\bar{S}_D=0$ 的信号才可以取消。因此, $\bar{S}_D$ 输入的低电平信号宽度应满足

$$t_w \geq 2t_{pd}$$

同理, 如果从 $\bar{R}_D$ 端输入置 0 信号, 其宽度也必须大于或等于 $2t_{pd}$ 。

2) 传输延迟时间

从输入信号到达起, 到基本 SR 触发器输出端新状态稳定地建立起来为止, 所经过的这段时间称为基本 SR 触发器的传输延迟时间。由上述分析可知, 输出端从低电平变为高电平的传输延迟时间 t_{PLH} 和从高电平变为低电平的传输延迟时间 t_{PHL} 是不相等的, 它们分别为

$$t_{PLH} = t_{pd}$$

$$t_{PHL} = 2t_{pd}$$

若基本 SR 触发器由或非门组成, 则其传输延迟时间将为

$$t_{PLH} = 2t_{pd}, \quad t_{PHL} = t_{pd}。$$

5.6.2 同步电平触发 SR 触发器的动态特性

1) 输入信号宽度

如图 5-18 所示同步电平触发 SR 触发器, 为了保证由门 G_1 与 G_2 门组成的 SR 锁存器可靠翻转, 则要求它的输入信号 $\bar{S}_D$ 和 $\bar{R}_D$ 的宽度必须大于 $2t_{pd}$ 。而这里 $\bar{S}_D = \overline{S \cdot CP}$ 、 $\bar{R}_D = \overline{R \cdot CP}$, 故要求 S (或 R) 和 CP 同时为高的时间应满足

$$t_{w(S \cdot CP)} \geq 3t_{pd}$$

2) 传输延迟时间

从 S 和 CP (或 R 和 CP) 同时变为高电平开始, 到输出端新状态稳定地建立起来为止, 所经过的时间为电平触发 SR 触发器的传输延迟时间。由图 5-18 所示的电路图可知

$$t_{PLH} = 2t_{pd},$$

$$t_{PHL} = 3t_{pd}。$$

5.6.3 主从触发器的动态特性

图 5-19 所示主从 JK 触发器, 由于主触发器是一个同步电平触发 SR 触发器, 根据上述同步电平触发 SR 触发器因主从结构触发器在 $CP=1$ 期间主触发器按输入信号 (S 、 R 或 J 、 K 等) 的状态翻转, 待 CP 变为 0 时从触发器再按主触发器的状态翻转, 为避免 CP 下降沿到达时主触发器的状态与 J 、 K 的状态不符, 通常应使 J 、 K 的状态在 $CP=1$ 期间保持不变, 由此不难得出下面的结论。

1. 建立时间 t_{set}

建立时间 t_{set} 是指输入信号应先于 CP 动作沿到达的时间。对输入信号宽度的要求, 为保证 CP 下降沿到达时主触发器能可靠地翻转, 输入信号 J 、 K 至少应在 CP 下降沿之前 $3t_{pd}$ 时间已稳定建立, 并在 CP 下降沿到达前保持不变, 因此有




图 5-18 电平触发 SR 触发器的电路和动态波形




图 5-19 主从 JK 触发器的电路和动态波形

2. 保持时间 t_H

保持时间 t_H 是指 CP 下降沿到达后输入信号仍需要保持不变的时间。如果 $CP=1$ 期间, J 、 K 的状态保持不变, 由于 CP 下降沿到达后触发器已翻转完毕, 为了避免 CP 下降沿到达时门 G_7 、 G_8 的输入产生竞争现象, 必须在 CP 变为低电平以后, 输入信号 J 、 K 的状态才允许变化。因此, 保持时间必须大于 CP 的下降时间 t_f , 即

$$t_H \geq t_f$$

3. 传输延迟时间

若将从 CP 下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输延迟时间, 则有

$$t_{PLH} = 3t_{pd},$$

$$t_{PHL} = 4t_{pd}。$$

4. 最高时钟频率 $f_{C(\max)}$

因为主从触发器是由两个同步电平触发 SR 触发器组成的, 所以由 SR 触发器的动态特性可知, 为保证主触发器的可靠翻转, CP 高电平的持续时间 t_{WH} 应大于 $3t_{pd}$ 。同理, 为保证从触发器能可靠地翻转, CP 低电平的持续时间 t_{WL} 也应大于 $3t_{pd}$ 。因此, 时钟信号的最小周期为

$$T_{C(\min)} \geq 6t_{pd}$$

最高时钟频率

$$f_{C(\max)} \leq \frac{1}{6t_{pd}}$$

如果把图 5-19 所示的 JK 触发器接成 T 触发器使用, 并令 $T=1$, 则最高时钟频率还要低一些。因为从 CP 的下降沿开始到输出端的新状态稳定建立所需时间为 $t_{PHL}=4t_{pd}$, 如果 CP 信号的占空比为 50%, 那么 CP 信号的最高频率只能达到

$$f_{C(\max)} = \frac{1}{2t_{PHL}} = \frac{1}{8t_{pd}}$$

5.6.4 维持阻塞触发器的动态特性

1. 建立时间 t_{sen}

由图 5-20 所示维持阻塞触发器的电路可见, 由于 CP 信号是加到门 G_3 和 G_4 上的, 因而在 CP 上升沿到达之前门 G_5 和 G_6 输出端的状态必须稳定地建立起来。输入信号到达 D 端以后, 要经过一级门电路的传输延迟时间, G_6 的输出状态才能建立起来, 而 G_5 的输出状态需要经过两级门电路的传输延迟时才能建立, 因此 D 端的输入信号必须先于 CP 的上升沿到达, 而且建立时间应满足

$$t_{set} \geq 2t_{pd}。$$

2. 保持时间 t_H

由图 5-20 所示电路可知, 为实现边沿触发, 应保证 $CP=1$ 期间门 G_6 的输出始终不受 D 端状态变化的影响。

为此, 在 $D=0$ 的情况下, 当 CP 上升沿到达以后还要等门 G_4 输出的低电平返回到门 G_6 的输入端以后, D 端的低电平才允许改变。因此输入低电平信号的保持时间为

$$t_{HL} \geq 2t_{pd}。$$




图 5-20 维持阻塞触发器的动态特性

在 $D=1$ 的情况下, 由于 CP 上升沿到达后, G_3 的输出将 G_4 封锁, 所以不要求输入信号继续保持不变, 故输入高电平信号的保持时间 $t_{HH}=0$ 。

3. 传输延迟时间

由图 5-20 所示电路不难推算出, 从 CP 上升沿到达时开始计算, 输出由高电平变为低电平的传输延迟时间 t_{PHL} 和由低电平变为高电平的传输延迟时间 t_{PLH} 分别是

$$t_{PHL} = 3t_{pd}$$

$$t_{PLH} = 2t_{pd}。$$

4. 最高时钟频率 $f_{C(max)}$

为确保由门 $G_1 \sim G_4$ 组成的同步 SR 触发器能可靠地翻转, CP 高电平的持续时间应大于 t_{PHL} , 所以时钟信号高电平的宽度 t_{WH} 应大于 t_{PHL} , 而为了在下一个 CP 上升沿到达之前确保门 G_5 和 G_6 新的输出电平得以稳定地建立, CP 低电平的持续时间 t_{WL} 不应小于门 G_4 的传输延迟时间 t_{pd} 和 t_{set} 之和, $t_{WL} \geq t_{set} + t_{pd}$ 。因此有

$$f_{C(max)} = \frac{1}{t_{WH} + t_{WL}} = \frac{1}{t_{set} + t_{pd} + t_{PHL}} = \frac{1}{6t_{pd}}。$$

最后需要强调说明一点, 在实际的集成触发器器件中, 每个门的传输延迟时间是不同的。由于内部的逻辑门采用了各种形式的简化电路, 所以它们的传输延迟时间比标准输入、输出结构门电路的传输延迟时间要小得多。由于在上面的讨论中假定了所有门电路的传输延迟时间是相等的, 所以得出的一些结果只用于定性说明有关的物理概念。每个集成触发器产品的动态参数数值最后要通过实验测定, 或参考器件手册。

本章小结

触发器是构成时序数字电路的基本逻辑单元。它具有两个稳态，且可触发翻转，所以能保存1位二值信息，即具有记忆能力，因此又称触发器为半导体存储单元或记忆单元。

触发器的种类很多，具体分类为：

- 按逻辑功能分有SR、JK、D、T及T'触发器；
- 按有无时钟脉冲分有基本触发器和钟控触发器；
- 按触发方式分有电平触发与边沿触发；
- 按电路结构分有电平钟控触发、主从触发与边沿触发，边沿触发还分上升沿与下降沿触发。

此外，由于触发器电路的结构形式各异，触发方式不同，每种触发方式在状态的翻转过程中具有不同的动作特点。因此，在选择触发器电路时不仅需要搞清其逻辑功能，还需了解它的触发方式，这样才能掌握它的动作特点，做出正确的设计。

需要指出，触发器的电路结构形式和逻辑功能之间不存在固定的对应关系。同一种逻辑功能的触发器可以用不同的电路结构实现；同一种电路结构的触发器也可有不同的逻辑功能。


本章介绍了各种触发器内部电路结构的目的是为了更好理解 and 掌握每种触发方式的动作特点，而学习的重点是各种触发器的逻辑功能与外特性，以便灵活应用。

触发器的逻辑功能是用特性表、特性方程、状态转换图及波形图来加以描述的。

在实际应用中，为确保触发器在动态工作时能可靠地翻转，输入信号要与时钟信号在时间上的互相配合要满足一定的要求，主要体现在建立时间、保持时间、时钟信号的宽度以及最高工作频率的限制上。具体工作参数见器件手册。

习题

[5-1] 画出题图 5-1 所示由与非门组成的基本 RS 触发器输出端 Q 、 $\bar{Q}$ 的电压波形，输入端 $\bar{S}_D$ 、 $\bar{R}_D$ 的电压波形如图中所示。




题图 5-1


[5-2] 画出题图 5-2 由或非门组成的基本 R-S 触发器输出端 Q 、 $\bar{Q}$ 的电压波形，输出端 S_D 、 R_D 的电压波形如图中所示。

[5-3] 试分析题图 5-3 所示电路的逻辑功能，列出真值表，写出逻辑函数式。


[5-4] 题图 5-4 所示为一个防抖动输出的开关电路。当拨动开关 S 时，由于开关触点接触瞬间发生振颤， $\bar{S}_D$ 和 $\bar{R}_D$ 的电压波形如图中所示，试画出 Q 、 $\bar{Q}$ 端对应的电压波形。



题图 5-2




题图 5-3



题图 5-4

[5-5] 在题图 5-5 电路中，若 CP 、 S 、 R 的电压波形如图中所示，试画出 Q 和 $\bar{Q}$ 端与之对应的电压波形。假定触发器的初始状态为 $Q=0$ 。



题图 5-5


[5-6] 若将同步 RS 触发器的 Q 与 R 、 $\bar{Q}$ 与 S 相连如题图 5-6 所示，试画出在 CP 信号作用下 Q 和 $\bar{Q}$ 端的电压波形。已知 CP 信号的宽度 $t_w=4t_{pd}$ 。 t_{pd} 为门电路的平均传输延迟时间，假定 $t_{pd}\approx t_{PHL}\approx t_{PLH}$ ，设触发器的初始状态为 $Q=0$ 。

[5-7] 若主从结构 RS 触发器各输入端的电压波形如题图 5-7 中所给出，试画 Q 、 $\bar{Q}$ 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。


[5-8] 若主从结构 RS 触发器的 CP 、 S 、 R 、 $\bar{R}_D$ 各输入端的电压波形如题图 5-8 所示， $\bar{S}_D=1$ 。试画出 Q 、 $\bar{Q}$ 端对应的电压波形。

[5-9] 已知主从结构 JK 触发器输入端 J 、 K 和 CP 的电压波形如题图 5-9 所示，试画出


Q 、 $\bar{Q}$ 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。




题图 5-6



题图 5-7




题图 5-8




题图 5-9

[5-10] 若主从结构 JK 触发器 CP 、 $\bar{R}_D$ 、 $\bar{S}_D$ 、 J 、 K 端的电压波形如题图 5-10 所示，试画出 Q 、 $\bar{Q}$ 端对应的电压波形。




题图 5-10

[5-11] 已知维持阻塞结构 D 触发器输入端的电压波形如题图 5-11 所示，试画出 Q 、 $\bar{Q}$ 端对应的电压波形。




题图 5-11

[5-12] 已知 CMOS 边沿触发结构 JK 触发器各输入端的电压波形如题图 5-12 所示，试画出 Q 、 $\bar{Q}$ 端对应的电压波形。





题图 5-12

[5-13] 设题图 5-13 中各触发器的初始状态皆为 $Q=0$ ，试画出在 CP 信号连续作用下各触发器输出端的电压波形。



题图 5-13


[5-14] 试写出题图 5-14 (a) 中各电路的次态函数 (即 Q_1^{n+1} 、 Q_2^{n+1} 、 Q_3^{n+1} 、 Q_4^{n+1}) 与现态和输入变量之间的函数式，并画出在题图 5-14 (b) 给定信号的作用下 Q_1 、 Q_2 、 Q_3 、 Q_4 的电压波形。假定各触发器的初始状态均为 $Q=0$ 。



(b)


题图 5-14

[5-15] 在题图 5-15 所示主从结构 JK 触发器电路中, 已知 CP 和输入信号 T 的电压波形如图所示, 试画出触发器输出端 Q 和 $\bar{Q}$ 的电压波形, 设触发器的起始状态为 $Q=0$ 。




题图 5-15

[5-16] 在题图 5-16 电路中, 已知输入信号 v_i 的电压波形如图所示, 试画出与之对应的输出电压 v_o 的波形。触发器为维持阻塞结构, 初始状态为 $Q=0$ 。(提示: 应考虑触发器和异或门的传输延迟时间。)




题图 5-16

[5-17] 在题图 5-17 的主从 JK 触发器电路中, CP 和 A 的电压波形如图中所示, 试画出 Q 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。




题图 5-17

[5-18] 题图 5-18 所示是用 CMOS 边沿触发器和或非门组成的脉冲分频电路。试画出在一系列 CP 脉冲作用下, Q_1 、 Q_2 和 Z 端对应的输出电压波形。设触发器的初始状态皆为 $Q=0$ 。




题图 5-18




题图 5-19

[5-20] 试画出题图 5-20 电路输出 Y 、 Z 的电压波形，输入信号 A 和时钟 CP 的电压波形如图中所示，设触发器的初始状态均为 $Q = 0$ 。




题图 5-20

[5-21] 试画出题图 5-21 电路输出端 Q_2 的电压波形。输入信号 A 和 CP 的电压波形与上题相同，假定触发器为主从结构，初始状态均为 $Q = 0$ 。




题图 5-21



题图 5-22

[5-23] 试画出题图 5-23 电路在图中所示 CP 、 $\bar{R}_D$ 信号作用下 Q_1 、 Q_2 、 Q_3 的输出电压波形，并说明 Q_1 、 Q_2 、 Q_3 输出信号的频率与 CP 信号频率之间的关系。



题图 5-23