

基于 FPGA 的数字时钟的设计*

薛晓军, 许江淳, 李玉惠, 李 勃, 刘国贺

(昆明理工大学 信息工程与自动化学院, 云南 昆明 650051)

摘要:在 Quartus II 开发环境下, 用 Verilog HDL 硬件描述语言设计了一个可以在 FPGA 芯片上实现的数字时钟. 通过将设计代码下载到 FPGA 的开发平台 Altera DE2 开发板上进行了功能验证. 由于数字时钟的通用性及 Verilog HDL 语言的可移植性, 因此本数字时钟可直接应用于各种不同系列的 FPGA 芯片的设计中.

关键词:数字时钟; Verilog HDL; FPGA; Quartus II

中图分类号:TP 391.9 **文献标识码:**A **文章编号:**0258-7971(2009)S2-0043-03

FPGA 是英文 Field Programmable Gate Array 的缩写, 即现场可编程门阵列, 是一种高密度的可编程逻辑器件^[1]. 近年来, Altera 公司推出了新的可编程逻辑器件设计软件 Quartus II. 它将设计、综合、布局、仿真验证和编程下载及第三方 EDA 工具集成在一个无缝的环境中, 可以进行系统级设计、嵌入式系统设计和可编程器件设计^[2].

Verilog HDL 是目前应用最为广泛的硬件描述语言之一, 用它进行数字系统的设计, 很多工作可以在计算机上完成, 从而可以缩短系统的开发时间, 提高工作效率.

数字时钟是一种用数字电路技术实现时、分、秒、百分秒计时的装置, 与机械式时钟相比具有更高的准确性和直观性, 且无机械装置, 具有更长的使用寿命, 已得到广泛的使用. 数字时钟的设计方法也有许多种. 本文以现场可编程门阵列(FPGA)器件为核心来实现数字时钟, 并以 Quartus II 7.2 为开发环境, 以 Verilog HDL 为设计语言进行设计, 最后将代码下载到 FPGA 内部形成时钟电路, 在开发平台 Altera DE2 开发板上进行功能验证.

1 系统设计方案

1.1 数字时钟原理介绍 图 1 是数字时钟原理图. 该数字时钟使用 4 个两位的计数器来实现, 即百分秒计数器、秒计数器、分计数器和小时计数器. 每个计数器又分别使用高低位 2 个计数器来实现. 其中百分秒计数器是 100 进制计数器(高位 10 进制计数器, 低位 10 进制计数器), 秒计数器和分计数器是 60 进制计数器(高位 6 进制计数器, 低位 10 进制计数器), 小时计数器是 24 进制计数器(高位 2 进制计数器, 低位 10 进制计数器).

数字时钟首先是百分秒计数器按照系统时钟 CLK_50 进行计数, 计数满 100 后向秒计数器进位. 秒计数器以百分秒计数器的进位位 cn1 为时钟进行计数, 计数满 60 后向分计数器进位. 分计数器以秒计数器的进位位 cn2 为时钟进行计数, 计数满 60 后向小时计数器进位. 小时计数器以分计数器的进位位 cn3 为时钟进行计数, 计数满 24 后整个系统从 0 开始重新进行计数.

1.2 数字时钟功能要求 数字时钟提供清零位 RST 和暂停位 PAUSE. 当拨动清零位开关 RST 时, 数字时

* 收稿日期: 2009-06-04

作者简介: 薛晓军(1984-), 女, 山西人, 硕士生, 主要从事 FPGA 嵌入式技术应用方面的研究.

通讯作者: 许江淳(1963-), 男, 云南人, 硕士生导师, 主要从事嵌入式系统技术应用方面的研究, E-mail: jx19631018@163.com.

钟各个计数器全显示为零;当拨动暂停位开关 PAUSE 时,数字时钟各个计时器停止计时,并显示当前时间记录.




图 1 数字时钟原理图

Fig. 1 The schematic diagram of digital clock

2 系统模块设计

系统通过 4 个 always 块来实现功能设计,分别为百分秒块、秒块、分块、小时块.其中每个块都具有计数、清零、暂停、显示的功能.下面以百分秒块的部分设计代码为例来说明用 Verilog HDL 进行设计的具体过程.

always@ (posedge CLK_50 or posedge RST) //百分秒计数器以系统时钟 CLK_50 为时钟进行计数.
begin if (RST) //若 RST 为 1,则实现复位,即清零.数码管显示为 0.

begin

HEX0 = 7b1000000; //七段数码管低电平有效.

HEX1 = 7b1000000;

cn1 <= 0; //进位位置 0.

MSH = 4b0000;

MSL = 4b0000; //高、低位计数器置 0.

end

else if (! PAUSE) //PAUSE 为 0 正常计数,为 1 暂停计数.

begin if (count == 500000) // 对系统时钟进行分频,以得到真实的时间计数.由于开发板上提供的系统时钟 CLK_50 为 50MHZ,所以这里当变量 count 增加到 500000 时即为 0.01s.

begin MSL = MSL + 1; //每经过 0.01s,MSL 实现加 1.

count <= 0;

cn1 <= 0;

case (MSL) //在 HEX0 上对百分秒计数器低位的计数进行显示

4b0000: HEX0 = 7b1000000; //十进制数 0.

4b0001: HEX0 = 7b1111001; //十进制数 1.

4b0010: HEX0 = 7b0100100; //十进制数 2.

:

```

default: begin
    HEX0 = 7b1000000;
    MSL = 0;
    MSH = MSH + 1; //低位满 10,高位加 1.
end
endcase
case( MSH)
:
endcase
end
else count <= count + 1;
end
end

```

以上是百分秒计数器的部分程序代码,可以看出实现了数字时钟的计数、显示、控制等功能.其他的 3 个 always 块与其类似.

3 编译、下载及调试运行

3.1 编译、下载 设计选用 Altera 公司的 Cyclone II 系列中的 EP2C35F672C6 器件,并为设计中各端口进行管脚绑定,编译通过.然后使用 USB - Blaster 下载电缆将设计以 PROG(编程)的方式下载到 Altera DE2 开发板的主动串行配置器件 EPCS16 芯片中.

3.2 调试运行 该系统具有清零/暂停功能,通过 SW0/SW1 拨动开关来进行控制.图 2 是程序下载及测试系统图.当 SW0 拨到上面时,实现清零,七段数码管全部显示为零;当 SW0 拨到下面时,重新开始计时.当 SW1 拨到上面时,计时暂停,七段数码管显示当前时间记录;当 SW1 拨到下面时,接着暂停时的记录继续计时.由于采用了编程的下载方式,所以关掉开发板电源并重新上电时数字时钟正常工作,达到了设计要求.




图 2 程序下载及测试系统图

Fig. 2 The system diagram of program downloading and testing

4 结束语

数字时钟可植入自动控制、测试等系统内部,作为系统的时钟源,可为系统提供定时信号或中断控制的时间基准,具有广泛的用途.基于 FPGA 的数字时钟的设计,体现了现代数字电路设计芯片化的思想,而且这种设计方法缩短了产品的设计周期和调试周期,提高了设计的可靠性和成功率,充分体现了可编程逻辑器件在数字电路设计中的优越性.

参考文献:

- [1] 张志刚. FPGA 与 SOPC 设计教程——DE2 实践[M]. 西安:西安电子科技大学出版社,2007.
- [2] 江国强. SOPC 技术与应用[M]. 北京:机械工业出版社,2006.
- [3] 夏宇闻. Verilog 数字系统设计教程[M]. 北京:北京航空航天大学出版社,2005.

(下转第 66 页)

- [3] 敖志伟. 基于倒立摆系统的智能控制算法研究[D]. 西安:西安电子科技大学,2006.
- [4] 杨振强,程树康,朴营国. 二级倒立摆的递阶模糊神经网络控制[J]. 电机与控制学报,2002,6(3):245-248.
- [5] 张飞舟,范跃祖,沈程智. 利用云模型实现智能控制倒立摆[J]. 控制理论与应用,2000,17(4):519-523.
- [6] WILLIAM T BAUMANN, WILSON J RUGH. Feedback control of nonlinear systems by extended linearization [J]. IEEE Transactions on Automatic Control,1986,AC-31,1:40-46.
- [7] 胡跃明,胡终须,毛宗源. 非线性控制系统的近似化方法[J]. 控制理论与应用,2008,18(2):160-165.

Inverted pendulum control based on extended linearization

LAN Jie, ZHAO Yao, ZHANG Hui-yong

(Department of Automation, School of Electrical Engineering & Information, Sichuan University, Chengdu 610065, China)

Abstract: The inverted pendulum system was a typical nonlinear, multi-various and absolute unstable system. So it was a difficult problem about its control. According to the specific inverted pendulum model, we used a method called extended linearization, and modified its control algorithm, finally checked the algorithm's effect through simulink.

Key words: inverted pendulum; Lyapunov linearization; extended linearization

* * * * *

(上接第 45 页)

A design of digital clock based on FPGA

XUE Xiao-jun, XU Jiang-chun, LI Yu-hui, LI Bo, LIU Guo-he

(Faculty of Information Engineering and Automation, Kunming University of Science and Technology, Kunming 650051, China)

Abstract: A digital clock was designed with Verilog HDL in the software of Quartus II in this paper. The code was validated by downloading to the Altera DE2 board which is the develop board of FPGA when the design was completed. The digital clock can be migrate to other FPGA families for the common use of the digital clocks and the translatability of Verilog HDL.

Key words: digital clock; verilog HDL; FPGA; Quartus II

基于FPGA的数字时钟的设计

作者: 薛晓军, 许江淳, 李玉惠, 李勃, 刘国贺
作者单位: 昆明理工大学信息工程与自动化学院, 云南 昆明 650051

本文读者也读过(4条)

1. 李俊一, 牛萍娟. Li, Junyi, Niu, Pingjuan 基于Verilog HDL设计的多功能数字钟[期刊论文]-微计算机信息2006, 22(11)
2. 宋克柱. SONG Ke-zhu 基于FPGA的数字时钟设计[期刊论文]-核电子学与探测技术2008, 28(5)
3. 徐大诏. XU Da-zhao 基于FPGA实现的数字钟设计[期刊论文]-信息技术2009, 33(12)
4. 包本刚. 朱湘萍. BA0 Ben-gang, ZHU Xiang-ping 基于EDA技术的多功能数字时钟的ASIC设计[期刊论文]-微计算机信息2008, 24(35)

本文链接: http://d.wanfangdata.com.cn/Conference_7131376.aspx