浙江大学 2022 - 2023 学年 春夏 学期

《 数字系统设计 》课程期末考试试卷

课程号：671C0050，开课学院：信息与电子工程学院

考试试卷：√A 卷、B 卷（请在选定项上打√）

考试形式：√闭、开卷（请在选定项上打√），允许带 计算器 入场

考试日期：2023 年 6 月 23 日，考试时间：120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名：参考答案 学号：_____ 所属院系（专业）：_____

题序	一	二	三	四	五	六	七	八	总 分
得分									
评卷人									

一、判断题(共 15 分，得分_____) 在下方的括号内填入√（正确）或×（错误）

(1) 多个三态门电路的输出可以直接并联，实现逻辑与。（ × ）

(2) 如果一个译码器有十六个输出，那么需要三个输入端。（ × ）

(3) TTL 门悬空相当于输入高电平，CMOS 门悬空相当于输入低电平。（ × ）

(4) 电路测试时，SA0 和 SA1 故障模型可以覆盖所有的故障。（ × ）

(5) 单稳态触发器暂稳态的时长取决于触发脉冲的宽度。（ × ）

(6) 设计可测试性的重要特性包括高的可靠性和高的观察性。（ × ）

(7) TTL 和 CMOS 与非门的多余输入端均可通过电阻接电源端。（ √ ）

(8) 双稳态触发器和施密特触发器是常用的脉冲信号整形电路。（ × ）

(9) 在 Verilog 中，信号赋值语句按程序列出的顺序依次执行。（ × ）

(10) 流水线操作算法结构一定比并行算法结构所需要的运行时间少。（ × ）

(11) PROM 的与阵列是全译码不可编程阵列。（ √ ）

(12) 目前所有产品数字部件都提供边界扫描。（ × ）

(13) 一条微指令的有效持续时间为两个系统基本周期。（ × ）

(14) 异步触发信号在整个时钟周期有效，无论时钟电平是高电平还是低电平。（ × ）

(15) 内建自测试技术可以实现由电路自己决定所得到的测试结果是否正确。（ √ ）

二、逻辑化简（共 12 分，得分_____）

1、$F = AC + D + \bar{D}(\bar{B} + \bar{C})(AD + B)$，化简该式，并表达成最简的“与非/与非”形式。


2、题 1 的函数用 8 选 1 数据选择器实现，要求用 ABC 为地址变量，允许使用反相器。

3、$F(D,C,B,A) = \sum m(0,3,4,7,8,10,11) + d(6,12,15)$，其中 d 为任意项，将该式化简为无竞争冒险的最简与-或式（假设每次只有一个输入变量改变状态）。

解：

1）$F = AC + D + (\overline{B} + \overline{C})\overline{D}B = AC + D + \overline{C}B = \overline{\overline{AC}\,\overline{D}\,\overline{CB}}$,

2)




3)

DC\BA	00	01	11	10
00	1	0	1	0
01	1	0	1	x
11	x	0	x	0
10	1	0	1	1

$F = BA + \overline{B}\overline{A} + D\overline{C}B + D\overline{C}A$

三、门电路（共 8 分，得分_____）

由两个漏极开路与非门和四个与非门构成的 CMOS 电路如下图所示，试确定上拉电阻 Rp 的取值范围。已知 V_{DD}=5V，OD 门输出低电平 $V_{OL(max)}$=0.33V 时的输出电流 $I_{OL(max)}$= 4mA，输出高电平 $V_{OH(min)}$=4.4V 时的漏电流 I_{OZ}=5μA。负载门高电平和低电平输入电流的最大值 $I_{IH(max)}$ = $I_{IL(max)}$ = 1μA。



解：

当 OD 门输出均为高时：Rp max=(V_{DD}-$V_{OH(min)}$)/(2*I_{OZ} +8* $I_{IH(max)}$)=0.6V/(10μA+8μA)≈33.33kΩ +5分

当一个 OD 门输出低时：Rp min=(V_{DD}-$V_{OL(max)}$)/($I_{OL(max)}$-8* $I_{IL(max)}$)=4.67V/(4mA-8μA) ≈1.17kΩ +5分


四、时序电路分析（共 12 分，得分_____）


下图是一个由与门、四位二进制加法器、四位二进制寄存器（触发器）构成的电路，输出为 $Q_3Q_2Q_1Q_0$。请分析这个电路，写出四个触发器输入 $D_3D_2D_1D_0$ 的逻辑表达式，画出包含 $Q_3Q_2Q_1Q_0$ 所有状态的状态转换图，并判断该电路能否自启动。

4×2分

解：真值表 (5分+(3)=4分)

序号	$Q_3Q_2Q_1Q_0$	$P_3P_2P_1P_0$	$D_3D_2D_1D_0$	
0	0000	0001	0001	1
1	0001	0001	0010	2
2	0010	0001	0011	3
3	0011	0001	0100	4
4	0100	0001	0101	5
5	0101	0001	0110	6
6	0110	0001	0111	7
7	0111	0001	1000	8
8	1000	0001	1001	9
9	1001	0001	1010	10
10	1010	0111	0001	1
11	1011	0111	0010	2
12	1100	0001	1101	13
13	1101	0001	1110	14
14	1110	0111	0101	5
15	1111	0111	0110	6





$D_3=Q_3Q'_1+Q'_3Q_2Q_1Q_0$　$D_2=Q_3Q_2+Q_2Q'_1+Q_2Q'_0+Q'_3Q'_2Q_1Q_0$

$D_1=Q_3Q_0+Q'_3Q_0+Q'_3Q_1Q'_0$　$D_0=Q'_0$

1-10 十进计数器，可以自启动。

或 $D_0=\overline{Q_0}$


$D_1=Q_1\oplus(Q_3Q_1)\oplus Q_0=(\overline{Q_3}Q_1)\oplus Q_0$


$D_2=Q_2\oplus(Q_3Q_1)\oplus(Q_3Q_1+Q_1Q_0)$

$D_3=Q_3\oplus(Q_3Q_1+Q_2Q_1Q_0)$

五、脉冲电路（共 12 分，得分_____）

某个由两个 555 定时器和电阻、电容等器件构成的电路的两个输出 V_1、V_2 如下图所示，试设计该电路，写出具体的设计过程，画出电路图，并写出各定时参数的公式。





解：第一级 V_1 为多谐振荡器输出，V_2 为单稳态输出。则电路为：


1)有 $q_1=(R_1+R_2)/(R_1+2R_2)=75ms/(75ms+25ms)=3/4$

得 $R_1=2R_2$，$T_2=R_2C_1\ln 2=25ms$，有 $R_2C_1=36.07ms$;

可取 $C_1=1uF$, $R_2=36k\Omega$, $R_1=72k\Omega$;

2)$tw=R_3C_2\ln 3=45ms$,有 $R_3C_2=40.96ms$；

可取 $C_2=1uF$, $R_3=41k\Omega$。



姓名：_____学号：_____

六、Verilog（共 10 分，得分_____）

下面给出的 Verilog 代码：

（1）请分析 sub_circuit 模块是什么常用逻辑器件？

（2）请用包括 sub_circuit 模块描述的常用逻辑元件绘制 Verilog 代码对应的完整电路图，在图上标出输入 SW 和 KEY，以及输出 LEDR。画出关于 LEDR[3:0]的状态转换图，并分析 some_thing 模块的主要功能。

解：

（1）sub_circuit 模块是带同步复位的 T 触发器：T=in, clk=edge_1, clr=edge_2, Q=out;

（2）

当 SW[0]=0 时，同步清零；

当 SW[1]=0 时，U1,U2,U3,U4 状态保持；

当 SW[1]=1 时，

Q1 翻转；

Q2 在 Q1=1 时翻转；

Q3 在 Q2Q1=11 时翻转；

Q4 在 Q3Q2Q1=111 时翻转；

所以 some_thing 模块是带 SW[0]同步清零和 SW[1]使能的 4 位二进制同步加法计数器。

```
module some_thing (SW, KEY, LEDR);
   input [1:0] SW ;
   input [0:0] KEY ;
   output [3:0] LEDR;

   wire thing_1 = KEY[0];
   wire thing_2 = SW[0];

   wire [3:0] Z;
   wire [3:0] edgar;

   assign edgar[0] = SW[1];
   sub_circuit U1 (edgar[0], thing_1, thing_2, Z[0]);
   assign edgar[1] = Z[0] & edgar[0];
   sub_circuit U2 (edgar[1], thing_1, thing_2, Z[1]);
   assign edgar[2] = Z[1] & edgar[1];
   sub_circuit U3 (edgar[2], thing_1, thing_2, Z[2]);
   assign edgar[3] = Z[2] & edgar[2];
   sub_circuit U4 (edgar[3], thing_1, thing_2, Z[3]);


   assign LEDR = Z;


endmodule


module sub_circuit(in, edge_1, edge_2, out);
   input in, edge_1, edge_2;
   output reg out;

   always @(posedge edge_1)
      if (edge_2 == 1'b0)
         out <= 1'b0;
      else if (in)
         out <= ~out;
      else
         out <= out;

endmodule
```






七、时序逻辑电路（共 16 分，得分_____）

下图是由 D 触发器构成的时序逻辑电路，x 为输入，z 为输出信号。

（1）分析这个时序逻辑电路，画出状态转换图；


（2）用 JK 触发器重新设计这个时序逻辑电路，写出触发器驱动方程（激励函数）和输出方程，并画出电路图。



解：

（1）$Q^*_1=D_1=X(Q_1+Q_2)$，$Q^*_2=D_2=X(Q_1+Q'_2)$，

$Z=Q'_1+D_2=Q'_1+X(Q_1+Q'_2)=Q'_1+X$；



（2）因为 $Q^*=JQ'+K'Q$，


$Q^*_1=X(Q_1+Q_2)=XQ_1+XQ_2(Q_1+Q'_1)=(XQ_2)Q'_1+(X)Q_1$

$Q^*_2=X(Q_1+Q'_2)=XQ_1(Q_2+Q'_2)+XQ'_2=XQ'_2+(XQ_1)Q_2$

有驱动方程：$J_1=XQ_2$，$K_1=X'$；

$J_2=X$，$K_2=(XQ_1)'$；

输出方程：$Z=Q'_1+X$；



八、控制器（共 15 分，得分_____）

有一木材裁料自动加工设备，其微码控制器微程序存储器内容如下所示：

微程序地址 $uA_2uA_1uA_0$	微码程序
0 0 0	1 0 0 0 0 0 0 0 0 1
0 0 1	0 1 0 0 0 0 0 0 1 0
0 1 0	0 0 0 0 0 1 0 0 1 0
0 1 1	0 0 1 0 0 0 1 0 1 1
…	…
1 1 1	0 0 0 1 1 0 0 1 1 1

其中，输出控制信号 5 个，按顺序为：1）启动加工设备信号 A；2）启动送料机构送料信号 B；3）启动延时电路的信号 D，延时时间 T=5 秒；4）停止加工设备信号 X；5）停止送料信号 Y。

反馈信号 2 个为：1）送料机构木料状态信号 W，W=0 有木料，W=1 无木料，在 P(1)有效时测试判别。2）延时单稳态电路模块输出信号 R，R=0 延时未到，R=1 延时到（5 秒），在 P(0)有效时测试判别。

微地址修改逻辑为：$\mu A_2 = P(0)\cdot \mathrm{R}\cdot T_3$ ，$\mu A_0 = P(1)\cdot \mathrm{W}\cdot T_3$ 。


根据以上信息，请指出其微指令格式，并对各字段做必要说明，画出相应微程序控制器电路框图，并画出算法流程图 ASM 图。

解：

（1）微指令格式：

A B D X Y	P(1) P(0)	uA_2 uA_1 uA_0
控制信号	判别位	下地址

（2）微程序控制器电路框图　微地址修改逻辑改连到微地址寄存器 SD 置数端



（3）ASM 图

