浙江大学 2021 －2022 学年 春夏 学期

《 数字系统设计 》课程期末考试试卷

课程号： 671C0050 ，开课学院： 信息与电子工程学院

考试试卷： √A 卷、B 卷（请在选定项上打 √）

考试形式： √闭、开卷（请在选定项上打 √），允许带 计算器 入场

考试日期： 2022 年 6 月 21 日，考试时间： 120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名： 参考答案 学号： _____ 所属院系（专业）： _____

题序	一	二	三	四	五	六	七	八	总 分
得分									
评卷人									

一、判断题(共 15 分，得分_____） 在下方的表格中对应题号填入 √（正确）或×（错误）

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
F	F	F	√	F	√	F	F	F	F	F	√	F	√	F

1、在不影响逻辑功能的情况下，CMOS 与非门的多余输入端可通过电阻接地。

2、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

3、只使用与非门的逻辑电路不是时序逻辑电路。

4、只有一个变量不同的两个最大项的乘积等于各相同变量之和。

5、一个三态门可以通过使能电平控制实现输入或输出双向数据传输。

6、因为 EPROM 属于只读存储器，所以正常工作时无法对它进行写操作

7、单稳态触发器有一个稳定状态，两个暂稳状态。

8、固 0 和固 1 故障模型可以覆盖所有开路固定故障和短路固定故障。

9、逻辑函数化简中无关项、任意项可以为 0 或 1，约束项一般只能取 0 值。

10、将 JK 触发器的两个输入端连在一起作为 D 端就可以构成 D 触发器。

11、门电路内部三极管作为开关使用时，要提高开关速度，可以增加饱和深度。

12、对于一个由与非门组成的 SR 锁存器，要让该锁存器保持原态，输入信号应为 S=R=1。

13、摩尔型时序电路的输出既与外输入也与内部状态有关。

14、64K×16 位 E^2PROM 芯片有 16 条地址线和 16 条数据线。

15、数字系统的控制部件通过控制线向执行部件发出的各种控制信号称为微操作。

二、逻辑化简（共 8 分，得分_____）

将下列逻辑函数化为最简与-或表达式。

1. $Y=\overline{(CD+\overline{(\overline{CE}+\overline{A}B)D)}}+B\overline{(A+\overline{C})}$

$$
\begin{aligned}
Y&=(\overline{C}+\overline{D})\overline{(\overline{CE}+\overline{A}B)}D+\overline{A}BC\\
&=(\overline{C}+\overline{D})(\overline{C}+\overline{E}+\overline{A}B)D+\overline{A}BC\\
&=\overline{C}D+\overline{C}D\overline{E}+\overline{A}B\overline{C}D+\overline{A}BC\\
&=\overline{C}D+\overline{A}BC
\end{aligned}
$$


2. $Y=(\bar{A}\bar{C}\,\bar{D}+\bar{B}\bar{D}+BD)\oplus(\bar{A}B\bar{D}+\bar{B}D+BC\bar{D})$

用卡诺图之间的异或运算可以得到

$Y=B\overline{C}\overline{D}=\overline{B}+C+D$

三、门电路（共 6 分，得分_____）

下图所示电路，用 OC 门 G_1 和 G_2 的并联输出驱动三极管开关电路。要求 OC 门输出高电平时三极管 T 饱和导通，OC 门输出低电平时三极管 T 截止。已知 OC 门 7403 输出高电平时内部输出三极管的漏电流为 $I_{OH}\le 0.1$ mA，输出为低电平 $V_{OL}=0.2$ V 时允许流入的最大电流为 $I_{OL(max)}=16$ mA。三极管 T 的电流放大系数 $\beta=50$，集电极负载电阻 $R_c=1$ kΩ，饱和导通压降 $V_{CE(sat)}=0.1$ V，饱和导通内阻 $R_{CE(sat)}=20$ Ω，$V_{BE}=0.7$V。给定 $V_{CC1}=5$ V，$V_{CC2}=10$ V。请计算 R_L 取值的允许范围。



$$
\begin{aligned}
I_{BS}&=\frac{V_{CC2}-V_{CE(sat)}}{\beta(R_C+R_{CE(sat)})}=\frac{10-0.1}{50\times(1000+20)}\approx 0.2mA\\
R_L&\le\frac{V_{CC1}-V_{BE}}{2I_{OH}+I_{BS}}=\frac{5-0.7}{2\times 0.1+0.2}=10.8k\Omega\\
R_L&\ge\frac{V_{CC1}-V_{OL}}{I_{OL(\max)}}=\frac{5-0.2}{16}=0.3k\Omega
\end{aligned}
$$

四、组合逻辑电路（共 12 分，得分_____）

有一个四变量的具有约束条件的逻辑函数如下：

$F(A,B,C,D)=B\overline{C}D+\overline{A}BC\overline{D}+A\overline{B}\overline{C}D+\overline{A}\overline{B}CD$，约束条件为 $\overline{C\oplus D}=0$。

1、用卡诺图法将此逻辑函数化简为最简与-或表达式；

2、如果输入只有原变量，以 AB 作为地址输入端，只用一个 4 选 1 数据选择器实现该函数 F（不允许使用反相器）；

3、函数是否存在竞争-冒险？若有请写出消除了竞争-冒险后的函数最简与-或表达式（假设输入变量每次只有一个改变状态），若没有请说明理由。

1. $F=\overline{A}B+A\overline{C}$ 或 $F=\overline{A}B+AD$； $D=\overline{C}$

2. 没有反相器，只能选择 $F=\overline{A}B+AD$，数据端：0, 1, D, D

3. 有：$F=\overline{A}B+A\overline{C}+B\overline{C}$ 或 $F=\overline{A}B+AD+BD$

五、时序逻辑电路（共 15 分，得分_____）

试用 D 触发器、8 选 1 数据选择器和门电路设计一个序列信号发生器，要求当 M=0 时产生序列信号 100110，当 M=1 时产生序列信号 10010110。要求写出设计过程，画出电路图，标明序列信号输出端。

用 3 个 D 触发器构成计数器，$Q_2Q_1Q_0$ 作为选择器地址输入。

M=1 时计数器正常计数，数据选择器地址 000-111 依次输入 10010110；

M=0 时，**100(10)110 跳过 011-100，或者 1001(01)10 跳过 100-101，或者 10(01)0110 跳过 010-011**

计数器按 000->001->010->101->110->111->000…的方式计数。有：

$Q_2Q_1Q_0$	$Q_2{}^*Q_1{}^*Q_0{}^*$	M	备注	或	$Q_2Q_1Q_0$	$Q_2{}^*Q_1{}^*Q_0{}^*$	M	备注
0 0 0	0 0 1	X			0 0 0	0 0 1	X	
0 0 1	0 1 0	X			0 0 1	0 1 0	1	
0 1 0	0 1 1	1			0 0 1	1 0 0	0	
0 1 0	1 0 1	0			0 1 0	0 1 1	X	(1)
0 1 1	1 0 0	X	(1)		0 1 1	1 0 0	X	(1)
1 0 0	1 0 1	X	(1)		1 0 0	1 0 1	X	
1 0 1	1 1 0	X			1 0 1	1 1 0	X	
1 1 0	1 1 1	X			1 1 0	1 1 1	X	
1 1 1	0 0 0	X			1 1 1	0 0 0	X	

$Q_2{}^*=Q_2Q_1'+Q_2Q_0'+Q_2'Q_1Q_0+Q_2'Q_1M'$


$Q_1{}^*=Q_1'Q_0+Q_1Q_0'M+Q_2Q_1Q_0'$

$Q_0=Q_0'$

$Q_2{}^*=Q_2Q_1'+Q_2Q_0'+Q_2'Q_1Q_0+Q_2'Q_0M'$

$Q_1{}^*=Q_1Q_0'+Q_1'Q_0M+Q_2Q_1'Q_0$

$Q_0=Q_0'$





六、Verilog（共 10 分，得分_____）


1. 下面的 Verilog 代码会被综合成哪个电路？请将正确的标号填在括号（ A ）内。

```
wire [1:0] a;
wire clk;
reg [1:0] b, c, d;
```

```
always @(posedge clk) begin
    b <= a;
    c = b + 2'b1;
    d <= c + 2'b2;
end
```







2. 有一个 16 条目的异步读写 RAM，每个条目中存放了一个无符号数。设计电路以找到所有条目中最小的数，请补全下面的 Verilog 代码（填到后面空表格内）。

```
reg [7:0] ram [0:15];
reg [(a) :0] addr;
reg [(b) :0] minimun;

always @(posedge clk) begin
    if (rst)
        addr <= 0;
    else
        addr <= addr + 1;
end
always @(posedge clk) begin
    if (rst)
        minimum <= ram[0];
    else
        minimum <= (ram[addr] < minimum) ? (c) : minimum;
end
```


(a)	3
(b)	7
(c)	ram[addr]


七、控制器设计（共 22 分，得分_____）


有一控制器状态图如下所示，其中 X_1X_0 为外部输入，Y 为输出，且 X_1X_0=11 不会出现。

（1） 请以 16 进制同步加法器 74161 及其它必要器件设计此控制器。写出状态表，写出设计过程，画出电路图。

（2） 如用微程序控制器设计此控制器，请画出 ASM 流程图，设计指令格式，并做必要说明，写出相应的微控制器代码。









CLK	R_D'	*LD'*	*EP* *ET*	工作状态
X	0	X	X X	置 0（异步）
↑	1	0	X X	预置数（同步）
X	1	1	0 1	保持（包括C）
X	1	1	X 0	保持（C=0）
↑	1	1	1 1	计数

(1) 输入 10 时 S0->S1->S2->S3->S4，可用计数器的计数功能实现。


$ET=1, EP=\overline{S_4 X_1 \overline{X_0}}$

输入 0X 时任何状态全部回到 S0，可用同步置数功能实现。

$\overline{LD}=X_1, Y=S_3\overline{X_1}X_0$，其中，$S_4=Q_2, S_3=Q_1Q_0$

$Q_2Q_1Q_0$	$Q_2^*Q_1^*Q_0^*$	X_1 X_0	Y
0 0 0	0 0 0	0 x	0
	0 0 1	1 0	0
0 0 1	0 0 0	0 x	0
	0 1 0	1 0	0
0 1 0	0 0 0	0 x	0
	0 1 1	1 0	0
0 1 1	0 0 0	0 x	X_0
	1 0 0	1 0	0
1 0 0	0 0 0	0 x	0
	1 0 0	1 0	0

(2) ASM 流程图



指令格式

微命令	判别位	下地址
Y	P_1P_0	$uA_2uA_1uA_0$

为了在 S3 时输出不同的微命令，默认下地址改为 110，并增加 2 条指令（100 和 101）。则微程序流程图略有不同。

存储地址	输出 Y	判别位 P_1P_0	下地址
000	0	10	001
001	0	10	010
010	0	10	011
011	0	11	110
100	0	00	000
101	1	00	000
110	0	10	110

当有判别位 P_1 时，根据 X_1=0 修改默认地址为 000；


当有判别位 P_0 时，根据 X_0 修改默认地址 110 为 $10X_0$；


地址复位端： $Re_2' = P_1'X_1 + T3'$，$Re_1' = (P_1'X_1 + P_0') + T3'$，$Re_0' = (P_1'X_1 + X_0) + T3'$

地址置数端：$Sd_0' = (X_0T3)'$。（假设在 T3 时刻开始）

八、脉冲电路（共 12 分，得分_____）

分析下图所示的 NE555 应用电路。





1、两个 555 定时器各自组成什么功能的电路？按钮 S 未按时，两电路工作在什么状态？

2、定量描述每按动一次（短时间）按钮后两个 555 定时器如何工作？并计算时间参数。

3、画出每次按动按钮后，两个 555 定时器的输出电压波形示意图。

1. 左边 555 定时器构成的单稳态触发电路，处于稳态状态，输出为 0；
   右边 555 定时器构成的多谐振荡器处于清零状态。

2. 每按动一次按钮，左边单稳态触发电路产生一个宽度为 t 的正向脉冲输出，$t = R_2C_1\ln 3 = 1.1s$；右边的定时器开始振荡，输出脉冲波形，振荡周期为 $T = (R_3+2R_4)C_2\ln 2 = 0.97ms$。

