浙江大学 2017 - 2018 学年 春夏 学期

《 数字系统设计 》课程期中考试试卷

课程号：111C0120，开课学院：信息与电子工程学院

考试形式：√闭、开卷（请在选定项上打√），允许带 计算器 入场

考试日期：2018 年 5 月 5 日，考试时间：120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名：_____学号：_____所属院系（专业）：_____

题序	一	二	三	四	五	六	七	八	总 分
得分									
评卷人									

一、判断题（共 15 分，得分_____）在表格中对应填入√（正确）或×（错误）

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
√	√	×	×	×	×	×	×	×	×	×	×	×	×	×

1. 任何逻辑函数式都可以转化成只包含与非运算的等价形式。
2. $(0.8125)_{10} = 0.1101_2$ 。
3. 逻辑式 $AB + A'C + BCD + C + CE = AB + AC' + C$ 恒成立。
4. 将 2018 个“1”异或起来得到的结果是 1。
5. 用卡诺图化简逻辑函数时，偶数个相邻的最小项都可以合并。
6. 只有一个输入信号的组合逻辑电路不可能产生竞争-冒险现象。
7. 对于一个 n 变量的逻辑函数，如果它的最大项表达式由 k 个最大项组成，则它的对偶式的最小项表达式将由 $2^n - k$ 个最小项组成。
8. Moore 型时序电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量。
9. 一个 5 变量的逻辑函数，总是可以由一个 8 选 1 数据选择器实现，而不需要任何额外的门电路（假设变量的反变量已经获得）。
10. 组合逻辑电路的结构特点表现为：无记忆元件，可以有反馈电路。
11. 共阳发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
12. 在时钟脉冲的一个变化周期中，主从结构的触发器的主触发器状态只改变一次。

13. 所有的译码器，对应于每一代码都只有一条线有输出。

14. 根据反演律，可得出等式 $\overline{A+B\cdot C}=\overline{A}\cdot\overline{B}+\overline{C}$ 。


15. 若两个函数的最简与或表达式不同，则这两个逻辑函数不相等。

二、 逻辑代数(共 14 分，得分_____)

逻辑函数 $F(A,B,C,D)=\sum m(2,3,4,6,7,8)+\sum d(0,1,5,10)$，其中 d 为任意项。

（1）用卡诺图法化简下列逻辑函数 F，要求写出最简“与-或”式；
（2）判断是否有竞争冒险，若有则用增加冗余项的方法消除；
（3）利用一个 16 选 1 数据选择器来实现得到的 F，并画出电路图。


(1)



$F=\overline{A}+\overline{B}\overline{D}$


(2) 无.

(3)



四、 组合电路（共 13 分，得分_____）

试仅用 3 片 8 选 1 数据选择器实现一个 2 位二进制加法器（2 位二进制数 BA 加上 2 位二进制数 DC，得到一个 3 位二进制数 ZYX），假设输入可以直接使用输入变量的反变量，以及逻辑 0 和逻辑 1。（要求写出设计思路和设计过程）



五、 电路设计(共 15 分，得分_____)

图 5-1 所示是一种 1 比特数据比较器单元的逻辑框图，输入为A_n，B_n，G_{n+1}，L_{n+1}，输出为G_n，L_n，G 和 L 分别表示 A 大于 B 和 A 小于 B。如果 G 和 L 都为 0，则表示 A=B，且 G 和 L 不会同时为 1。

2 个 k 位的二进制数 A 和 B 可以用 k 个这种数据比较器单元按如图 5-2 所示方式进行比较。图中 A 和 B 的最高位分别为A_{k-1}和B_{k-1}，而A_0和B_0为最低位，比较的输出结果为 G_0和 L_0，最高位的输入G_{n+1}和L_{n+1}接逻辑 0。比较从最高位到最低位逐位进行。




图 5-1




图 5-2

如果G_{n+1}和L_{n+1}输入指示高位已经建立 A> B 或 A <B，则单元 n 必须将结果传播到G_n和L_n。但是，如果G_{n+1}和L_{n+1}指示高阶比特相等，则单元 n 必须比较该单元输入的A_n和B_n的比特以确定 A> B，A <B 或 A = B 并在该单元的输出信号G_n和L_n中给出结果。

1）给出$G_n = G_n(A_n, B_n, G_{n+1}, L_{n+1})$和$L_n = L_n(A_n, B_n, G_{n+1}, L_{n+1})$的逻辑表达式。

$$G_n = G_{n+1} + \overline{L_{n+1}}\, A_n \overline{B_n}$$

$$L_n = L_{n+1} + \overline{G_{n+1}}\, \overline{A_n}\, B_n$$

2）由于 G 信号和 L 信号通过每个比较器单元传播有延迟，所以我们可以通过重新设计比较器单元一次比较两个比特，如图 5-3 所示，以使 G 和 L 信号需要传播经过的比较器单元数目减半，进而使比较器工作得更快。

试按照下列形式给出G_n和L_n的逻辑表达式（f 和 g 为未知逻辑函数）。

$$G_n = G_{n+2} + \overline{L_{n+2}} \cdot f(A_{n+1}, B_{n+1}, A_n, B_n),$$
$$L_n = L_{n+2} + \overline{G_{n+2}} \cdot g(A_{n+1}, B_{n+1}, A_n, B_n).$$

$G_n = G_{n+2} + \overline{L_{n+2}} \cdot [A_{n+1}\overline{B_{n+1}} + (A_{n+1}B_{n+1} + \overline{A_{n+1}}\,\overline{B_{n+1}})A_nB_n]$

$L_n = L_{n+2} + \overline{G_{n+2}} \cdot [\overline{A_{n+1}}B_{n+1} + (A_{n+1}B_{n+1} + \overline{A_{n+1}}\,\overline{B_{n+1}})\overline{A_n}B_n]$

或

$G_n = G_{n+2} + \overline{L_{n+2}} \cdot [A_{n+1} \cdot \overline{B_{n+1}} + A_n \cdot \overline{B_n} \cdot (A_{n+1} + \overline{B_{n+1}})]$

$L_n = L_{n+2} + \overline{G_{n+2}} \cdot [\overline{A_{n+1}} \cdot B_{n+1} + \overline{A_n} \cdot B_n \cdot (A_{n+1} + \overline{B_{n+1}})]$




图 5-3

六、 触发器电路（共 15 分，得分_____）

如图 6-1 所示，D 触发器是正边沿触发器，图 6-2 给出了时钟 CP 以及输入 K 的时序图。

（1） 试写出电路次态输出Q^{n+1}的逻辑表达式；

（2） 画出Q 和Q'的时序图。

1, $Q^{n+1} = K \oplus \overline{Q^n} = K \odot Q^n$




图 6-1




图 6-2

七、 时序电路分析（16 分，得分_____）

分析图 7 所示同步时序电路的逻辑功能，并要求写出分析过程：

1）写出触发器的驱动方程；

2）列出触发器特性方程，并写出电路的状态方程；

3）画出电路的状态转换图（要求规范）；

4）根据状态转换图，试分析和说明该电路的功能、能否自启动。





图 7

1) $\begin{cases} J_0 = K_0 = 1 \\ J_1 = \overline{Q_2^n} Q_0^n, \quad K_1 = Q_0^n \\ J_2 = Q_1^n \cdot Q_0^n, \quad K_2 = Q_0^n \end{cases}$

2) 特性方程：$Q^* = J\overline{Q} + \overline{K}Q$

状态方程：$\begin{cases} Q_2^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n + Q_2^n \overline{Q_0^n} \\ Q_1^{n+1} = \overline{Q_2^n}\,\overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases}$


3)



4) 六进制计数器，能自启动.

八.

方法 A 电路：



方法 B 电路：

