
期中卷&作业讲解

孙汇博


5.8

期中情况

- 平均分：72.1
- 中位数：76



期中情況



均分：12.0
得分率：0.80

一、（共 15 分）有一个四变量的具有约束条件的逻辑函数如下：

$F(A,B,C,D) = BC'D+A'BCD'+AB'C'D$，约束条件为 $\overline{C \oplus D} = 0$。


1) 用卡诺图法将此逻辑函数化简成最简与或式；

2) 以 AB 作为地址输入端，用 4 选 1 数据选择器实现函数 F（允许使用反相器），画出电路图；

3) 写出消除了竞争-冒险后的函数最简与或式。

解：$\overline{C \oplus D} = CD + \bar{C}\bar{D} = 0$，则 $CD = 0$ 且 $\bar{C}\bar{D} = 0$，有 $C,D = \{01, 10\}$ 约束。即 $C = \bar{D}$


①



$F = \bar{A}B + AD$

或 $F = \bar{A}B + A\bar{C}$

②



③ 当 $B=1$，$D=1$（或 $C=0$）

$F = \bar{A} + A = 1$ 增加 BD

$F = \bar{A}B + AD + BD$

竞争-冒险（组合逻辑）

- 教材 P194-199

$F = \bar{A}B + AD$

4.9.2 检查竞争-冒险现象的方法

在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争-冒险现象存在。

如果输出端门电路的两个输入信号 A 和 A' 是输入变量 A 经过两个不同的传输途径而来的（如图 4.9.3 所示），那么当输入变量 A 的状态发生突变时输出端便有可能产生尖峰脉冲。因此，只要输出端的逻辑函数在一定条件下能简化成

$$Y = A + A' \quad \text{或} \quad Y = AA'$$

则可判定存在竞争-冒险现象。

公式法

三、修改逻辑设计

以图 4.9.4(a)所示电路为例，我们已经得到了它输出的逻辑函数式为 $Y=AB+A'C$，而且知道在 $B=C=1$ 的条件下，当 A 改变状态时存在竞争-冒险现象。

根据逻辑代数的常用公式可知

$$Y=AB+A'C=AB+A'C+BC \tag{4.9.1}$$

我们发现，在增加了 BC 项以后，在 $B=C=1$ 时无论 A 如何改变，输出始终保持 $Y=1$。因此，A 的状态变化不再会引起竞争-冒险现象。

因为 BC 一项对函数 Y 来说是多余的，所以将它称为 Y 的冗余项，同时将这种修改逻辑设计的方法称为增加冗余项的方法。增加冗余项以后的电路如图 4.9.6 所示。

用增加冗余项的方法消除竞争-冒险现象适用范围是很有限的。由图 4.9.6 所示电路中不难发现，如果 A 和 B 同时改变状态，即 AB 从 **10** 变为 **01** 时，电路仍然存在竞争-冒险现象。可见，增加了冗余项 BC 以后仅仅消除了在 $B=C=1$ 时，由于 A 的状态改变所导致的竞争-冒险。





图 4.9.6　用增加冗余项消除竞争-冒险现象

$F=\bar{A}B+AD$



卡诺图法
（看相切）

$F=\bar{A}B+AD$

或 $F=\bar{A}B+A\bar{C}$

竞争-冒险（时序逻辑）

- 教材 P336-339

异步





图 6.6.1　说明时序电路竞争-冒险现象的例子

计数器由 3 个主从 *JK* 触发器 FF_1、FF_2、FF_3 和两个反相器 G_1、G_2 组成。其中 FF_1 工作在 $J_1=K_1=1$ 的状态，每次 CLK_1 的下降沿到达时它都要翻转。FF_2 同样也工作在 $J_2=K_2=1$ 的状态，所以每次 Q'_1 由高电平跳变为低电平时都要翻转。FF_3 的情况要复杂一些。由于 CLK_3 取自 Q_1（经过两级反相器延迟），而 $J_3=K_3=Q_2$，FF_2 的时钟信号又取自 Q'_1，因而当 FF_1 由 **0** 变成 **1** 时 FF_3 的输入信号和时钟电平同时改变，导致了竞争-冒险现象的发生。



同步
（仅在时钟偏移时）

图 6.6.3(a)中的移位寄存器就是这样的一个例子。由于触发器的数目较多，所以采用分段供给时钟信号的方式。触发器 $FF_1 \sim FF_{12}$ 的时钟信号 CLK_1 由门 G_1 供给，$FF_{13} \sim FF_{24}$ 的时钟信号 CLK_2 由门 G_2 供给。如果 G_1 和 G_2 的传输延迟时间不同，则 CLK_1 和 CLK_2 之间将产生时间差，发生时钟偏移现象。


时钟信号偏移有可能造成移位寄存器的误动作。譬如说，G_1 的传输延迟时间 t_{pd1} 比 G_2 的传输延迟时间 t_{pd2} 小得多，如图 6.6.3(b)所示，则当 CLK' 输入一个负跳变时 CLK_1 的上升沿将先于 CLK_2 的上升沿到达，使 FF_{12} 先于 FF_{13} 动作。如果两个门的传输延迟时间之差大于 FF_{12} 的传输延迟时间，那么 CLK_2 的上升沿到 FF_{13} 时 FF_{12} 已经翻转为新状态了。这时 FF_{13} 接收的是 FF_{12} 的新状态，而把 FF_{12} 原来的状态丢失了，移位的结果是错误的。

均分：9.8
得分率：0.65

二、（共 15 分）

1、在下图中，三态门、非门均为 TTL 门， S 为开关，电压表内阻为 200KΩ，求下列情况下，电压表读数 Y1=?　（8 分）

a) A=0.3V, C=0.3V, S 断开；
b) A=0.3V, C=0.3V, S 接通；
c) A=3.6V, C=0.3V, S 接通；
d) A=3.6V, C=0.3V, S 断开。




解：ⓐ 截止，Y_1=H，TTL 门高 V=3.6V


ⓑ 饱和　Y_1=H，TTL 门高 V=3.6V 左右.

ⓒ 饱和　Y_1=L，TTL 门低 V=0.3V 左右 有灌电流


ⓓ 截止　Y_1=L，TTL 门低 V=0V 左右. 无灌电流.

TTL门的输入/输出电流








3.6V和0.3V是怎么来的?




a) A=0.3V, C=0.3V, S 断开;










b) A=0.3V, C=0.3V, S 接通；







c) A=3.6V, C=0.3V, S 接通：






d) A=3.6V, C=0.3V, S 断开。






带使能端：



2、下图所示是一个 TTL 反相器驱动二输入 TTL 门的电路，G1 是 TTL 反相器。已知 TTL 反相器低电平输出电流最大值 16mA，高电平输出电流最大值 -0.4mA。TTL 门电路低电平输入电流最大值-1.0mA，高电平输入电流最大值 40μA。当二输入 TTL 门分别为与非门、或非门时，按题图所示连接方法，分别计算 TTL 反相器能驱动多少个二输入 TTL 门。(7 分)



解：① 与非门，输入只有一个电流输出

$$\begin{cases} I_{OL}=16mA, & I_{IL}=-1.0mA\times 1, \\ I_{OH}=-0.4mA, & I_{IH}=40\mu A\times 2 \end{cases}$$

$N_L=16$，$N_H=5$，

所以 $N=5$

② 或非门，输入每端一个电流输出。

$$\begin{cases} I_{OL}=16mA, & I_{IL}=-1.0mA\times 2, \\ I_{OH}=-0.4mA, & I_{IH}=40\mu A\times 2, \end{cases}$$

$N_L=8$，$N_H=5$

所以 $N=5$。





图 3.4.35　与输入端并联时的总输入电流

2、下图所示是一个 TTL 反相器驱动二输入 TTL 门的电路，G1 是 TTL 反相器。已知 TTL 反相器低电平输出电流最大值 16mA，高电平输出电流最大值 -0.4mA。TTL 门电路低电平输入电流最大值-1.0mA，高电平输入电流最大值 40μA。当二输入 TTL 门分别为与非门、或非门时，按题图所示连接方法，分别计算 TTL 反相器能驱动多少个二输入 TTL 门。(7 分)



解：① 与非门，输入只有一个电流输出

$$\begin{cases} I_{OL}=16mA, & I_{IL}=-1.0mA\times 1, \\ I_{OH}=-0.4mA, & I_{IH}=40\mu A\times 2 \end{cases}$$

$N_L=16$，$N_H=5$，

所以 $N=5$

② 或非门，输入每端一个电流输出。

$$\begin{cases} I_{OL}=16mA, & I_{IL}=-1.0mA\times 2. \\ I_{OH}=-0.4mA, & I_{IH}=40\mu A\times 2, \end{cases}$$

$N_L=8$，$N_H=5$

所以 $N=5$.





图 3.4.36　或输入端并联时的总输入电流

均分：13.6
得分率：0.90


三、(15 分) 设计一个组合逻辑电路去验证与非门的输出是否正确，如果输出有误(本该输出 '1' 却输出 '0'，或者本该输出 '0' 却输出 '1')，则使 LED 点亮，如下图所示。请写出真值表，并用 3 线-8 线译码器和门电路实现此检测电路，画出电路。



解：

根据 x 是否正确可得下面真值表：

a	b	x	f	正确否
0	0	0	1	√
0	0	1	0	×
0	1	0	1	√
0	1	1	0	×
1	0	0	1	√
1	0	1	0	√
1	1	0	0	×
1	1	1	1	



(如果3-8译码器反相输出则用与非门即可)。

3.没用译码器-4
真值表错一个-3，错两个-5
1和0全反-7
输入接错-1
最后门用错-1
输出接地-1


均分：7.9
得分率：0.79

四、(10 分) 用图所示一个 4 位二进制加法器设计电路，输入是三位二进制数 X，输出 Z 是 (3X+1) 模 8，要求电路尽量简单。写出设计过程，画出电路，在电路中标明输入、输出。

解 $X = X_2X_1X_0$,

$Z = Z_2Z_1Z_0$,

$Z = 3X+1 = \{X_2, X_1, X_0, 0\} + \{X_2, X_1, X_0\} + 1$,



4.输入的最高位都接地也可
没用加法器-4
只画真值表-5
加了门电路-3

四、（10 分）用图所示一个 4 位二进制加法器设计电路，输入是三位二进制数 X，输出 Z 是（3X+1）模 8，要求电路尽量简单。写出设计过程，画出电路，在电路中标明输入、输出。

由于为三位二进制数 ~~Z mod8 = Z~~

~~Z = 3X + 1~~

X	X_2	X_1	X_0	(3X+1)mod8	Z
0	0	0	0	001	1
1	0	0	1	010	2
2	0	1	0	011	3
3	0	1	1	100	4
4	1	0	0	101	5
5	1	0	1	110	6
6	1	1	0	111	7
7	1	1	1	000	0

数由于加法器

$Z_0 = \overline{X_0}$


$Z_1 = X_1$

$Z_2 = X_2 \oplus X_1 \oplus X_0$

$Z_0 = \overline{X_0}$

$Z_1 = X_1$

$Z_2 = X_2 \oplus X_1 \oplus X_0$



把第三位空出来剩下即异或

如图

HW3

8. 设计一个四比特位 8421BCD 码乘以 5 的电路，要求输出也为 8421BCD 码，写出设计过程，画出电路。

1)用 4 线-16 线译码器及门电路实现此电路（只画出十位的 BCD 码电路即可）。

2)不用任何器件设计此电路，请写出设计过程，画出电路。

解：输入用 $A_3A_2A_1A_0$，输出要用两位 8421BCD 码来表示 $Y_7Y_6Y_5Y_4Y_3Y_2Y_1Y_0$。

换算成值，可以得到以下等式：

$$Y_7Y_6Y_5Y_4*10+Y_3Y_2Y_1Y_0*1=A_3A_2A_1A_0*5$$

右边进行化简，得到：

$$Y_7Y_6Y_5Y_4*10+Y_3Y_2Y_1Y_0*1=(A_3A_2A_1*2+A_0)*5=A_3A_2A_1*10+(A_0*5)*1$$

因为 A_0*5 不会产生进位，所以得到：

$$Y_7Y_6Y_5Y_4=A_3A_2A_1$$

$$Y_3Y_2Y_1Y_0=A_0*5$$

根据 A_0=0 或 1 两种情况，很容易得到以下结果：

$Y_7=0$　　$Y_3=0$

$Y_6=A_3$　　$Y_2=A_0$

$Y_5=A_2$　　$Y_1=0$

$Y_4=A_1$　　$Y_0=A_0$

8. 设计一个四比特位 8421BCD 码乘以 5 的电路，要求输出也为 8421BCD 码，写出设计过程，画出电路。

1)用 4 线-16 线译码器及门电路实现此电路（只画出十位的 BCD 码电路即可）。

2)不用任何器件设计此电路，请写出设计过程，画出电路。

按照第一小题的题意，要用 4 线-16 线译码器及门电路实现此电路（只画出十位的 BCD 码电路即可）。

利用 4 线-16 线译码器可以得到 $A_3A_2A_1A_0$ 的全部最小项；


还须注意的是必须除去无关项。

这里以 Y_6 为例， Y_5 和 Y_4 的解法是类似的。

$$Y_6 = A_3 = m_8 + m_9 + \ldots + m_{15} = m_8 + m_9 = \overline{\overline{m_8} \bullet \overline{m_9}}$$

$$Y_5 = A_2 = \sum m(4, 5, 6, 7, 12, 13, 14, 15) = \overline{\overline{m_4} \bullet \overline{m_5} \bullet \overline{m_6} \bullet \overline{m_7}}$$

$$Y_4 = A_1 = \sum m(2, 3, 6, 7, 10, 11, 14, 15) = \overline{\overline{m_2} \bullet \overline{m_3} \bullet \overline{m_6} \bullet \overline{m_7}}$$



8. 设计一个四比特位 8421BCD 码乘以 5 的电路，要求输出也为 8421BCD 码，写出设计过程，画出电路。

1)用 4 线-16 线译码器及门电路实现此电路（只画出十位的 BCD 码电路即可）。


2)不用任何器件设计此电路，请写出设计过程，画出电路。

真值表法：

输入	A3	A2	A1	A0	乘 5	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	5	0	0	0	0	0	1	0	1
2	0	0	1	0	10	0	0	0	1	0	0	0	0
3	0	0	1	1	15	0	0	0	1	0	1	0	1
4	0	1	0	0	20	0	0	1	0	0	0	0	0
5	0	1	0	1	25	0	0	1	0	0	1	0	1
6	0	1	1	0	30	0	0	1	1	0	0	0	0
7	0	1	1	1	35	0	0	1	1	0	1	0	1
8	1	0	0	0	40	0	1	0	0	0	0	0	0
9	1	0	0	1	45	0	1	0	0	0	1	0	1

很容易得到上述简单的结果。

五、（15分）分析题图所示的由JK触发器和门电路组成的同步时序电路。
1）写出触发器的驱动（激励）函数、次态方程最简式、电路输出函数C；
2）画出电路的完整状态转换图，指出电路的具体功能，并说明能否自启动。



均分：12.2
得分率：0.82

解：① 驱动方程

$$\begin{cases} J_0=1, K_0=1 \\ J_1=\overline{Q_2}Q_0, K_1=Q_2Q_0 \\ J_2=Q_1Q_0, K_2=Q_0 \end{cases}$$


状态方程

$$\begin{cases} Q_2^{n+1}=\overline{Q_2}Q_1Q_0+Q_2\overline{Q_0} \\ Q_1^{n+1}=\overline{Q_2}\,\overline{Q_1}Q_0+Q_2Q_1+Q_1\overline{Q_0} \\ Q_0^{n+1}=\overline{Q_0} \end{cases}$$

输出方程，

$$C=Q_2Q_0$$

② 状态转换图




功能为6进制同步加法计数器（能自启动）

C为进位，能自启动。

六、(15 分)一个转换电路如下图所示。输入 3 位二进制码 $b_2b_1b_0$ 转换为格雷码 $g_2g_1g_0$，再进行二进制优先编码，g_2 是最高位优先，输出为 c_1c_0 和 V(输出 V 是有效位，当 3 位格雷码中有 1 位及以上为 1 时，V=1；当 V=0 时，不用考虑 c_1 和 c_0)。


1) 要求写出真值表，用最少的与非门实现，写出化简过程，并画出电路图；

2) 设计其中的格雷码转换器，输出 $g_2g_1g_0$，要求只用一个 3 线/8 线译码器 74LS138（S1=0 或 S3'+S2'=1 时，输出全为高）和一个 8 线/3 线编码器 74LS148（见功能表）实现，请写出设计步骤，并画出电路图。



三位格雷码


十进制数	g_2 g_1 g_0
0	000
1	001
2	011
3	010
4	110
5	111
6	101
7	100



均分：9.0


得分率：0.60

$b_2\ b_1\ b_0$	$g_2\ g_1\ g_0$	$V\ C_1\ C_0$
0 0 0	0 0 0	0 x x
0 0 1	0 0 1	1 0 0
0 1 0	0 1 1	1 0 1
0 1 1	0 1 0	1 0 1
1 0 0	1 1 0	1 1 0
1 0 1	1 1 1	1 1 0
1 1 0	1 0 1	1 1 0
1 1 1	1 0 0	1 1 0




$$V = b_2 + b_1 + b_0 = \overline{\bar{b}_2\bar{b}_1\bar{b}_0}$$

$$C_1 = b_2$$



$$C_0 = \bar{b}_2 b_1$$




要化成的形式	化简的方法
与非与非	F化成最简与或式，再两次取反后再反演
与或非	$\overline{F}$化成最简与或式，再一次取反
或与	$\overline{F}$化成最简与或式，一次取反，外面再反演
或非或非	$\overline{F}$化成最简与或式，一次取反，里面再反演

2) 设计其中的格雷码转换器，输出 $g_2g_1g_0$，要求只用一个 3 线/8 线译码器 74LS138（S1=0 或 S3'+S2'=1 时，输出全为高）和一个 8 线/3 线编码器 74LS148（见功能表）实现，请写出设计步骤，并画出电路图。

三位格雷码

十进制数	g_2 g_1 g_0
0	000
1	001
2	011
3	010
4	110
5	111
6	101
7	100




74HC148功能表

输入									输出			
S'	I_0'	I_1'	I_2'	I_3'	I_4'	I_5'	I_6'	I_7'	Y_2'	Y_1'	Y_0'	Y_S' Y_{EX}'
1	X	X	X	X	X	X	X	X	1	1	1	1 1
0	1	1	1	1	1	1	1	1	1	1	1	0 1
0	X	X	X	X	X	X	X	0	0	0	0	1 0
0	X	X	X	X	X	X	0	1	0	0	1	1 0
0	X	X	X	X	X	0	1	1	0	1	0	1 0
0	X	X	X	X	0	1	1	1	0	1	1	1 0
0	X	X	X	0	1	1	1	1	1	0	0	1 0
0	X	X	0	1	1	1	1	1	1	0	1	1 0
0	X	0	1	1	1	1	1	1	1	1	0	1 0
0	0	1	1	1	1	1	1	1	1	1	1	1 0

二进制码 b2b1b0	译码器输入 A2A1A0	译码器输出 Y0'Y1'Y2'Y3'Y4'Y5'Y6'Y7'	优先编码器输入 I0'I1'I2'I3'I4'I5'I6'I7'	优先编码器输出 Y2'Y1'Y0'	格雷码 g2g1g0
000	000	0111_1111	XXXX_XXX0	000	000
001	001	1011_1111	XXXX_XX01	001	001
010	010	1101_1111	XXXX_0111	011	011
011	011	1110_1111	XXXX_X011	010	010
100	100	1111_0111	X011_1111	110	110
101	101	1111_1011	0111_1111	111	111
110	110	1111_1101	XX01_1111	101	101
111	111	1111_1110	XXX0_1111	100	100

Y0'	Y1'	Y2'	Y3'	Y4'	Y5'	Y6'	Y7'
I7'	I6'	I4'	I5'	I1'	I0'	I2'	I3'

2).



利用二进制对应关系一格管脚

{ 格雷码 { 0 1 3 2 6 7 5 4 }
{ 二进制 { 0,1,2,3,4,5,6,7 }

6.（1）真值表3分，三个式子一个1分，电路图2分，用了反相器不扣分
（2）八条线错一条-1分，扣到零为止
写出表达式给1分
连线全反-4

HW3

4. 设计代码转换电路，输入为 3 位格雷码，输出为二进制码。要求用一个 8 线-3 线优先级编码器 74LS148 和一个 3 线-8 线译码器 74LS138，不采用其它器件。

解：

将格雷码输入 3 线-8 线译码器，可以得到一个最小项；利用这个最小项输入 8 线-3 线优先级编码器，可以获得一个唯一的三位的编码，所以只用将两者连接好，就可以得到二进制码。


这里需要注意输入输出的有效性（高有效或是低有效）。

列表如下：（表中的格雷码和二进制码是对应的）

格雷码	译码器输出 $Y_0'Y_1'Y_2'Y_3'Y_4'Y_5'Y_6'Y_7'$	优先编码器输入 $I_0'I_1'I_2'I_3'I_4'I_5'I_6'I_7'$	二进制码
000	0111_1111	XXXX_XXX0	000
001	1011_1111	XXXX_XX01	001
011	1110_1111	XXXX_X011	010
010	1101_1111	XXXX_0111	011
110	1111_1101	XXX0_1111	100
111	1111_1110	XX01_1111	101
101	1111_1011	X011_1111	110
100	1111_0111	0111_1111	111

HW3

译码器输出	优先编码器输入
Y_0'	I_7'
Y_1'	I_6'
Y_3'	I_5'
Y_2'	I_4'
Y_6'	I_3'
Y_7'	I_2'
Y_5'	I_1'
Y_4'	I_0'



均分：7.6
得分率：0.51

七、（20 分）图 7.1 是一个时序电路，有两个输入 X、Y 和一个输出 Z。省略了从状态到自身的转换。“？”代表无关项，“!”表示逻辑取反。

1、画出状态转换表，包含现态、次态、输出。


2、完成如图 7.2 所示的时序图，画出输出波形图，并在图中标出相应的电路状态 State（A、B、C 或 D）。

3、采用 T 触发器及必要门电路实现该电路，要求写出触发器的输入激励函数，电路输出函数。

State / Z	X, Y			
	00	01	10	11
A	A	A	B	D
B	A/1	A	B	B
C	B	D	B	D
D	A	C	B	D

Input/Output: X,Y/Z

Default: Z=0





Input/Output: X,Y/Z


Default: Z=0

2、完成如图 7.2 所示的时序图，画出输出波形图，并在图中标出相应的电路状态 State（A、B、C 或 D）。

State / Z	X, Y			
	00	01	10	11
A	A	A	B	D
B	A/1	A	B	B
C	B	D	B	D
D	A	C	B	D

Input/Output: X,Y/Z


Default: Z=0



Q_1Q_0

Input/Output: X,Y/Z

Default: Z=0




7.（1）4分，（2）状态和波形图各2分，（3）卡诺图2分（式子对了就给），五个式子一个1分
（3）写出T触发器公式给1分
没化简不扣分

3、采用 T 触发器及必要门电路实现该电路，要求写出触发器的输入激励函数，电路输出函数。

State / Z	X, Y 00	01	10	11
A	A	A	B	D
B	A/1	A	B	B
C	B	D	B	D
D	A	C	B	D

Input/Output: X,Y/Z

Default: Z=0



Q_1Q_0

Input/Output: X,Y/Z

Default: Z=0

令

A：00

B：01

C：10

D：11

(3) $Q_1^* Q_0^*$

Q_1Q_0 \ XY	00	01	11	10
00	00	00	11	01
01	00	00	01	01
11	00	10	11	01
10	01	11	11	01

$\therefore Q_1^* = Q_1 Y + Q_0' X Y$

$Q_0^* = X + Q_1 Q_0'$

$Z = Q_1' Q_0 X' Y'$

$\because Q^* = T \oplus Q$

$\therefore T = Q^* \oplus Q$

$\therefore T_1 = Q_1 Y' + Q_1' Q_0' X Y$

$T_0 = Q_0 X' + Q_0' X + Q_1 Q_0'$

“异或”的性质

7. **可逆性**:

如果 $A \oplus B = C$，则 $A = B \oplus C$ 且 $B = A \oplus C$。

这一性质体现了异或运算的对称性和可逆性。

求输入激励函数

D触发器：D=Q*

JK触发器：将Q*中不含Q的项乘以（Q+Q’）


写成 Q*=（XXX）Q’+（YYY）Q的形式

则 J=XXX，K=（YYY）’

T触发器：T=Q*⊕Q

HW6

3. 试分析左图的计数器在 M=0 和 M=1 时各为几进制。74160 功能表如右所示。



CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0（异步）
↑	1	0	X	X	预置数（同步）
X	1	1	0	1	保持（包括C）
X	1	1	X	0	保持（C=0）
↑	1	1	1	1	计数

解：左图是采用同步置数法用 74160 接成的可变进制计数器。在 M=1 的状态下，当电路进入 $Q_3\ Q_2\ Q_1\ Q_0$=1001 以后，LD'=0。下一个 CLK 到达时将 $D_3\ D_2\ D_1\ D_0$=0100 置入电路中，使 $Q_3\ Q_2\ Q_1\ Q_0$=0100，再从 0100 继续做加法计数。因此，电路在 0100 和 1001 这六个状态间循环，构成**六进制计数器**。同理，在 M=0 的情况下，电路计到 1001 后置入 0010，形成**八进制计数器**。




图 6.3.30　获得任意进制计数器的两种方法


（a）置零法　（b）置数法

置零法：立即跳变回S0

置数法：等下一个clk

HW7

1. 试用两片同步十进制计数器 74160 设计一个同步三十一进制计数器。可以附加必要的门电路。74160 功能表如下所示。标明元件端口和输入输出端。




CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0（异步）
↑	1	0	X	X	预置数（同步）
X	1	1	0	1	保持（包括C）
X	1	1	X	0	保持（C=0）
↑	1	1	1	1	计数

解：

采用整体置数法，现将两片按同步连接的方式接成 10 x 10=100 进制计数器，然后用电路计为 30 的状态得到 LD'=0 信号，下一个 CLK 到来时置数为 0。这样电路从状态 0 开始计数，计入 31 个脉冲后将返回全零状态，形成三十一进制计数器，电路如下：

HW7



尽量不用整体置零法（即接R_D'），因为可靠性差，而且往往需要另加译码电路才能得到进位输出

HW7

3. 用十进制计数器 74160 和 8 选 1 数据选择器设计一个序列信号发生器，使之在一系列 CLK 信号作用下能周期性地输出“0010110111”的序列信号。

表 A6.29　题 6.29 的真值表

CLK 顺序	Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1

8 选 1 数据选择器 74HC151 输出逻辑式可写为

$$Y = D_0(A_2'A_1'A_0') + D_1(A_2'A_1'A_0) + D_2(A_2'A_1A_0') + D_3(A_2'A_1A_0) + D_4(A_2A_1'A_0') + D_5(A_2A_1'A_0) + D_6(A_2A_1A_0') + D_7(A_2A_1A_0)$$

由真值表写出 Z 的逻辑表达式，并化成与上式对应的形式则得到

$$Z = Q_3(Q_2'Q_1'Q_0') + Q_3(Q_2'Q_1'Q) + Q_3'(Q_2'Q_1Q_0') + 0(Q_2'Q_1Q_0) + Q_3'(Q_2Q_1'Q_0') + Q_3'(Q_2Q_1'Q_0) + 0(Q_2Q_1Q_0') + Q_3'(Q_2Q_1Q_0)$$

令$A_2 = Q_2$，$A_1 = Q_1$，$A_0 = Q_0$，$D_0 = Q_3$，$D_1 = Q_3$，$D_2 = Q_3'$，$D_3 = 0$，$D_4 = Q_3'$，$D_5 = Q_3'$，$D_6 = 0$，$D_0 = Q_3'$，则数据选择器的输出 Y 即所求 Z。所得到的电路图如下图所示。


（D_0~D_7：$Q_3Q_3101101$ 也正确）

HW7

3. 用十进制计数器 74160 和 8 选 1 数据选择器设计一个序列信号发生器，使之在一系列 CLK 信号作用下能周期性地输出“0010110111”的序列信号。

表 A6.29　题 6.29 的真值表

CLK 顺序	Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1



还剩HW5和quiz1的一题没讲，其余题目请自己学习答案

下周二发第八次作业，以及前八次的完成情况表

5.27 小测

5.29 习题课：作业+综合题 讲解

感 谢 聆 听