答案

# 浙江大学 2017 - 2018 学年 春夏 学期

## 《 数字系统设计 》课程期末考试试卷

课程号：671C0050，开课学院：信息与电子工程学院

考试试卷：√A 卷、B 卷（请在选定项上打√）

考试形式：√闭、开卷（请在选定项上打√），允许带 计算器 入场

考试日期：2018 年 7 月 7 日，考试时间：120 分钟

诚信考试，沉着应考，杜绝违纪。

考生姓名：仅供答卷 学号：_____ 所属院系（专业）：_____

| 题序 | 一 | 二 | 三 | 四 | 五 | 六 | 七 | 八 | 总 分 |
|---|---|---|---|---|---|---|---|---|---|
| 得分 | | | | | | | | | |
| 评卷人 | | | | | | | | | |

一、*判断题(共 12 分，得分_____)* 在下方的表格中对应题号填入√（正确）或×（错误）

| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 |
|---|---|---|---|---|---|---|---|---|---|---|---|
| × | × | × | √ | × | × | × | √ | × | × | × | × |

1. 十进制数$(65)_{10}$的余 3 码编码是 0111 0100。
2. 实现两个一位二进制数相加的电路叫全加器。
3. 一个标准 TTL 反向器的输入通过 5kΩ 电阻接到地，则其输出为高电平。
4. 当时序逻辑电路存在无效循环时，该电路不能自启动。
5. 如果要把一宽脉冲信号变换为窄脉冲，应采用施密特触发器。
6. 莫尔(Moore)状态机的输出与电路的当前状态和输入均相关。
7. 6 个触发器组成的计数器，最多可以组成 128 进制的计数器。
8. 微程序控制器中，若微指令长度为 $2^n$ 位，则微地址寄存器的长度为 n 位。
9. 存储容量为 256K×4 位的 RAM 存储器，其地址线为 8 条、数据线为 4 条。
10. 对于 m 个待处理数据的数据流，每个数据运算有 L 段，每段用时 t 的流水线操作结构，理想情况下共需运算时间 T= m*t+(L-1)*t。
11. 在一个时序逻辑电路中，消除了其中的组合逻辑电路因竞争冒险而产生的尖峰脉冲，就不会产生竞争冒险现象。
12. 在测试电路中，边界扫描电路用于测试电路板的好坏，而内建自测试电路用于测试芯片内部的好坏。

二、 *组合逻辑(15 分，得分_____)*

设计一多数表决电路，要求 A、B、C、D 四人中只要多数同意，则决议就通过；如果是二人同意二人反对时，则 A 有决定权。假设同意用“1”表示，不同意用“0”

表示；通过用“1”表示，不通过用“0”表示，输出结果用变量 F 表示。试求：

（1）列出真值表，并写出输出的“最小项和”的标准逻辑函数表达式；

（2）化简输出逻辑函数，用与非门实现设计，并画出电路图；

（3）以 B、C、D 为地址，用一个 8 选 1 数据选择器实现此电路，并画出电路图。


解：(1)

| A | B | C | D | F |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |


$F=\bar{A}BCD+AB\bar{C}D+AB\bar{C}\bar{D}+A\bar{B}CD+AB\bar{C}\bar{D}+ABC\bar{D}+ABCD$

$=\sum_i m_i(7,9,10,11,12,13,14,15)$

(2)





$F=BCD+AB+AC+AD$




(3) $F=BCD+A(B+C+D)$

$=BCD+A\cdot(\bar{B}\bar{C}D+\bar{B}C\bar{D}+\bar{B}CD+B\bar{C}\bar{D}+B\bar{C}D+BC\bar{D})$




三、（时序及控制器电路（15 分，得分_____）

下图为某一控制器的算法流程图，请设计一个多路选择器（MUX）型控制器，其中，X、Y 为输入信号，P 为输出控制信号。

（1）请写出状态转移表；


（2）写出各 MUX 端的输入端表达式，以及输出表达式；

（3）画出该控制器的电路图。

解：(1)

| PS | | NS | | 转移条件 |
|---|---|---|---|---|
| 编码 | 状态 | B | A | 状态 |
| 00 | a | 0 | 0 | a | 无 |
| | | 0 | 1 | b | X |
| 01 | b | 1 | 0 | c | Y |
| | | 1 | 1 | d | Y |
| 10 | c | 0 | 0 | a | — |
| 11 | d | 0 | 1 | b | — |


(P=1输出)




(2) 采用D触发器.

$MUXA=\begin{cases}X\\ \bar{Y}\\ 0\\ 1\end{cases}$ $MUXB=\begin{cases}0\\ 1\\ 0\\ 0\end{cases}$ $P=Y\cdot\bar{Q_B}Q_A$

(3)



姓名：_____学号：_____

四、 Verilog HDL（共 15 分，得分_____）

（1）仔细阅读下列 Verilog 代码描述的模块，指出这段代码存在的错误，并进行改正。（注：假设所描述的行为是正确的。）(5 分)

```
1:  module   divide2 (clk, clk_o, reset)
2:      input   clk, reset;
3:      output   clk_o;
4:      wire   in;
5:      wire   out;
6:      always   (posedge clk or posedge reset)
7:      if   (reset)
8:          out <= 0;
9:      else
10:         out <= in;
11:     assign   in <= ~out;
12:     assign   clk_o = out;
```

①第1行末尾加";"

②第5行"wire"改为"reg"

③第6行 always 后加"@"

④第11行"<="改为"="

⑤第12行后

在第13行加"endmodule"


（2）以下是 Verilog 描述的一个电路，请使用适当的门电路和 D 触发器，画出对应的逻辑电路图，要求电路最简化。并画出该电路的状态转换图。(10 分)


```
module   nonblocking(in, c, out);
  input   in, c;
  output   out;
  reg   q1, q2, out;
  always @ (posedge c)
  begin
    q1 <= in;
    q2 <= q1;
    out <= q2;
  end
endmodule
```

解：

| in | $q_2q_1$ | $q_2^*$ | $q_1^*$ | out* |
|---|---|---|---|---|
| 0 | 00 | 0 | 0 | 0 |
| 0 | 01 | 1 | 0 | 0 |
| 0 | 10 | 0 | 0 | 1 |
| 0 | 11 | 1 | 0 | 1 |
| 1 | 00 | 0 | 1 | 1 |
| 1 | 01 | 1 | 1 | 1 |
| 1 | 10 | 0 | 1 | 1 |
| 1 | 11 | 1 | 1 | 1 |

$$\begin{cases} q_1^* = in \\ q_2^* = q_1 \\ out^* = q_2 \end{cases}$$




out $q_2q_1$


in/out

五、 *测试与验证(10分，得分_____)*

针对图所示的电路，采用 SA0 和 SA1 的故障模型，根据要求写出寻找图中故障点的测试向量。输入测试信号为 W1,W2,W3，试求：

（1） 写出能检测 E 节点处的 SA0 故障的所有测试向量，并简要说明理由；

（2） 写出能检测 B 节点处的 SA1 故障的所有测试向量，并简要说明理由。




解：(1) E节点SA0故障，则测试值应该正常时 E=1，有：A=0或B≠C。

$E = A \cdot \overline{B \oplus C} = \bar{A} + B \oplus C$

测试向量有：$W_1W_2W_3 =$ {000, 001, 010, 011, 101, 110}

而 $D = BC + \bar{B}\bar{C}$

当 $W_3=0$，则 $D=\bar{B}$

$W_3=1$，则 $D=B$

(2) B节点SA1故障，故测试 $W_2=0$，要使得 $W_2$ 传递到输出E。

有 $W_1=1$，所以测试向量有 $W_1W_2W_3 =$ {100, 101}


六、 *脉冲电路（15分，得分_____）*

已知 555 定时器可作为波形发生器，现希望得到一个周期群脉冲发生器，具体波形如下图所示：其群周期为 20ms，脉冲周期为 1ms（脉冲占空比没有严格要求），群内脉冲数 N=13。（利用 NE555 定时器以及必要的电阻、电容设计）


（1）首先，请设计产生脉冲周期为 1ms 的振荡器电路，并给出主要参数的设计步骤；

（2）其次，请设计周期为 20ms，占空比为 0.65 的矩形波产生电路，分析并给出主要参数的设计步骤；

（3）最后，在不增加任何电路器件的情况下，利用上述设计的单元电路，画出该周期群脉冲发生器的电路图。




(1) 多谐振荡器①





$T = (R_1+2R_2)C_1 \cdot \ln 2 = 0.69(R_1+2R_2)C_1 = 1ms$

取 $C_1 = 10nF$，则 $R_1+2R_2 = \frac{1ms}{0.69\times 10nF} = 145K\Omega$

$C_1 = 100nF$，$\therefore R_1+2R_2 = \frac{1ms}{0.69\times 0.1\mu F} = 14.5K\Omega$


可取 $R_1 = 51K\Omega$，$R_2 = 47K\Omega$

或 $R = 5.1K\Omega$，$R_2 = 4.7K\Omega$




NE555 内部电路框图


(2) 多谐振荡器②（占空比控制）




$T = 0.69(R_3+2R_4)C_2 = 20ms$

取 $C_2 = 10\mu F$，$R_3+2R_4 = \frac{20ms}{0.69\times 10\mu F} = 2.9K\Omega$

或 $C_2 = 1\mu F$，$R_3+2R_4 = \frac{20ms}{0.69\times 1\mu F} = 29K\Omega$





占空比 $q = \frac{T_1}{T_2+T_1} = \frac{13ms}{20ms} = \frac{R_3+R_4}{R_3+2R_4}$ 得 $13R_3+26R_4 = 20R_3+20R_4$

$6R_4 = 7R_3$

$R_3 + 2\times\frac{7}{6}R_3 = 29K$

$\therefore R_3 = 8.7K\Omega$

(3)




由②的输出直接控制①的 $\overline{R_D}$

当 $\overline{R_D}=1$ 时，多谐振荡器输出1ms周期脉冲

当 $\overline{R_D}=0$ 时，

姓名：_____学号：_____

## 七、 微码控制器和微处理器（18 分，得分_____）


有一个采用 74HCT181 为 ALU 的简单 4 位微码处理器描述如下：

可用寄存器：R0(寄存器 0, 4 比特)，R1(寄存器 1, 4 比特)，PC(程序计数器，4 比特)，IN(输入寄存器，4 比特)，OUT(输出寄存器，4 比特)，IR(指令寄存器，8 比特)；

程序存储器：可存储 16 个 8 位指令；

指令集：共支持 8 种指令，具体见下面表格描述。

指令格式有二类，寄存器指令和立即数指令。(X 表示任意值)




DR=0，则 R0 为目的寄存器；　　DR=1，则 R1 为目的寄存器。

SR=0，则 R0 为源寄存器；　　SR=1，则 R1 为源寄存器。

| OPCODE (IR[7..5]) | Instruction | Operation |
|---|---|---|
| 000 | MOV DR, SR | DR ← SR |
| 001 | LOADI DR, DATA | DR ← DATA, DATA = IR[3..0] |
| 010 | ADD DR, SR | DR ← DR + SR |
| 011 | ADDI DR, DATA | DR ← DR + DATA, DATA = IR[3..0] |
| 100 | SR0 DR, SR | DR ← 0&SR[3..1] |
| 101 | IN DR | DR ← IN |
| 110 | OUT DR | OUT ← DR |
| 111 | JNZ DR, ADDRESS | PC ← PC + 1 if DR=0<br>PC ← IR[3..0] if DR≠0<br>* ADDRESS = IR[3..0] |


（1）画出该微码型处理器的结构框图，并对每个模块和总线功能加以具体说明；(注：没有专门的数据存储器单元)

（2）说明微码控制器需要的存储器容量及理由，并对各控制信号的作用作简要说明；

（3）写一个计数器的汇编程序，计数从 2 到 13 循环: 2,3..., 13, 2,3... 这个数必须在输出寄存器上(OUT)显示。使用标签来指定程序跳转的任何地址。(注：最多只能写 16 条指令。)

（4）在程序存储器中写入该汇编程序的二进制代码。

解：(1)




③ 将以数据通过驱动器缓冲。

该微码处理器采用2相工作模式：

① 程序存储器存放程序指令二进制代码；

② 当出现跳入总程序计数器PC，运行跳转指令时，通过/LoadPC加载立即数地址；

③ IR指令寄存器存放取出的当前运行指令，选择PC ~~每phase=0更新~~，IR在phase=1更新更新后的高IR。

④ ALU为74HCT181，输入数据A，B两个通道一路为源数据 SR=R0, R1, DATA, 和IN；另一路为第二源数据 DR=R0, R1, 都通过数据选择器MUX来选择。

⑤ 当出现跳转指令 DR=0 通过4路入或门实现。ALU的功能选择端为M, S3 S2 S1 S0, 辅助信号/CnIN.

⑥ 三个寄存器 R0, R1, OUT 三路入通过数据总线与ALU输出相连，写入时通过控制信号/Load

⑦ 微数码存储器实现控制信号功能，输入为地址选择端 phase, /Z, opcode, DR, SR 指出各字段

(2) 微码控制器的输入信号为：

phase 相位控制 1bit，

/Z，DR=0 判断输入，1bit，

opcode，判断不同的指令，3bit，

DR，目的寄存器，1bit

SR，源寄存器，1bit

共需 7 bit 作为地址线，

所以微存储器容量为 $2^7 = 128$ (条)。

控制信号：

ALU 的模式控制 $M\ S_3S_2S_1S_0$, /Cn/N ⇒ 6 bit.

MUXA 控制 SDR 1bit

MUXB 选择 SSR(1,0) ⇒ 2 bit.

$R_0$ $R_1$ OUT 寄存器置数控制端 /Load$R_0$, /Load$R_1$ 和 /Load OUT, ⇒ 3 bit.

PC 置数，/Load PC ⇒ 1 bit.

(注：PC+1 和 IR 取指的控制可由 phase 信号直接控制，可不用微存给出)。

共需 13 bit，所以微存储器的宽度为 13 bit.

共需 128 × 13 bit.

| address | INSTRUCTION MEMORY |
|---|---|
| 0000 | 0010 0000 |
| 0001 | 0010 0010 |
| 0010 | 1100 0000 |
| 0011 | 0010 0001 |
| 0100 | 0010 0001 |
| 0101 | 1111 0010 |
| 0110 | 0011 0000 |
| 0111 | 1111 0001 |
| 1000 | |
| 1001 | |
| 1010 | |
| 1011 | |
| 1100 | |
| 1101 | |
| 1110 | |
| 1111 | |

(3)

```
#define  D0  2
#define  D1  4          ; (2+16-13-1)=4

init:
    LOADI  1, D0
init1: LOADI  0, D0

loop:
    OUT  0              ; 注输出 R0 的值
    ADDI 0, 1           ; R0=R0+1
    ADDI 1, 1

    JNZ  1, loop        ; 注根据 R1 的值判断
    LOADI 1, D1
    JNZ  1, init1
```

(4)

```
0000: LOADI  0, D0  ⇒ LOADI 0, 2 ⇒ 001 0 0010 ; init=0000
0001: LOADI  1, D1  ⇒ LOADI 1, 4 ⇒ 001 1 0100 ; init1=0001
0010: OUT    0      ⇒ 110 0 xxxx              ; loop=0010.
0011: ADDI   0, 1   ⇒ 001 0 0001
0100: ADDI   1, 1   ⇒ 001 1 0001
0101: JNZ    1, loop ⇒ 111 1 0010
0110: LOADI  1, D1   ⇒ 001 1 0100
0111: JNZ    1, init ⇒ 111 1 0000
```

修改。