浙江大学

本科实验报告

课程名称：　实验 15　直接数字频率合成技术（DDS）

姓　　名：

学　　院：　信息与电子工程学院

系：

专　　业：　信息工程

学　　号：

指导教师：　屈民军，唐奕

2025 年 5 月 11 日

专业：信息工程
姓名：
学号：
日期：2025.5.11
地点：东四

浙江大学实验报告

课程名称：数字系统设计实验
指导老师：屈民军，唐奕
成绩：
实验名称：实验 15 直接数字频率合成技术（DDS）

一、实验目的

1．了解数字域产生正弦信号的产生方法

2．掌握 DDS 技术，了解 DDS 技术的应用

3．掌握用 ModelSim 观察波形的方法

二、概述与实验任务

1．概述：DDS 的基本原理

（1）如何在数字域产生正弦信号？用一个 ROM/RAM 存储一张正弦表，然后将表中的正弦样品取出，经过数模转换器 D/A，形成波形，想要改变输出信号的频率可以通过以下两种方法

①改变查表寻址的频率

②通过改变寻址的步长来改变输出信号的频率，DDS 即采用这种方法，步长为对数字波形查表的相位增量。

（2）DDS 基本原理框图：相位累加器，正弦查询表，DA 转换器，低通滤波




图 6.12　DDS 原理框图

①SineROM 存放正弦信号样品，存在一定的映射关系：

$$S(i) = (2^{n-1} - 1) \times \sin\left(\frac{2\pi i}{2^m}\right), \quad i = 0, 1, 2, \cdots, 2^{m-1} \tag{6.14}$$

式中，m 为 Sine ROM 地址线位数；n 为 ROM 的数据线宽度；$S(i)$ 的数据形式为补码。

②fc 为取样时钟 clk 频率，K 为相位增量（频率控制字），输出正弦信号的频率 fo 由 fc 和 K 共同决定，满足

$$fo = (fc * K)/2^m \text{.....（6.15）}$$

从式子可以看出，fo 和 K 成正比关系，m 为相位累加器的位数，为了更准确会增加 p 位小数，因此相位累加器的位数是由 m 位整数和 p 位小数组成，高 m 为 SineROM 的地址

2．实验任务

设计并仿真一个 DDS 正弦信号序列发生器

（1）采样频率 fc=48kHz

（2）正弦信号频率范围为 20Hz～20kHz

（3）正弦信号序列宽带为 16 位，包括一位符号位

三、实验设计原理与 Verilog 代码

1．系统的总体设计

根据 DDS 输出信号的最低频率要求，m 取值需要满足

$$fomin = fc/2^m \leq 20Hz$$

代入 fc=48kHz，可以计算出 m=12，为了更加准确的正弦信号频率，相位累加器的位数会在增加 10 位小数，所以相位累加器为 22 位累加器

2．DDS 优化设计

（1）优化构想：

优化的目的是保持 DDS 优点，尽量减少硬件复杂性，降低面积和功耗

因为 m=12，存储一个完整周期的正弦信号样品需要 2^12*16bits 的 ROM，但由于正弦波形的对称性，将波形分为四个区域，只需要存储 1/4 个正弦波形即可，可以减少为 2^10*16bits，即 10 位地址




图 6.15　正弦信号波形

（2）优化后的 DDS 结构




图 6.16　优化后的 DDS 结构

①很多场合下，时钟信号与采样脉冲不是同一个信号，sampling_pulse 为采样脉冲，且宽度必须为一个 clk 周期，采用脉冲的频率低于 clk 频率，若采样脉冲和时钟信号为同一个信号，直接 sampling_pulse 接高电平即可

②采用流水线 pipeline 技术提高工作速度

③相位累加器 raw_adder[21:0]，整数部分 raw_adder[21:10]为完整周期正弦信号样品的地址，其中 raw_adder[21:20]高两位区分正弦的四个区域，由于只保存了 1/4 个周期，raw_adder[21:10]做必要处理才可以作为 sine_rom 的地址

表 6.4　sine_rom 的地址和数据处理方法

正弦区域	Sine ROM 地址	正弦样品 data	备注
0	raw_addr[19:10]	raw_data[15:0]	
1	当 raw_addr[20:10]=1024 时，rom_addr 取 1023，其他情况取~raw_addr[19:10]+1	raw_data[15:0]	地址镜像翻转
2	raw_addr[19:10]	~raw_data[15:0]+1	数据取反
3	当 raw_addr[20:10]=1024 时，rom_addr 取 1023，其他情况取~raw_addr[19:10]+1	~raw_data[15:0]+1	地址镜像翻转 数据取反

（3）代码：

```
module dds(k,clk,reset,sampling_pulse,sample,new_sample_ready);
    input [21:0] k;
    input clk,reset,sampling_pulse;
    output [15:0] sample;
    output new_sample_ready;

    //相位累加器
    wire [21:0] raw_addr;
    wire [21:0] temp1;
    adder #(.n(22)) adder1(.a(raw_addr),.b(k),.s(temp1),.ci(1'b0),.co());
    dffre #(.n(22))ff1(.d(temp1),.en(sampling_pulse),.r(reset),.clk(clk),.q(raw_addr));

    //地址处理
    wire [9:0] rom_addr;
    assign rom_addr[9:0]=(raw_addr[20]==0)?raw_addr[19:10]:((raw_addr[20:10]==1024)?1023:(~raw_addr[19:10]+1));

    //sine_rom调用
    wire [15:0] raw_data;
    sine_rom sine_rom_inst(.clk(clk), .addr(rom_addr), .dout(raw_data));

    //area产生
    wire area;
    dffre #(.n(1))ff2(.d(raw_addr[21]),.en(1'b1),.r(1'b0),.clk(clk),.q(area));

    //数据处理
    wire [15:0] data;
    assign data[15:0]=(area==0)?raw_data[15:0]:(~raw_data[15:0]+1);


    dffre #(.n(16))ff3(.d(data),.en(sampling_pulse),.r(1'b0),.clk(clk),.q(sample));
    dffre #(.n(1))ff4(.d(sampling_pulse),.en(1'b1),.r(1'b0),.clk(clk),.q(new_sample_ready));
endmodule
```

3．正弦查询表 sine_rom 的设计

正弦查询表是一个容量为 2^10*16bits 的 ROM，可以设计 C 程序生成

四、ModelSim 的仿真

1．执行 dds_tb 后得到的 wave




2．具体分析：


（1）得到波形图步骤：sample 设置编码方式为 decimal，format 选择 analog（custom），调整波形高度 Height 和数据范围 Data Range

（2）仿真正弦波频率计算


①波形 1 f1 = 1/4200000ps = 238.1kHz



②波形 2 f2 = 1/2520000ps = 396.8kHz



③波形 3 $f1 = 1/7980000ps = 125.3kHz$



（3）验证正弦输出信号 sample 的频率和相位增量 k，取样脉冲 sampling_pulse 的频率是否符合 $fo = (fc * K)/2^m$

①频率控制字 K 的值：分别为 58，98，30（高 10 位为整数部分）

```
initial begin
    // Initialize Inputs
    clk = 0;
    reset = 1;
    k ={12'd58, 10'd360};
    sampling_pulse= 0;
    //
    #(delay*1.5+1) reset=0;
    repeat (100)
    begin
    #(delay*5)  sampling_pulse= 1;
      #(delay)  sampling_pulse= 0;
    end
    //
     #(delay) k ={12'd98, 10'd68} ;


    repeat (108)
  begin
    #(delay*5)  sampling_pulse= 1;
    #(delay)  sampling_pulse= 0;
  end

      #(delay) k ={12'd30, 10'd68} ;
```

②正比关系验证 58：98：30=0.59：1：0.31

238.1：396.8：125.3=0.60：1：0.32 得以验证

（4）sampling_pulse 和 sample 的关系



五、实验过程中遇到的问题和解决方案

1．遇到问题主要在 ModelSim 仿真中，要求验证 $fo = (fc * K)/2^m$，代入 fc=48kHz 验证时发现结果大相径庭，并且这么算出来的 fo 会比采样频率 fc 的频率还要大，询问屈老师后才得知，此处没有实时仿真，采样频率大于 48kHz

六、思考题

1．若要实现正弦信号和余弦信号两路输出，SineROM 如何修改？

答：余弦与正弦的关系：余弦信号可视为正弦信号相位超前 90°，地址偏移，余弦地址为原始正弦地址的高 2 位加 1（模 4）即 0➡1，1➡2，2➡3，3➡0




图 6.15　正弦信号波形

符号调整：根据新区域决定是否取反符号位。