浙江大学

本科实验报告

课程名称：　实验 7 常用时序电路模块的设计和应用

姓　　名：

学　　院：　信息与电子工程学院

系：

专　　业：　信息工程

学　　号：

指导教师：　屈民军，唐奕

2025 年 3 月 25 日

专业：信息工程
姓名：
学号：
日期：2025.3.25
地点：东四

浙江大学实验报告

课程名称：数字系统设计实验
指导老师：屈民军，唐奕
成绩：
实验名称：实验 7 常用时序电路模块的设计和应用

一、实验目的

1．掌握用 VerilogHDL 描述触发器、计数器/分频器和定时器等电路模块。

2．掌握模块的调用方法，掌握参数的定义和参数传递的方法

3．进一步理解电路层次结构的设计

4．初步了解具有大分频比的分频器模块的电路仿真

二、实验设计原理与 Verilog 代码

1．设计一个 12s 定时器电路，设计要求

(1) 设置两个 LED 指示灯 LED1 和 LED0，LED1 用于表示控制输出，而 LED0 表示定时结束时的报警指示灯。

(2) 电路还有一个“复位” 按钮 reset，复位后，LED1 和 LED0 处于熄灭状态，定时器处于初始状态。

(3) 设置一个“启动” 按钮开关 start。当按下开关 start，LED1 指示灯点亮， LED0 指示灯熄灭，定时开始。当 12s 定时时间结束时，LED1 指示灯熄灭，LED0 指示灯以每秒 5 次速度闪烁。

由于按钮为异步输入，因此准确定时 12s 很困难，所以，本实验的定时时间允许在 11～12s。

(4) 开发板输入时钟频率为 100MHz。

2．实验原理

（1）定时器电路原理框图

由于本实验主要用来学习时序基本模块的 Verilog 代码设计，因此，设计时尽量多采用时序电路的基本单元。基于此目的，可画出如图 5.5 所示的定时器组成框图。

分频器 I 对系统时钟 clk 进行 10^7 分频，产生频率为 10Hz 的脉冲 pulse10Hz，该脉冲用于报警闪烁电路；分频器 II 再对 pulse10Hz 信号进行 10 分频，产生为 1Hz 的脉冲 pulse1Hz 用作定时计数器的基准。

复位 reset 按下，定时计数器、触发器 ff1 清零，TimeEn 低电平使 LED1 熄灭，同时保证定时器处于 0 状态。另外，reset 将触发器 ff2 置 1，clr 高电平将触发器 ff2 清零并熄灭 LED0。这样，电路处于复位状态。




图 5.5　12s 定时器的顶层设计

启动 start 按下，触发器 ff1 置 1 点亮 LED1，同时启动定时计数器计时。定时结束标志 TimerOut 将触发器 ff1、ff2 清零，TimeEn 低电平熄灭 LED1，而 clr 低电平使闪烁电路 ff3 工作。

下面给出电路顶层的 Verilog HDL 代码，注意，设置常数 sim 的目的是便于仿真，由于电路具有大分频比的分频器模块，实时仿真基本不可能，也没必要。当 sim=1 时，将分频器 I 的分频比设为 2，这样大大减少了仿真时间，另外，默认 sim=0 不影响电路综合和实现。

```
module TimerTop(clk,reset,start,LED1,LED0);
    input clk,reset,start;
    output LED1,LED0;
    parameter sim=1'b0;
    //sim=1时候，分频器1的分频比设为2，减少了仿真时间？
    //中间变量
    wire pulse10Hz,pulselHz;
    wire TimerEn,TimerOut;
    wire clr;
    //输出
    assign LED1=TimerEn;
    //分频器实例
    counter_n #(.n(sim?2:10**7),.counter_bits(sim?1:24))DivI(.clk(clk),.r(0),.en(1'b1),.co(pulse10Hz),.q());
    counter_n #(.n(10),.counter_bits(4))DivII(.clk(clk),.r(0),.en(pulse10Hz),.co(pulse1Hz),.q());
    //定时计数器实例
    timer #(.n(12),.counter_bits(4))TimerInst(.clk(clk),.r(reset||start),.en(pulse1Hz&&TimerEn),.done(TimerOut));
    //RS触发器
    rsff ff1(.clk(clk),.r(reset||TimerOut),.s(start),.q(TimerEn));
    rsff ff2(.clk(clk),.r(TimerOut),.s(reset||start),.q(clr));
    //D触发器实例
    dffre #(.n(1))ff3(.d(~LED0),.en(pulse10Hz),.r(clr),.clk(clk),.q(LED0));
endmodule
```

（2）电路模块设计

①触发器设计：

时钟 RS 触发器较为简单，这里主要介绍 D 触发器。由于后面的实验经常会用到 D 触发器或 D 型寄存器，因此，这里要求引入常数 n 用来表示 D 型寄存器的位数，当 n 取 1 时为 D 触发器。符合图 5.5 所示的 D 触发器的功能表如表 5.7 所示。

表 5.7　带同步清零和使能的 D 触发器的功能表

r	en	clk	q*	功能
1	×	↑	q*=0	同步清零
0	1		q*=d	置数
	0		q*=q	状态保持

RS 触发器实际代码如下：

```
module  rsff(clk,r,s,q);
    input clk,r,s;
    output reg q;
    always @(posedge clk)
        if(r) q=0;
        else if(s) q=1;
endmodule
```

D 触发器实际代码如下：

```
module dffre(d,en,r,clk,q);
    parameter n=1;
    input en,r,clk;
    input [n-1:0] d;
    output [n-1:0] q;
    reg [n-1:0] q;
    always @(posedge clk)
        if(r) q={n{1'b0}};
        else if(en) q=d;
            else q=q;
endmodule
```

②计数器/分频器设计：

分频器实质上就是计数器，n 分频为模 n 计数器，计数器的进位信号为分频器输出。考虑分频器的通用性，因此设计引入计数器位数 counter_bits 和分频比 n 两个常数。表 5.8 为分频器的功能表。

注意表 5.8 中的模运算(mod)只是表示功能，并不是运算符。

表 5.8　分频器的功能表

r	en	clk	q*	功能
1	×	↑	q* =0	
0	0		q* =q	状态保持
0	1		q*=(q+1) mod n	模 n 计数
输出进位：co=en&&(q==n -1)				

同步计数器/分频器的设计和应用有几点值得注意。

(1)同步计数器/分频器为 Mealy 型电路，进位输出 co 为组合输出，一般用 assign 语句赋值，不能放在 always @(posedge clk)内赋值。

(2)co 的宽度为一个 clk 时钟周期，且进位输出 co 与 en 有关。因此，使用时应保证输入脉冲 en 宽度为一个 clk 时钟周期。

(3)计数器/分频器可理解为对输入脉冲 en 进行计数，若对 clk 进行计数，只需将 en 接高电平。

计数器/分频器实际代码如下：

```
module counter_n(clk,r,en,q,co);
    parameter n=2;
    parameter counter_bits=1;
    input clk,r,en;
    output co;
    output [counter_bits:1] q;
    reg [counter_bits:1] q=0;
    assign co=(q==(n-1))&&en;
    always @(posedge clk)
        begin
        if(r) q=0;
        else if(en)
                begin if(q==(n-1)) q=0; else q=q+1; end
            else q=q;
        end
endmodule
```

```
module comp(a,b,agb,aeb,alb);
    parameter n=1;//参数表示比较器的位数
    input [n-1:0] a, b;
    output  agb;   // a大于b
    output  aeb;   // a等于b
    output  alb;   // a小于b
```

实际代码如下：assign 实现连续赋值功能，用 bool 函数得到 a 和 b 的大小

```
module comp(a,b,agb,aeb,alb);
    parameter n=1;
    input [n-1:0] a,b;
    output agb;
    output aeb;
    output alb;
        assign agb=(a>b);
        assign aeb=(a==b);
        assign alb=(a<b);
    endmodule
```

③定时计数器设计：

定时计数器，经常简称定时器，与普通计数器的相比，定时器需一个启动信号，大多情况下，启动信号用来清零定时计数器。但也有部分定时器必须采用减法计数器，这样，启动

信号就作为定时计数器预置数控制信号。

考虑定时计数器的通用性，因此设计引入计数器位数 counter_bits 和定时时间 n 两个常数。表 5.9 为符合设计要求的定时器功能表。

表 5.9　定时器的功能表

r (start)	en	clk	q*	功能
1	×	↑	q* =0	状态清零
0	1		q*=(q+1)	计数
0	0		q*=q	状态保持
定时结束标志：done=en &&(q==n-1)				


定时计数器实际代码如下：

```
module timer(clk,r,en,done);
    parameter n=10;
    parameter counter_bits=4;
    input clk,r,en;
    output done;
    reg [counter_bits:1] q=0;
    assign done=(q==(n-1))&&en; //进位
    always @(posedge clk)
        begin
            if(r) q=0;
            else if(en) q=q+1;
        end
endmodule
```

三、ModelSim 的仿真

1. 电路模块 RS 触发器的仿真


执行 tb 文件的 Simulate 后的情况，得到的 Wave 波形图




阅读 tb 文件可以得到它的测试点

```
always #5 clk=~clk;
initial begin
    // Initialize Inputs
    clk = 0;
    r = 0;
    s = 0;
    #6  r = 1;
    #10     r = 0;  s = 1;
    #20     s = 0;
            #10     r = 1;
            #10     r = 0;
    #20     $stop;
```

由波形图中 r=1，s=0 时，触发器处于复位状态，q=0；r=0，s=1 时，触发器处于置位状态，q=1，符合触发器的功能









2．电路模块 D 触发器的仿真

下图为仿真界面，执行 tb 文件的 Simulate 后的情况



得到的 Wave 波形图




阅读 tb 文件可以得到它的测试点

```
always #5 clk=~clk;
 initial begin
        d = 0;
        en = 0;
        r = 0;
        clk = 0;
    #6  r = 1;d = 1;
    #10 r = 0;
    #20 d = 1;
    #10     en = 1;
    #10 d = 1;
    #20     d = 0;
    #20     d = 1;
    #20   $stop;
```


由波形图中，当使能端 en=0 时，r=1 时处于复位状态，q=0；r=0 时，q=q，保持上一次的状态不变；当使能端 en=1 时，r=1 时处于复位状态，q=0；r=0 时，q=d，符合 D 触发器的功能

3．电路模块计数器/分频器的仿真

下图为仿真界面，执行 tb 文件的 Simulate 后的情况



得到的 Wave 波形图



阅读 tb 文件可以得到它的测试点

```
counter_n #(.n(5),.counter_bits(3)) uut (
    .clk(clk),
```


```
always #50 clk=~clk;

 //  clr
 initial
  begin
    clk = 0;r=0;en = 0;
      #(51) r=1;
  #(100)r=0;en=1;
      #(800)
      repeat (10)  begin
      #(100*3)   en=1;
      # 100   en=0; end
        #100 $stop;
end
```


由波形图中 tb 文件实现计数器位数为 n=5，计数使能 en=1 时，计数器对时钟信号计数或分频，如图 01234、01234 交替进行；而 en 为脉冲信号时，计数器对 en 脉冲信号进行计数或分频，如图 01234、01234 交替进行，并且比 clk 信号的宽度要宽，是由于 en 信号的周期更长，符合计数器的功能。

4．电路模块定时器的仿真

下图为仿真界面，执行 tb 文件的 Simulate 后的情况



得到的 Wave 波形图



阅读 tb 文件可以得到它的测试点

```
timer  #(.n(12),.counter_bits(4)) uut(
    .clk(clk),
    .r(r),
    .en(en),
    .done(done));
//clk
always #5 clk=~clk;

//  r
initial begin
   clk = 0;
    r = 0;
    #16  r = 1;
    #10  r = 0;      end
//  en
initial begin
   en = 0;
   #5;
repeat (16)  begin
    #(10*3)  en=1;
    # 10  en=0; end


#10 $stop;
```

由波形图中 tb 文件实现定时器为 12，实验要求中说明定时时间允许在 11~12s，由波形图可以看出当 en 经过 11~12 个周期时，done 变为高电平，符合


定时器的功能。

5．顶层模块 12s 定时电路的仿真

下图为仿真界面，执行 tb 文件的 Simulate 后的情况



得到的 Wave 波形图



阅读 tb 文件可以得到它的测试点


```
    always #5 clk=~clk;
  // Inputs
    initial begin
        // Initialize Inputs
            clk = 0;
            reset = 0;
        start = 0;
        #6  reset = 1;
        #10 reset = 0;
        #200 start = 1;
        #20  start = 0;
        #4000 reset= 1;
        #20 reset = 0;
        #100 $stop;
```

由波形图中，当 reset=0 时，LED0 和 LED1 均为低电平，两灯都处于熄灭状态；当 start=1 时，LED1 处于点亮状态，同时其中定时计数器计时，当经过 12 左右个周期时，LED1 熄灭，clr 低电平使闪烁电路 ff3 交替闪烁，表现为高低电平交替，符合预期功能。


四、实验结果和开发板测试

1．vivado 工程文件建立


（1）RTL 综合



（2）引脚约束与时钟约束




（3）连接开发板




2．开发板测试：以下为 Timetop 功能的板子测试

（1）引脚分析，LED0、LED1 为输出，BTNC 为 reset（复位），BTNR 为 start（开始记时功能）


（2）Programming device 后，LED1 熄灭，LED0 闪烁



（3）按下 BTNC（reset）后，LED0、LED1 均处于熄灭状态



（4）按下 BTNR（start）后，LED1 常量，LED0 熄灭，12s 左右后，LED1 熄灭，LED0 闪烁



五、思考题

1．分析本实验

（1）本实验第一步需要了解电路如何搭建才可以实现想要的功能，就像数电课堂所学一样，可以列真值表，写逻辑函数，并且借助最基本的模块进行搭建，构建出原理图

（2）第二步就是利用 VerilogHDL 进行编写，可以先更具电路原理图，编写顶层代码，然后可以编写电路模块，如 RS 触发器，D 触发器，分频器，定时

器等等，然后编译后利用 tb 文件检验代码是否正确，最后利用顶层 tb 文件检验整体代码是否正确，这一步需要利用 ModelSim 的仿真

（3）最后利用 Vivado 建立工程文件，观察 RTL 原理图，可以进一步检验代码的正确性，然后设置引脚约束和时序约束，然后将电脑与板子相连，将程序上传，然后看板子能否实现相关功能