《数字系统设计实验》考试时间安排、方式和要求

-2023-2024 春夏学期

一、　考试方式：

实践操作：考生进入实验室后，根据考题要求完成设计及验证。

考试形式为开卷，允许带入纸质材料，但不允许互相借阅。

不允许带入手机、U 盘、移动硬盘、笔记本电脑等，不准上网。

考试期间必须关闭手机。

二、　考试相关说明：

1、考试时间：60 分钟。

考试期间只能提前 5 分钟进入考场。

各个班级安排具体如下：

周一下午 6~7 节选课班：　6 月 17 日下午 13：25~14：25

周一下午 9~10 节选课班：　6 月 17 日下午 16：15~17：15

周四下午 6~7 节选课班：　6 月 13 日下午:13：25~14：25

周四下午 9~10 节选课班：　6 月 13 日下午 16：15~17：15

2、考试难度和题型，共有两题。

第一题：改错题_考测调试能力。

- 给定设计代码包括顶层模块及 2~3 子模块。
- 代码中有若干错误，需调试并修改。

第二题：设计题。以下两种题型随机给定一种：

- 给定状态图或状态机图，Verilog HDL 设计并验证。
- 给定 ASM 图，Verilog HDL 设计并验证。

3、评分标准：

（1）答的好的题满分 70 分，另一题满分 30 分。

（2）共从以下几个方面评分：

- 改错题中修改的代码是否精准。
- 设计代码是否规范。
- 设计优劣。

（3）交卷

- 完整的工程文件夹打包并以学号为文件名。
- 不需交报告。

4、另外需说明：

- 工程文件夹必须建立在电脑 E 或 F 盘。
- 改错题不允许改变原代码设计结构。
- 设计代码不必注释。
- 考试完毕必须交回试卷，老师需在上面记录考试信息。
- 考试中如遇电脑故障，请及时通知老师，老师将酌情处理。
- 各位调整过教学班的同学在考试期间请回到原选课的班级参加考试。
- 如教室电脑中有需要备份的资料请尽快备份，所有电脑将在夏八周周三（6 月 12 日）被格式化。
- 实验报告上交不能晚于考试当天。