

The slide features decorative circuit traces in the corners. On the left, there are several vertical and diagonal lines with small circles at the ends, resembling a circuit board layout. On the right, there are similar traces, including a vertical line with a circle at the top and another with a circle at the bottom.

PROJETO DE MÁQUINAS DE ESTADO ATRAVÉS DE FERRAMENTAS CAD

O VHDL não define uma forma padrão para a criação de uma Máquina de Estados. Assim, soluções equivalentes são possíveis.

Em geral, vamos construir uma máquina de estados com 2 diretrizes *process*

- A 1ª define a parte síncrona do circuito, e possui formato padronizado
- A 2ª define a parte combinatória do circuito, e depende da aplicação

Podemos construir a saída através de outra diretriz *process*, ou outra forma equivalente.

PROJETO DE MÁQUINAS DE ESTADO ATRAVÉS DE FERRAMENTAS CAD

```
Library IEEE;
use IEEE.Std_logic_1164.all;

entity simples is
port( clk, rst, x :in std_logic;
      z : out std_logic);
end simples;

architecture Behavioral of simples is

    type Estados is (A,B,C);
    signal estado_atual, estado_futuro : Estados;

begin

    process(clk,rst) -- Process Síncrono
    begin
        if(rst = '1') then
            estado_atual <= A; -- Estado Inicial
        elsif(rising_edge(clk)) then
            estado_atual <= estado_futuro;
        end if;
    end process;
```

```
        process(estado_atual,x)
        begin
            case estado_atual is
                when A =>
                    if(x = '0') then
                        estado_futuro <= A;
                    else
                        estado_futuro <= B;
                    end if;
                when B =>
                    if(x = '0') then
                        estado_futuro <= A;
                    else
                        estado_futuro <= C;
                    end if;
                when C =>
                    if(x = '0') then
                        estado_futuro <= A;
                    else
                        estado_futuro <= C;
                    end if;
            end case;
        end process;

        z <= '1' when estado_atual = C else '0';
    end architecture;
```