

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

# «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ	«ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ»	
КАФЕДРА	«КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)»	
	Отчёт	
	по лабораторной работе №2	
Название	«Изучение принципов работы микропроцессорного RISC-V»	э ядра
Дисциплина	«Архитектура ЭВМ»	
Студент	ИУ7-55Б	Бугаенко А.П.
	(подпись, дата)	(Фамилия И.О.)
Преподовател	Ib	А.Ю. Попов

 $(\Phi$ амилия  $\overline{\text{И.O.}})$ 

(подпись, дата)

# Содержание

ведение	3
еоретическая часть	4
рактическая часть	(
Задание 1	(
Задание 2	8
Задание 3	Ć
Задание 4	Ć
Задание 5	1(
ывод	12

# Введение

Целью данной лабораторной работы является ознакомление с принципами функционирования, построения и особенностями архитектуры суперскалярных конвейерных микропроцессоров. Дополнительной целью работы является знакомство с принципами проектирования и верификации сложных цифровых устройств с использованием языка описания аппаратуры SystemVerilog и ПЛИС.

Для достижения данной цели необходимо выполнить следующие задачи:

- 1) ознакомиться с набором команд RV32I;
- 2) ознакомиться с основными принципами работы ядра Taiga: изучить операции, выполняемые на каждой стадии обработки команд;
- 3) на основе полученных знаний проанализировать ход выполнения программы и оптимизировать ее;

# Теоретическая часть

RISC-V является открытым современным набором команд, который может использоваться для построения как микроконтроллеров, так и высокопроизводительных микропроцессоров. В данной работе исследуется набор команд RV32I, который включает в себя основные команды 32-битной целочисленной арифметики кроме умножения и деления. Набор команд RV32I предполагает использование 32 регистров общего назначения х0-х31 размером в 32 бита каждый и регистр рс, хранящего адрес следующей команды. Все регистры общего назначения равноправны, в любой команде могут использоваться любые из регистров. Архитектура RV32I предполагает плоское линейное 32-х битное адресное пространство. Минимальной адресуемой единицей информации является 1 байт. Используется порядок байтов от младшего к старшему(Little Endian), то есть, младший байт 32-х битного слова находится по младшему адресу (по смещению 0). Для данной архитектуры отсутствует разделение на адресные пространства команд, данных и ввода-вывода. Распределение областей памяти между различными устройствами определяется реализацией.

В лабораторной работе рассматривается система, состоящая из вычислительного ядра Таіда и локальной памяти, реализованной с помощью блочной памяти ПЛИС. Команды и данные находятся в едином адресном пространстве. Дешифратор адресов настроен таким образом, что блок памяти ПЛИС отображается в адресное пространство RISC-V с адреса 0х80000000. Память ПЛИС имеет фиксированную задержку доступа в 1 такт, в связи с чем отпадает необходимость в кеш-памяти. Таіда является конвейерным микропроцессором с элементами суперскалярности. При конвейерной организации микропроцессора различные команды одновременно проходят различные стадии своей обработки. Конвейер Таіда насчитывает 4 стадии. В скобках приведены сокращенные обозначения стадий.

- 1) Выборка(F) стадия, на которой команда извлекается из ПК. Выполняется в блоке выборки;
- 2) Диспетчеризация (ID) стадия, на которой происходит запись команды в очередь команд для декодирования. Выполняется в блоке управления метаданными;
- 3) Декодирование и планирование на выполнение (D) стадия на которой происходит определение типа и полей команды и определение вычислительного блока, способного ее исполнить. Выполняется в блоке декодирования и планирования на выполнение;
- 4) Выполнение (AL, M1..M3, в зависимости от исполнительного блока) стадия, на которой команда передается в блок выполнения.

"Ширина" конвейера Taiga равна 1 для всех стадий, кроме стадии выполнения. В лучшем случае, каждая стадия конвейера выполняется за один такт.

В состав рассматриваемой конфигурации Taiga входит 3 блока выполнения команд: Арифметико-логическое устройство (АЛУ), блок доступа к памяти (LSU) и блок ветвлений.

 $\mbox{A}\mbox{Л}\mbox{У}$  и блок ветвлений выполняют команды за 1 такт, LSU — минимум за 3. Ниже, на рисунке приведена структурная схема ядра Taiga.




Рисунок0.1— Обобщенная структурная схема ядра Таіда

# Практическая часть

#### Задание 1

#### Листинг 1 — Листинг исходной программы

```
.section .text
 1
 2
        .globl _start;
        len = 8 #Размер массива
 3
        enroll = 1 #Количество обрабатываемых элементов за одну итерацию
 4
 5
        elem sz = 4 #Размер одного элемента массива
 6
 7
    start:
 8
        addi x20, x0, len/enroll
9
        la x1, _x
10
   lp:
        lw x2, 0(x1)
11
        addi x1, x1, elem sz*enroll
12
        addi x20, x20, -1
13
14
        add x31, x31, x2 #!
        bne x20, x0, lp
15
16
        addi x31, x31, 1
   lp2: j lp2
17
18
19
        .section .data
    x: .4 \, byte \, 0x1
20
21
        .4 byte 0x2
22
        .4 byte 0x3
        .4 byte 0x4
23
24
        .4 byte 0x5
25
        .4 byte 0x6
26
        .4 byte 0x7
27
        .4 byte 0x8
```

#### Листинг 2 — Дизассемблированный истинг исходной программы

```
SYMBOL TABLE:
    80000000 1
 2
                    d .text
                                00000000 .text
 3
    80000028 1
                       . data
                                00000000 .data
    00000000 1
                    \mathrm{df} \ *ABS*
                                00000000 \, \text{var} \, 2.o
 4
    00000008 1
                        *ABS*
                                00000000 len
 5
                        *{\rm ABS}*
    00000001 1
 6
                                00000000 enroll
    00000004 1
                        *ABS*
 7
                                00000000~\rm elem~sz
 8
    80000028 1
                        . data
                                00000000 = x
 9
    8000000c 1
                        .text
                                00000000 lp
    80000024 1
                                00000000 lp2
10
                        .text
                                00000000 _start
11
    80000000 g
                        . text
    80000048 g
                                00000000 _end
                        . data
```

```
13
14
15
16
    Disassembly of section .text:
17
    80000000 < _start >:
18
    80000000:
                       00800\,\mathrm{a}13
                                                   addi
                                                            x20, x0, 8
19
20
    80000004:
                       00000097
                                                   auipc
                                                            x1,0x0
                                                            x1\,,x1\,,36\ \#\ 80000028\ <\_x\!>
21
    80000008:
                       02408093
                                                   addi
22
23
    8000000c < lp >:
24
    8000000c:
                      0000a103
                                                   lw
                                                            x2,0(x1)
    80000010:
                       00408093
                                                   addi
                                                            x1,x1,4
25
26
    80000014:
                       fffa0a13
                                                   addi
                                                            x20, x20, -1
27
                       002 \, f8 \, fb \, 3
                                                   add
    80000018:
                                                            x31, x31, x2
    8000001c:
                       fe0a18e3
                                                            x20, x0, 8000000c < lp >
28
                                                   bne
29
    80000020:
                       001f8f93
                                                   addi
                                                            x31,x31,1
30
31
    80000024 < lp2 >:
    80000024:
                       0000006 \, f
                                                   jal
                                                            x0,80000024 < lp2 >
32
33
    Disassembly of section .data:
34
35
36
    80000028 < x>:
37
    80000028:
                      0001
                                                   c.addi x0,0
    8000002a:
                       0000
                                                   unimp
38
                                                   0x2
39
   8000002c:
                      0002
40
    8000002e:
                       0000
                                                   unimp
    80000030:
                       00000003
                                                   1b
                                                            x0,0(x0) \# 0 < enroll -0x1>
41
42
    80000034:
                       0004
                                                   c.addi4spn
                                                                     x9, x2, 0
    80000036:
                      0000
43
                                                   unimp
44
    80000038:
                       0005
                                                   c.addi x0,1
   8000003a:
                       0000
                                                   unimp
45
    8000003c:
                       0006
                                                   0x6
46
    8000003e:
                       0000
47
                                                   unimp
    80000040:
                       00000007
                                                   0x7
48
   80000044:
                       0008
49
                                                   c.addi4spn
                                                                      x10, x2, 0
```

Листинг 3 — Псевдокод на языке С эквивалентной программы

```
#define len 8
#define enroll 1
#define elem_sz 4

int _x [] = {1, 2, 3, 4, 5, 6, 7, 8};
int x2, x3, x4, x5, x31;
```

```
void start()
8
9
        int x 20 = len;
10
11
        int x1 [] = _x;
12
13
        do
14
            x2 = x1[0];
15
16
            x1 += elem sz * enroll;
            x20--;
17
            x31 += x2;
18
        \} while (x20 != 0);
19
        x31++;
20
21
22
        while (1) {};
23
```

В результате выполнения данного кода в регистр x31 будет занесена инкрементированная сумма элементов массива, т.е. значение 0x25.

#### Задание 2

В задании 2 нужно найти такт, в котором выполняется выборка команды с адресом 80000010. То есть, в такте 5 команда добавляется в таблицу команд с\_abe. После этого в конце этого же такта ей присваивается значение d=4. В 16 такте заканчивается этап декодирования, и код операции добавляется в таблицу с abe.

Рисунок диаграммы приведён ниже:




Рисунок 0.1 — Диаграмма, соответствующая этапам выборки и диспетчеризации

#### Задание 3

В задании 3 необходимо найти такт, в котором выполняется декодирование и планирование команды с адресом 8000001с. Результат декодирования мы можем увидеть в конце такта 14 - выполнение команды делегируется блоку доступа к памяти.

Рисунок диаграммы приведён ниже:




Рисунок 0.2 — Диаграмма, соответствующая этапам декодирования и планирования

# Задание 4

В задании 4 выполняем поиск такта, в котором выполняется исполнение команды с адресом 80000004.

Диаграмма, соответствующая этапу выполнения:




Рисунок 0.3 - Диаграмма, соответствующая этапам декодирования и планирования

Результат выполнения программы заносится в регистр x31. В задании номер 1 было предсказано, что в нём хранится значение 0x25, что и видно на представленной ниже диаграмме.




Рисунок 0.4 — Диаграмма, соответствующая этапам декодирования и планирования

### Задание 5

В соответствие с заданием 5 мы должны рассмотреть порядок выполнения стадий конвейера процессора. Мы можем это сделать с помощью диаграммы трассы работы программы, которая приведена ниже.




Рисунок 0.5 — Трасса работы программы

Ниже приведена диаграмма, поясняющая этапы обработки команды add x31, x31, x2#!.




Рисунок 0.6 — Диаграмма, поясняющая обработку команды

Нужный нам адрес равен 80000020, данной команде на такте 53 присваивается pc\_id = 5. Декодирование выполняеся на 54 такте. Этап выполнения происходит на 55 такте.

Из выше представленной трассы видно, что во время выполнения программы не произошло конфликтов. Следовательно отсутствует возможность сократить время выполнения путем перестановки команд для ликвидации конфликтов.

Следовательно выполняемая программа имеет оптимальный порядок команд и не нуждается в оптимизации.

# Вывод

В данной лабораторной работе было проведено ознакомление с архитектурой ядра Таіда, а именно с порядком работы вычислительного конвейера: изучены команды RV32I, рассмотрены действия, выполняемые на каждой стадии конвейера, и данные, передаваемые между ними. После ознакомления с теоретической стороной вопроса, был выполнен разбор этапов выполнения программы на симуляции процессора с набором инструкций RV32I. После ее анализа были сделаны выводы, что оптимизация не требуется. В итоге, теоретические знания о порядке исполнения программ на процессорах с RISC архитектурой были закреплены на практике. Таким образом все поставленные задачи решены, основная цель работы достигнута.