

Instituto de Informática Departamento de Informática Aplicada
--

Dados de identificação	
Período Letivo: 2025/1	
Professor Responsável: ANTONIO CARLOS SCHNEIDER BECK FILHO	
Disciplina: ORGANIZAÇÃO DE COMPUTADORES B	
Sigla: INF01113	Créditos: 4

Carga Horária
CH Teórica: 60h CH Prática: 0h Total: 60h
Carga Horária de prática Extensionista (CHE) 0h

Súmula
Revisão de conceitos básicos de organização. Organização de processadores: organização do bloco de controle. Métodos para aumento do desempenho. Máquinas CISC X RISC. Organização de memória. Ferramentas para análise e projeto de organizações.

Currículos			
	Currículos	Etapa Aconselhada	Natureza
	BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO	4	Obrigatória
	ENGENHARIA DE COMPUTAÇÃO	6	Obrigatória

Objetivos
O objetivo da disciplina é capacitar o aluno a compreender as diferentes alternativas de organização de um processador, dada uma certa arquitetura, reconhecendo o impacto de cada alternativa sobre fatores como desempenho e custo. A disciplina enfatiza o estudo de organizações de bloco operacional e de seu impacto na implementação do bloco de controle. A disciplina também enfatiza o estudo de organização de máquinas RISC com pipeline e introduz conceitos centrais para o estudo do desempenho do processador, como super-escalaridade. É estudada a organização hierárquica de memória, com ênfase na organização e uso de caches e na utilização de memória virtual com suporte na MMU do processador.

Conteúdo Programático	
Semana: 1	
Título:	Apresentação da disciplina
Conteúdo:	Exercícios de revisão
	Panorama de processadores
Semana: 2 a 4	
Título:	Processador MIPS
Conteúdo:	Versão mono-ciclo - datapath
	Versão mono-ciclo - controle
	Versão Multiciclo - datapath
	Versão Multiciclo - controle
	Versão microprogramada
Semana: 5	
Título:	Avaliação de desempenho
Conteúdo:	Benchmarks
	Spec
Semana: 5 a 6	
Título:	Pipeline
Conteúdo:	Funcionamento
	hazard de controle
	hazard de dados
	Pipeline no MIPS

Semana:	6 a 8
Título:	Superescalaridade
Conteúdo:	Processadores superescalares Processadores Pentium
Semana:	8 a 10
Título:	Memórias cache
Conteúdo:	relação velocidade CPU-memória arquitecturas de caches políticas de acesso
Semana:	11 a 12
Título:	Memória virtual
Conteúdo:	Diferença de velocidade entre memórias e disco Estratégias de memória virtual Memória virtual no Pentium
Semana:	12 a 13
Título:	Barramentos
Conteúdo:	Modos de acesso Topologias
Semana:	13 a 14
Título:	Outras arquitecturas
Conteúdo:	Processadores DSP Microcontroladores Processadores VLIW Máquinas paralelas Multicore
Semana:	15 a 16
Título:	Tendências futuras
Conteúdo:	Arquitecturas homogêneas e heterogêneas Multicore X heterogeneidade Multicore X GPU
Semana:	16 a 17
Título:	Revisão e avaliação
Conteúdo:	Revisão Prova final Recuperação

Metodologia

- Aulas expositivas
- Trabalhos práticos
- Listas de exercícios

Experiências de Aprendizagem

Listas de exercícios em aula e fora dela.

Crêterios de avaliação

O conceito final será obtido através de duas provas escritas (P1 e P2) e a média obtida pelos alunos em trabalhos práticos (T), utilizando-se a seguinte ponderação:

$$\text{média final total} = 0.4 P1 + 0.4 P2 + 0.2 T$$

O aluno que obtiver nota P1 ou P2 abaixo de 5,0 (cinco) deverá fazer uma recuperação escrita da parte correspondente da matéria.

Será considerado aprovado o aluno que obtiver:

- a) uma média final entre as notas P1 e P2 igual ou superior a 6,0 (seis); e
- b) uma média final total igual ou superior a 6,0 (seis).

A distribuição de conceitos obedece à seguinte regra:

média final total ≥ 9.0 A

média final total $\geq 8.0 < 9.0$ B

média final total $\geq 6.0 < 8.0$ C

média final total < 6.0 D

aluno sem 75% de presenças: FF

Atividades de Recuperação Previstas

Cada prova poderá ser recuperada.

Ambas as provas de recuperação são feitas no mesmo dia e horário.

Bibliografia

Básica Essencial

Hennessy, John L.; Patterson, David A.. Organização e projeto de computadores. Rio de Janeiro: Elsevier, c2005. ISBN 9788535215212.

Básica

Hennessy, John L.; Patterson, David A.. Arquitetura de computadores: uma abordagem quantitativa. Rio de Janeiro: Campus, c2003. ISBN 8535211101.

Complementar

Flynn, Michael J.. Computer architecture : pipelined and parallel processor design. Sudbury: Jones and Bartlett Publishers, Inc.; 1st edition (May 10, 1995), c1995. ISBN 978-0867202045.

Johnson, Mike. Superscalar microprocessor design. Englewood Cliffs: Prentice Hall, c1991. ISBN 0138756341.

Outras Referências

Não existem outras referências para este plano de ensino.

Observações

Nenhuma observação incluída.