LABORATÓRIO DE CIRCUITOS DIGITAIS

6° Experimento: Circuitos Combinacionais no SystemVerilog

UFERSA - Campus Pau dos Ferros - DETEC

Prof.: Pedro Thiago Valério de Souza



2024.3

OBJETIVO


Descrever circuitos digitais utilizando a abordagem por fluxo de dados do SystemVerilog.

COMPONENTES

• FPGA Cyclone DE2-115.

PROCEDIMENTO PRÁTICO

Uma indústria possui quatro máquinas de alta potência, podendo ser ligadas, no máximo, duas delas simultaneamente. Projete um circuito lógico para efetuar este controle, respeitando a prioridade de funcionamento da máquina 1 sobre a máquina 2, da máquina 2 sobre a máquina 3 sobre a máquina 4, ou seja, quando três ou mais máquinas forem acionadas simultaneamente, as duas de maior prioridade serão ligadas.



- 1. Determine a tabela da verdade deste circuito.
- 2. Obtenha a expressão lógica para C_1 , C_2 , C_3 e C_4 .
- 3. Desenhe o diagrama de circuito lógico para o circuito projetado.
- 4. Descreva o circuito correspondente em SystemVerilog, utilizando somente operadores lógicos.
- 5. Simule o funcionamento do circuito do QuestaSim ou no ModelSim, considerando todas as possíveis combinações das entradas.
- 6. Implemente o circuito na FPGA DE2-115 utilizando o seguinte mapeamento no *Pin Planner*:

Entrada/Saída	Recurso da FPGA	Localização do Pino
M_1	SW0	PIN_AB28
M_2	SW1	PIN_AC28
M_3	SW2	PIN_AC27
M_4	SW3	PIN_AD27
C_1	LEDR0	PIN_G19
C_2	LEDR1	PIN_F19
C_3	LEDR2	PIN_E19
C_4	LEDR3	PIN_F21

Teste para todas as condições de entrada.

Praties	٧.	06							li	gade: 1
m		M 2	M 3	My	5,	5 a	<i>5</i> g	Sų		digade: 0
3)	0	0	0	0	0	0	0	✓	
	0_	0	0	3	0	Đ	0	F	V	
	0	0	7	0	0	0	7	0	V	
	Ø	0	7	7	0	0	7	٦	'	
	0	٦	0	0	0	1	0	0	V	
	0	٤	0	7	0	7	0	٨	✓	
	۵	3	7	0	0		L	0	\checkmark	
	0	١	7	7	0	7	7	0		
	1	0	0	0	3	0	0	0	\checkmark	
	1	0	٥	1	1	0	٥	7	\checkmark	
	J	6	1	0	3	0		0	\checkmark	
	1	<u></u>) 1	۷		0	7	0	\checkmark	
	1		6	0	3	L	0	0	\	
	Ł		<u>1</u> 0	<u>ل</u> د	7	7		0	√	
	1		3 3		4	3				
	1		ل <mark>ر</mark>	7	٤	7	0	0	\checkmark	
		_								

$$S_{4} = \overline{M_{2}} \overline{M_{2}} \overline{M_{4}} + \overline{M_{1}} \overline{M_{3}} \overline{M_{4}} + \overline{M_{2}} \overline{M_{3}} \overline{M_{4}}$$

