### Atascos

Llamamos *atasco* a la situación que impide a una o mas instrucciones seguir su camino en el cauce.

- Estructural
  - Provocados por conflictos con los recursos.
- Dependencia de Datos
  - Dos instrucciones se comunican por medio de un dato
- Dependencia de Control
  - La ejecución de una instrucción depende de cómo se ejecute otra

Si resolvemos con paradas del cauce, disminuye el rendimiento teórico

# Atasco por Dependencia de Datos

Condición en la que los operandos fuente o destino de una instrucción no están disponibles en el momento en que se necesitan en una etapa determinada del cauce.

- Lectura después de Escritura (RAW, dependencia verdadera)
  - una instrucción genera un dato que lee otra posterior
- Escritura después de Escritura (WAW, dependencia en salida)
  - una instrucción escribe un dato después que otra posterior
  - sólo se da si se deja que las instrucciones se adelanten unas a otras
- Escritura después de Lectura (WAR, antidependencia)
  - una instrucción modifica un valor antes de que otra anterior que lo tiene que leer lo lea
  - Es el que menos suele darse



## **WAW**

Una instrucción escribe un dato después que otra posterior

```
.code

dmul r1,r2,r3
dadd r1,r6,r3
halt
```

## WAW

Una instrucción escribe un dato después que otra posterior

#### WAR

Una instrucción escribe el valor de un registro antes que otra anterior que lo tiene que leer lo lea

```
.code ; Activar Forwarding

dmul r7,r1,r3

dmul r10,r7,r4

dadd r4,r5,r6

halt
```

### **WAR**

Una instrucción escribe el valor de un registro antes que otra anterior que lo tiene que leer lo lea

### Atascos Estructurales

Dos o mas instrucciones necesitan utilizar el mismo recurso hardware en el mismo ciclo.

```
.code
dmul r7,r7,r3
nop
nop
nop
nop
nop
halt
```

# Atasco Estructural

# Soluciones a riesgos estructurales

Replicar, segmentar ó realizar turnos para el acceso a las unidades funcionales en conflicto.

- Duplicación de recursos hardware
  - Unidades separadas para multiplicar, dividir además de la ALU
- Separación en memorias de instrucciones y datos
- Turnar el acceso al banco de registros
  - Escrituras en la primera mitad de los ciclos de reloj
  - Lecturas en la segunda mitad de los ciclos de reloj