II.5. MINIMIZAREA FUNCŢIILOR BOOLEENE PRIN METODA DIAGRAMELOR KARNAUGH

Structura unei diagrame Karnaugh pentru n variabile

- Pe structura unui tabel bidimensional
- Zona variabilelor
 - 2 clase : etichete de linii / coloane (**n** par → clase egale)
 - se scriu **numele** variabilelor
- Zona etichetelor
 - o etichetă este un șir de n biți, dacă funcția are n variabile
 - Pentru **n** par, **n**/2 biţi într-o etichetă de linii, **n**/2 pentru o etichetă de coloană
 - fiecare bit dintr-o etichetă corespunde unei variabile
- Zona celor 2ⁿ locații din diagramă
 - în care se vor trece doar valorile de 1
 - unei locații îi corespunde o unică etichetă

Metoda Karnaugh

Ordinea codului

Grey






Diagrama Karnaugh

pentru două variabile





Etichete: codul Grey

- •etichetele nu se scriu în ordinea naturală, ci în ordinea Grey
- •pe 2 poziții binare: 00, 01, 11, 10
- •pe 3 poziții binare:
 - **0**00, **0**01, **0**11, **0**10, **1**10, **1**11, **1**01, **1**00
- •pe 4 poziții binare:
- **0**000, **0**001, **0**011, **0**010, **0**110, **0**111, **0**101,**0**100, **1**100, **1**101, **1**111, **1**110, **1**010, **1**011, **1**001,**1**000
- •oricare două etichete consecutive inclusiv prima și ultima! diferă printr-un singur bit

Adiacențe în diagrame Karnaugh

- Două poziții sunt adiacente dacă etichetele corespunzătoare diferă pe un singur bit
- Generalizează "vecinătatea" intuitivă
- 4 variabile: cele patru colţuri sunt adiacente!
- Pentru o funcție de **n** variabile, o locație are **n** locații adiacente
 - − < 5 variabile − vizual
 - 5 sau mai multe: şi alte adiacenţe decât cele vizibile


Paşii minimizării Karnaugh


- 1. Se trec în locațiile corespunzătoare (conform etichetelor) valorile de 1 ale funcției
- 2. Se caută blocuri conținând numai valori 1, astfel încât:
 - fiecare valoare 1 să fie inclusă în cel puţin un bloc
 - blocurile să fie cât mai mari şi mai puţine
 - un bloc să conțină un număr de locații egal cu o putere a lui 2
 - eventual puterea 0
 - dacă blocul conține 2^k locații, atunci pentru fiecare locație blocul să conțină exact k locații adiacente cu ea

Paşii minimizării Karnaugh


- 3. Se scrie expresia minimizată a funcției astfel:
 - fiecărui bloc cu 2^k locații 1 îi corespunde un termen conținând n-k variabile legate prin conjuncție
 - în termen apar acele variabile ale căror etichete sunt constante pentru toate locațiile din bloc
 - o variabilă apare negată dacă eticheta sa constantă este 0 și nenegată altfel
 - termenii astfel obţinuţi (după considerarea tuturor blocurilor) sunt legaţi prin disjuncţie

Exemple: "majoritatea din 3"; imparitate







Adiacența liniilor/**coloanelor** extreme $f(A,B,C)=\Sigma(0,2,3,4,5,6)$




Expresia depinde de grupare






Evitarea redundanțelor



Simplificare Karnaugh neminimală




Simplificare Karnaugh minimală

Combinații imposibile de valori

- variabilele nu vor avea niciodată acele combinații de valori
- se poate deci considera **restricția** funcției booleene doar la subdomeniul de definiție al combinațiilor permise
 - doar aceasta va fi "vizibilă" în funcționarea circuitului
- se consideră cea mai convenabilă din punctul de vedere al minimizării extensie la combinațiile imposibile
 - se consideră valoarea 0 sau 1, după cum convine

Exemplu – afişarea cifrelor zecimale


- Afişaj cu 7 segmente
- Selectarea
 segmentelor pentru
 fiecare cifră
- 0 stins
- 1 aprins




Funcția booleană atașată segmentului **d**


Nr	A	В	C	D	d	Nr	A	В	C	D	d
0	0	0	0	0	1	8	1	0	0	0	1
1	0	0	0	1	0	9	1	0	0	1	1
2	0	0	1	0	1	10	1	0	1	0	*
3	0	0	1	1	1	11	1	0	1	1	*
4	0	1	0	0	0	12	1	1	0	0	*
5	0	1	0	1	1	13	1	1	0	1	*
6	0	1	1	0	1	14	1	1	1	0	*
7	0	1	1	1	0	15	1	1	1	1	*

Combinațiile imposibile pot simplifica expresia






Temă: comparator pe 2 biţi



E nevoie de câte o reducere Karnaugh pentru fiecare dintre cele 3 funcţii


Α	В	C	D	LT	EQ	GT
0	0	0	0	0	1	0
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	0	0
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	1	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	0
_1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	1	0

Temă: multiplicator pe 2 biţi



A2	A1	B2	B1	P8	P4	P2	P1
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1_
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
_1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

Temă: "incrementare cu 1 BCD"



18	14	12	I1	08	04	02	01
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0
1	0	1	0	*	*	*	*
1	0	1	1	*	*	*	*
1	1	0	0	*	*	*	*
1	1	0	1	*	*	*	*
1	1	1	0	*	*	*	*
1	1	1	1	*	*	*	*

II.6. CIRCUITE COMBINAȚIONALE

Circuite combinaționale




Diagrama bloc a unui circuit combinațional

• Valorile de la ieşire depind doar de valorile de la intrare din momentul respectiv


II.6.1. MULTIPLEXORUL

Multiplexorul


- 2ⁿ intrări
- n intrări de selecție (variabile de control)
 - biţi de control (de adresă)
- o singură ieşire
- fiecare intrare corespunde unui termen FND cu variabile de control
- controlul selectează o valoare de la intrare (bit) care devine valoare de ieşire

$MUX 4 \rightarrow 1$

diagrama bloc și tabelul de adevăr





Multiplexorul 4→1: diagrama logică



- Prima poartă AND poate avea la ieşire valorile 0 sau I₀, a doua 0 sau I₁ etc.
- Poarta OR poate avea la ieşire valorile I₀, I₁,
 I₂, I₃
 - De unde ideea de a folosi variabile de intrare ca valori de ieşire nu conectându-le direct la ieşirea circuitului, ci lăsându-le ca intrări şi selectându-le prin multiplexor

Funcții booleene pot fi implementate prin multiplexoare






"Majoritatea din 3": implementare eficientă prin multiplexor

Α	В	C	MAJ		
0	0	0	0		
0	0	1	0		
0	1	0	0		
0	1	1	1		
1	0	0	0		
1	0	1	1		
1	1	0	1		
1	1	1	1		
Tabel de adevăr originar					

Eficient: folding

А	В	MAJ		
0	0	0		
0	1	С		
1	0	С		
1	1	1		
Tabel de adevăr pentru multiplexor				




"Imparitate": implementare eficientă prin multiplexor

folding

Α	В	С	IMP			
0	0	0	0			
0	0	1	1 1			
0	1	0	1			
0	1	1	0			
1	0	0	1			
1	0	1	0			
1	1	0	0			
1	1	1	1			
Tabel de adevăr originar						

А	В	IMP			
0	0	С			
0	1	Ē			
1	0	Ē			
1	1	С			
	Tabel de adevăr pentru multiplexor				




II.6.2. DECODORUL, COMPARATORUL


Decodorul

- Decodorul are k intrări şi 2^k ieşiri
 - identificarea unei locații de memorie după adresă
- Circuitul activează în fiecare moment una din 2^k ieșiri
 - intrările au rolul controalelor de la multiplexor (selectează adrese)
 - fiecare ieşire corespunde unui termen FND scris cu variabilele de intrare

Decodorul: k=2


I ₁	I_0	O_3	O_2	O_1	O^0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0






Implementarea adunării prin decodoare

Α	В	C_in	Sum	C_out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Circuit de comparare (Comparatorul)

- Implementează operatorii de comparare $(=,>,<,\geq,\leq)$
- Exemplu: egalitate pe 4 biţi
 - Temă: comparator complet (<, =, >)





II.6.3. SUMATOARE

Semi-sumatorul şi sumatorul complet


- Semi-sumatorul (half-adder)
 - Adună cei doi biţi de intrare
 - Furnizează la ieșire un bit *sumă* și un bit *transport*
 - Neajuns: nu poate fi extins pentru adunarea de numere mai lungi
- Sumatorul complet (full adder)
 - Adună cei trei biţi de intrare
 - Furnizează la ieșire tot un bit *sumă* și un bit *transport*
 - Poate fi folosit pentru a construi sumatoare pe N biţi
 - conectând Cout de la un sumator la Cin al următorului.
 - Acesta va fi sumatorul serial (ripple-carry adder)

Semi-sumator și sumator: diagrame logice





Sumatorul serial pe 16 biţi (+)



Sumatoare seriale

- Cu propagarea transportului
 - de la un rang la următoarele
- Şi primul sumator este complet
 - $-C_0 = 0$ pentru adunare
 - $-C_0 = 1$ pentru scădere
- Avantaj: circuite relativ simple, repetate identic la fiecare rang
- Dezavantaj: sumatoarele seriale pot fi lente
 - întârzierea proporțională cu numărul de biți
- Cazul cel mai relevant:
 11111111 + 00000001


Accelerarea adunării

- Sumatoare cu anticiparea transportului
 - Carry lookahead adders
 - Elimină întârzierea datorată propagării transportului
 - Transportul-intrare (carry-in) se generează independent pentru fiecare rang
 - $C_0 = A_0 B_0$
 - $C_1 = A_0 B_0 A_1 + A_0 B_0 B_1 + A_1 B_1$
 - •
 - $C_i = G_i + P_i \cdot C_{i-1} = A_i \cdot B_i + (A_i + B_i) \cdot C_{i-1} = ...$
 - •
 - Necesită circuite complexe
 - De obicei, se utilizează o combinație de tehnici de anticipare şi propagare
- Sumatoare cu selecția transportului
 - Exemplu: pentru 32 de biţi, fiecare octet e "adunat" de două sumatoare ($C_0 = 0$ şi respectiv $C_0 = 1$), apoi se selectează S_i corect

II.6.4. O UNITATE ARITMETICĂ ŞI LOGICĂ ELEMENTARĂ

Unitate Aritmetică și Logică (1 bit): AND, OR, +, -

Proiectare inițială




F	= 1	F ₀	F
	0	0	A and B
	0	1	A or B
	1	0	A+B
	1	1	А-В

Semnale de control: F₀ F₁

Unitate Aritmetică și Logică (1 bit): AND, OR, +, -

Proiectare îmbunătățită



Unitate Aritmetică și Logică (16 biți): AND, OR, +, -

